JP6584330B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP6584330B2 JP6584330B2 JP2016008699A JP2016008699A JP6584330B2 JP 6584330 B2 JP6584330 B2 JP 6584330B2 JP 2016008699 A JP2016008699 A JP 2016008699A JP 2016008699 A JP2016008699 A JP 2016008699A JP 6584330 B2 JP6584330 B2 JP 6584330B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- local oscillation
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は、この発明の実施の形態1に係る周波数シンセサイザの一構成例を示す構成図である。
本周波数シンセサイザは、位相比較回路1(位相比較回路の一例)、ループフィルタ2、VCO(Voltage Controlled Oscillator)3(発振器の一例)、ミクサ4(混合器の一例)、フィルタ5、局部発振信号生成回路10を備える。局部発振信号生成回路10は、信号源11(第1の信号源の一例)、信号源12(第2の信号源の一例)、合成回路21を備える。
ここでは、出力信号の帯域を4分割し、信号源11の周波数範囲をVCO3の出力信号の周波数範囲Aに対応させ、信号源12の周波数範囲をVCO3の出力信号の周波数範囲Cに対応させる。
この範囲では、2つの基準信号源の差周波成分を利用して周波数変換を行う。m=−1及びn=1の組み合わせを適用すると、出力信号の周波数範囲Bでのfvは次式となる。このとき、制御回路22は、f11及びf12が次式を満たすように、信号源11の及び信号源12の出力周波数を制御する。
m=0及びn=1の組み合わせを適用すると、出力信号の周波数範囲Cでのfvは次式となる。このとき、制御回路22は、信号源11の出力オフもしくは電源オフを制御することにより、m=0を実現する。また、制御回路22は、f12が次式を満たすように、信号源12の出力周波数を制御する。
この範囲では、2つの基準信号源の差周波成分を利用して周波数変換を行う。m=1及びn=1の組み合わせを適用すると、出力信号の周波数範囲Dでのfvは次式となる。このとき、制御回路22は、f11及びf12が次式を満たすように、信号源11の及び信号源12の出力周波数を制御する。
図6は、この発明の実施の形態1に係るVCO3の出力信号の周波数範囲と局発信号を構成する信号源11及び信号源12の周波数範囲との周波数関係を示す周波数関係図である。
図6に示すように、信号源11の周波数範囲及び信号源12の周波数範囲はVCOの出力信号の周波数範囲の外であっても、式(1)に示す関係式で所望のfvが得られれば、信号源11の周波数範囲及び信号源12の周波数範囲がVCOの出力信号の周波数範囲内にある場合と同様の効果が得られる。
実施の形態1では、並列に配置した2つの信号源を用いた周波数シンセサイザについて述べた。実施の形態2では、2つの信号源を縦続的に配置する場合、つまり第1の信号源の出力信号を第2の信号源の入力信号として用いる周波数シンセサイザを述べる。
図7において、図1と同一符号は、同一または相当部分を示している。
実施の形態1及び2では、位相同期ループの帰還路にミクサを1つ配置する周波数シンセサイザについて述べた。帰還路に設けるミクサの数は1以上であっても良く、ここでは、帰還路にミクサを2つ設ける構成について示す。
図8において、図1と同一符号は、同一または相当部分を示している。本構成の周波数シンセサイザは、図1と比較して、さらにミクサ6(第2の混合器の一例)、フィルタ7、信号源13(第3の信号源の一例)を備える。
本構成では、ミクサ6によりミクサ4の出力信号をさらに周波数変換するので、ミクサ4の出力信号の周波数をfvからfmに高くすることができる。このため、実施の形態1の場合より第1の局発信号の周波数範囲をf2分、狭くすることができる。信号源は、周波数範囲が狭帯域の方が低位相雑音であるので、本構成により、より高いQ値の発振回路を信号源に用いることができ、信号源の低位相雑音化を実現できる。
実施の形態3では、位相同期ループの帰還路にミクサを2つ配置する周波数シンセサイザについて述べた。ここでは、位相同期ループの帰還路にミクサを2つ配置する別の構成の周波数シンセサイザについて示す。
図10において、図8と同一符号は、同一または相当部分を示している。
図11に示すように、本構成では、ミクサ4により1回目の周波数変換をするので、周波数変換後のVCO3の出力信号帯域幅(フィルタ5の出力信号の帯域幅)を第2の局発信号の周波数範囲分、狭くすることができる。これは、VCO3からフィルタ5までを1つのVCOと見なすと、VCOの出力信号の周波数範囲が狭くなることを意味する。VCOの出力信号の周波数範囲が狭くなることは、VCOの出力信号を周波数変換する際に必要な局発信号の帯域が狭くなることを意味する。
ミクサ4により1回目の周波数変換を行ない、ミクサ6により2回目の周波数変換を行なうので、実質的にVCO3の出力信号の周波数範囲を狭くでき、実施の形態1の場合と比べて所望のfvを得るために必要な第1の局発信号の周波数範囲を狭くすることができる。
Claims (2)
- 基準信号に同期して第1の出力信号を出力する第1の信号源と、
前記基準信号に同期して前記第1の出力信号と周波数が異なる第2の出力信号を出力する第2の信号源と、
前記基準信号と同期信号との位相差に応じた制御信号を出力する位相比較回路と、
前記制御信号に応じた周波数の発振信号を生成する発振器と、
前記発振信号と、前記第1の出力信号及び前記第2の出力信号とを混合することにより前記発振信号を周波数変換し、周波数変換した前記発振信号を前記同期信号として出力する混合器と、
を備え、
前記混合器は、前記第1の出力信号と前記第2の出力信号とのうち少なくとも一方が選択的に入力されることにより、前記発振信号を周波数変換する周波数範囲を切り替え、
前記第1の出力信号の周波数f11、前記第2の出力信号の周波数f12、及び前記発振信号の周波数f0は、前記基準信号の周波数frを用いて、f11=A・fr、f12=B・fr、f0=C・fr(A、B、Cは自然数)を満たすことを特徴とする周波数シンセサイザ。 - 前記第2の信号源は、前記第1の出力信号に同期して前記第2の出力信号を出力することを特徴とする請求項1に記載の周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016008699A JP6584330B2 (ja) | 2016-01-20 | 2016-01-20 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016008699A JP6584330B2 (ja) | 2016-01-20 | 2016-01-20 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017130784A JP2017130784A (ja) | 2017-07-27 |
JP6584330B2 true JP6584330B2 (ja) | 2019-10-02 |
Family
ID=59395788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016008699A Expired - Fee Related JP6584330B2 (ja) | 2016-01-20 | 2016-01-20 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6584330B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3675362B1 (en) * | 2017-09-19 | 2021-10-27 | Mitsubishi Electric Corporation | Local oscillator |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53130911A (en) * | 1977-04-20 | 1978-11-15 | Matsushita Electric Ind Co Ltd | Pll synthesizer |
JPS6455911A (en) * | 1987-08-27 | 1989-03-02 | Toshiba Corp | Frequency synthesizer |
JP4043830B2 (ja) * | 2002-04-23 | 2008-02-06 | 島田理化工業株式会社 | Pllシンセサイザ発振器 |
US7545224B2 (en) * | 2007-04-12 | 2009-06-09 | Teradyne, Inc. | Cost effective low noise single loop synthesizer |
US7701299B2 (en) * | 2008-06-16 | 2010-04-20 | Phase Matrix, Inc. | Low phase noise PLL synthesizer |
US8704562B2 (en) * | 2012-07-16 | 2014-04-22 | Nanowave Technologies Inc. | Ultra low phase noise signal source |
JP6366523B2 (ja) * | 2014-05-26 | 2018-08-01 | 三菱電機株式会社 | 周波数シンセサイザ |
-
2016
- 2016-01-20 JP JP2016008699A patent/JP6584330B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017130784A (ja) | 2017-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10587276B2 (en) | Wide range frequency synthesizer with quadrature generation and spur cancellation | |
CN105187059B (zh) | 一种宽带低相噪本振频率合成电路及方法 | |
US8890590B1 (en) | Wideband frequency synthesizer and frequency synthesizing method thereof | |
US7602254B2 (en) | System and method for generating signals with a preselected frequency relationship in two steps | |
CN103490777B (zh) | 低杂散频率合成器 | |
JP2012120178A (ja) | 周波数シンセサイザ及び周波数合成方法 | |
EP3084966A1 (en) | Local oscillator signal generation using delay locked loops | |
US6977556B1 (en) | Rational frequency synthesizers | |
TWI633760B (zh) | 訊號發射器 | |
JP6366523B2 (ja) | 周波数シンセサイザ | |
JP6584330B2 (ja) | 周波数シンセサイザ | |
KR100707221B1 (ko) | 광대역 주파수 합성기 | |
KR20200052183A (ko) | 밀리미터파 통신 시스템을 위한 저잡음 국부 발진 장치 | |
JP2018007097A (ja) | シンセサイザ回路 | |
JP2016144054A (ja) | 周波数シンセサイザ | |
US8502574B2 (en) | Device and method for generating a signal of parametrizable frequency | |
KR101306458B1 (ko) | 주파수 합성 장치 및 방법 | |
JP6428498B2 (ja) | 信号発生器 | |
TWI650948B (zh) | 使用鎖相迴路之頻率合成 | |
JP6753132B2 (ja) | 信号源 | |
JP2013135296A (ja) | 無線送信機 | |
US20160036455A1 (en) | System and method for clock generation with an output fractional frequency divider | |
JP2007134833A (ja) | Pll周波数シンセサイザ | |
JP5133893B2 (ja) | 共有発振器を有する信号調整回路 | |
JP2015220480A (ja) | 信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20180824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6584330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |