JP5133893B2 - 共有発振器を有する信号調整回路 - Google Patents

Description

本発明は、雑音低減のために共有発振器を有する、複数段階で信号を調整する回路に関する。

例えばデジタル／アナログ変換器、Ｉ／Ｑ変調器、及び複数の混合器を有する多段信号調整の環境では、信号／雑音比は各段階で悪化する。当該環境における実質的な問題は、個々の段階に割り当てられた発振器が互いに独立に実現されることである。従って、個々の発振器及びクロック・パルス生成器の位相変動は互いに完全に無相関である。その結果、全体の雑音はこの相関の欠如により増大する。

本発明の目的は、多段信号調整回路の位相雑音を最小化することである。

本発明によると、デジタル／アナログ変換器、Ｉ／Ｑ変調器、及び少なくとも１つの混合器を有する多段信号調整回路で、個々の段階のための多数の発振器の代わりに単一の、共有発振器が用いられる。

結果として、位相変動は互いに相関され、従って全体の雑音は当該相関により低減される。

本発明の例である実施例は、図を参照して以下に記載される。図は、以下の通りである。

図１に示される従来技術による回路構成は、複数の信号処理段を有する。当該複数の段はデジタル／アナログ変換器１、Ｉ／Ｑ変調器２、混合器３及び４、並びに切り替え装置５により形成される。

デジタル・ベースバンド信号の同相成分（Ｉ）及び直交成分（Ｑ）はデジタル／アナログ変換器１へ２つの線を介し供給される。クロック・パルス信号は、第１の発振器１２から引き出され、デジタル／アナログ変換器１の第３の入力へ供給される。変換されたアナログ信号は、当該信号のＩ及びＱ成分をＩ／Ｑ変調器２の入力へ供給される。第２の発振器１３により生成された発振信号は、Ｉ／Ｑ変調器２の第３の入力へ供給される。

Ｉ／Ｑ変調された信号は第１の混合器の第１の入力へ供給される。第３の発振器１４から引き出された可変周波数を有する信号は、合成器１０、例えばＰＬＬ（位相ロックループ）から第２の入力へ基準信号として供給される。混合器３からの信号は、混合器４の第１の入力へ供給される。第４の発振器１５から引き出された信号は、混合器４の第２の入力へ供給される。

第２の混合器４からの出力信号は、切替スイッチ６の第１の入力へ供給される。第１の混合器３からの出力信号は、切替スイッチ６の第２の入力へ接続５を介し供給される。切替スイッチ６は信号調整回路の出力７と接続される。

示された構成では、デジタル／アナログ変換器へ供給されるベースバンド信号は、０乃至４０ＭＨｚの帯域幅を提供する。これは信号調整回路へ供給されるベースバンド信号のＩチャンネル及びＱチャンネルにそれぞれ適用される。４００ＭＨｚのクロック・パルス信号がデジタル／アナログ変換器１へ供給される。

デジタル／アナログ変換器１の出力のアナログＩ及びＱチャンネルは、それぞれＩ／Ｑ変調器２へ供給される。段２１のデジタル／アナログ変換の後、図３に示された実施例の信号は、６０乃至１４０ＭＨｚの帯域幅を提供する。段２２のＩ／Ｑ変調器２によるＩ／Ｑ変調、及び同時に中間周波数範囲４ＧＨｚを生じた後、信号は約３．８６及び３．９４ＧＨｚの周波数で処理される。この方法で変調された信号は、第１の混合段２３内で、第１の混合器３を用い、信号又は周波数合成器１０を介し０．１乃至３．３ＧＨｚの周波数範囲へ混合される。この信号は線５及び切替スイッチ６を介し出力７と直接に接続されて良い。当該信号は第２の混合器４を有する更なる混合段２４で更に変換されて良い。図では、周波数６．４ＧＨｚを有する発振信号は混合段２４へ供給される。

図２は本発明により変更された回路構成を示す。これは、図１に示された回路と実質的に同一の構成要素を有する。簡単のため、構成要素は同一の参照符号で示される。

従って、デジタル／アナログ変換器１、Ｉ／Ｑ変調器２、混合器３及び４、接続５、並びに切替スイッチ６は、図２に示された回路構成でも設けられる。混合器３の出力信号も接続５及び切替スイッチ６を介し出力７と直接に接続されて良い。

当該開路構成は、周波数分割器８、周波数逓倍器９及び１１、並びに周波数合成器１０を有する。図２の構成要素の配線及び機能は、図１と実質的に同一である。しかしながら、本発明によると、図３による回路との相違点として、ただ１つの共有発振器１６からの信号が周波数分割器８、周波数逓倍器９及び１１、並びに周波数合成器１０のそれぞれの入力へ供給される。

この単一の発振器１６を用い、その信号が個々の段２１―２４へ供給される結果として、供給される発振信号の位相変動、及び個々の段２１―２４の出力信号の位相変動は、相関される。結果として生じる相関は、図１と比較して回路構成の全体の雑音を低減する。発振器１６からの共有発振信号の使用は、周波数分割器８及び周波数逓倍器９及び１１により達成される。

図２に示された本発明による多段信号調整回路構成の例として、Ｉ／Ｑ変調器及び周波数合成器の動作方法が図３及び４を参照して以下に説明される。

図３は図２で用いられる従来のＩ／Ｑ変調器２を示す。合成ベースバンド信号のＩ及びＱ成分は、低域通過フィルター３０、３１、を介し、混合器３２、３３の対を介し、及び加算器３４を介し、中間周波数位置ｆ_ＩＦに変換される。この目的のため、発振信号５・ｆ_ＯＳＺはＩ／Ｑ変調器へ更に供給される。当該発振信号は混合器３２の１つへ直接供給され、９０°位相シフターを介し他の混合器３３へ供給される。Ｉ及びＱ成分は、デジタル／アナログ変換器１の如何なる生じ得る高調波を除去するために先ず低域通過フィルターを通る。

図４は図２に示された回路で用いられ得る従来の周波数合成器１０を示す。位相比較器は、第１の入力信号として基準周波数ｆ_ＯＳＺを受信する。この基準周波数は分周係数１／ｎを有する利用可能な周波数分割器４３からの信号と比較される。低域通過フィルター４１を介し電圧制御発振器４２と統合されるように転送された制御信号は、位相比較器４０の出力に供給される。一般に、バラクタ・ダイオードを有する共振回路が電圧制御発振器で用いられる。バラクタ・ダイオードは入力電圧に依存して可変キャパシタンスを提供する。従って、共振回路の共振周波数は入力電圧に依存して変化され得る。

本発明は記載された例である実施例に限定されない。本発明による信号調整回路構成は、多用途に用いられ得る。記載され図示された要素の何れも、互いに結合されて良い。

従来技術による多段信号調整回路の回路構成を示す。 本発明による多段信号調整回路の回路構成を示す。 本発明の枠組みの中で用いられ得るＩ／Ｑ変調器を示す。 本発明の枠組みの中で用いられ得る周波数合成器を示す。

Claims (1)

1. 信号調整回路であって、デジタル／アナログ変換器を有する第１の段、Ｉ／Ｑ変調器を有する第２の段、及び第１及び第２の混合器を有する少なくとも１つの第３の段であって、前記第２の混合器の出力は切替スイッチの第１の入力に供給され、前記第１の混合器からの出力信号は前記切替スイッチの第２の入力に供給され、前記切替スイッチは前記信号調整回路の出力に接続される、第３の段、を有し、
   複数の独立発振器の代わりに共有発振器が個々の前記段に供給され、前記共通発振器の出力信号から個々の発振信号及びクロック・パルス信号が各段のために引き出され、
   前記発振器の発振信号及び個々のクロック・パルス信号は、周波数分割器を介し少なくとも１つの段へ供給されるか、又は前記発振器の発振信号は、周波数逓倍器を介し少なくとも１つの段へ供給され、
   前記発振器の発振信号は、少なくとも１つの段の周波数合成器へ基準信号として供給され、
   信号の経路において、前記デジタル／アナログ変換器を有する第１の段は、前記Ｉ／Ｑ変調器を有する第２の段の前に配置される、信号調整回路。

Images