CN104467820A - 多通道信号输出电路 - Google Patents

Abstract

一种多通道信号输出电路，包括：射频信号输入端，适于接收第一射频信号；至少一个调整电路，所述调整电路包括：频率调整电路和锁相环电路，频率调整电路适于基于第一射频信号获得调整信号，所述调整信号的频率为第一频率阈值；锁相环电路适于在所述调整信号的频率大于或等于第二频率阈值时对所述调整信号进行频率锁定；至少一个射频信号输出端，所述射频信号输出端与调整电路一一对应连接，所述射频信号输出端适于输出与所述频率锁定的调整信号相关的第二射频信号；逻辑控制电路，包括触发单元，所述触发单元适于产生至少对应所述频率调整电路和锁相环电路的触发信号。本发明多通道信号输出电路降低了成本且提高了信号进行调整时的效率。

Description

多通道信号输出电路

技术领域

本发明涉及射频技术领域，特别涉及一种多通道信号输出电路。

背景技术

射频信号在通信、电子、雷达和医疗等领域应用越来越频繁。如在磁共振系统中，磁共振系统通过一个激发信号，一般是一个脉冲序列（如方波或正弦波），这个脉冲序列先经过1.14MHz的混频器，然后经过LO本振（频率为65MHz）进行正交调制，这样就产生了磁共振系统的射频激发信号（频率为65MHz-1.14MHz=63.86mHz），这个频率为63.86MHz的射频激发信号与处于磁场中的人体的氢原子产生共振，氢原子产生共振会自旋和移位，激发射频停止后，氢原子不能维持这种状态，将回复到原来的排列状态，返回过程中氢原子释放能量产生射频信号，该射频信号被套在人体关节的某个部位的接收线圈（比如头线圈或颈线圈）接收，这样就可以根据接收到的信号进行定位并计算形成三维的人体图像。

在磁共振系统中包括很多个部件，每个部件都需要一定的射频信号作为测试时的工作时钟，以满足对磁共振系统中各个部件的自动化测试，并且每个部件进行测试时所需的工作时钟的频率并不相同。

现有技术中的射频信号发生器大都是基于单一频率及单个通道的信号源输出。当需要应用几种不同频率的射频信号源时，通常的做法往往是增加信号源发生器的数量，如磁共振系统中，通常需要多个信号源发生器来提供不同部件所需的工作时钟信号。这样必然会增加成本，而且操作繁琐。

发明内容

本发明解决的是现有技术中多路射频信号的提供电路成本高及操作繁琐的问题。

为解决上述问题，本发明提供一种多通道信号输出电路，包括：

射频信号输入端，适于接收第一射频信号；

至少一个调整电路，所述调整电路包括：频率调整电路和锁相环电路，所述频率调整电路适于基于所述第一射频信号获得调整信号，所述调整信号的频率为第一频率阈值；所述锁相环电路适于在所述调整信号的频率大于或等于第二频率阈值时对所述调整信号进行频率锁定；

至少一个射频信号输出端，所述射频信号输出端与所述调整电路一一对应连接，所述射频信号输出端适于输出与所述频率锁定的调整信号相关的第二射频信号；

逻辑控制电路，包括触发单元，所述触发单元适于产生至少对应所述频率调整电路和锁相环电路的触发信号。

可选地，所述射频信号输出端输出的第二射频信号为所述频率锁定的调整信号。

可选地，所述调整电路还包括：连接所述锁相环电路的增益调整电路，所述增益调整电路适于对频率锁定后的调整信号进行功率调整，所述射频信号输出端输出的第二射频信号为所述功率调整后的调整信号，所述触发单元还适于产生对应所述增益调整电路的触发信号。

可选地，所述增益调整电路为衰减器，所述逻辑控制电路还包括连接所述衰减器的增益设置单元，所述增益设置单元适于输出增益系数至所述衰减器。

可选地，所述衰减器的增益范围为0～31dB。

可选地，所述频率调整电路为直接数字式频率合成器，所述逻辑控制电路还包括：连接所述频率调整电路的频率设置单元，所述频率设置单元适于输出频率控制字至所述直接数字式频率合成器。

可选地，所述调整电路还包括：连接所述锁相环电路的滤波器，所述滤波器适于对所述锁相环电路输出的频率锁定的调整信号进行滤波，所述射频信号输出端输出的第二射频信号为所述滤波电路进行滤波后的调整信号。

可选地，所述滤波器为低通滤波器。

可选地，所述调整电路还包括：与至少一个锁相环电路以及至少两个频率调整电路相连的合路电路，所述合路电路适于在合路信号的控制下将对应连接的所述至少两个频率调整电路输出的调整信号进行合路并将合路后的调整信号输出至对应连接的所述至少一个锁相环电路。

可选地，所述逻辑控制电路还包括：连接所述合路电路的合路信号提供单元，所述合路信号提供单元适于提供所述合路信号。

可选地，所述多通道信号输出电路还包括：通道选择电路，所述通道选择电路连接至少一个调整电路和至少一个射频信号输出端，适于根据选择信号将对应连接的调整电路输出的信号输出至对应连接的射频信号输出端。

可选地，所述逻辑控制电路还包括：连接所述通道选择电路的选择信号提供单元，所述选择信号提供单元适于提供所述选择信号。

可选地，所述逻辑控制电路与所述调整电路之间通过相应的SPI接口或I2C接口进行通信。

可选地，所述多通道信号输出电路还包括：连接所述逻辑控制电路的处理电路，所述处理电路适于输出逻辑控制指令至所述逻辑控制电路，所述逻辑控制电路基于所述逻辑控制指令控制所述调整电路。

可选地，所述多通道信号输出电路所述处理电路与所述逻辑控制电路之间通过对应的RS232串行接口、RS422串行接口、RS485串行接口或者JTAG接口进行通信。

可选地，所述多通道信号输出电路还包括：适于存储逻辑控制数据的存储单元，所述逻辑控制电路连接所述存储单元，适于从所述存储单元中获取所述逻辑控制数据并基于所述逻辑控制数据控制所述调整电路。

可选地，所述存储单元为Flash存储器。

可选地，所述多通道信号输出电路还包括：检测电路，所述检测电路连接所述逻辑控制电路，适于对所述逻辑控制电路中的逻辑控制数据进行检测。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的多通道信号输出电路，通过至少一个调整电路对射频信号输入端接收的第一射频信号进行频率调整和频率锁定，并将调整后的信号通过相应的射频信号输出端进行输出，从而实现了多路射频信号输出的目的。本发明多通道信号输出电路的结构简单降低了成本，并且通过调整电路即可实现射频信号的频率调整和频率锁定从而也提高了射频信号的调整效率。

可选方案中，调整电路还可以包括增益调整电路以实现信号的功率调整，从而提供更加精准的时钟信号，提高输出的信号的精确性。

可选方案中，调整电路还可以包括合路电路以实现两路以上的信号的合路，从而进一步提高输出信号的多样性，提高了本发明多通道信号输出电路的实用性。

附图说明

图1是本发明多通道信号输出电路的实施例一的结构示意图；

图2是本发明多通道信号输出电路的实施例二的结构示意图；

图3是本发明多通道信号输出电路的实施例三的结构示意图；

图4是本发明多通道信号输出电路的实施例四的结构示意图；

图5是本发明多通道信号输出电路的实施例五的结构示意图；

图6是本发明多通道信号输出电路的参数配置界面的示意图。

具体实施方式

正如背景技术中所述的，现有技术中为满足多种射频信号的需求，通常需要设置多个信号源发生器以提供不同的时钟信号。这样就增加了电路的成本，并且操作起来比较繁琐，信号调整的效率低。

本发明提供了一种多通道信号输出电路，通过设置一个以上的调整电路来实现对一个射频信号的频率调整及频率锁定，从而可以提供稳定的多路射频信号进行输出，不仅降低了成本而且也提高了对输入的射频信号进行调整的效率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

实施例一

图1示出了本发明多通道信号输出电路的实施例一的结构示意图。参考图1，所述多通道信号输出电路1包括：射频信号输入端IN；至少一个调整电路，如图1中所示的第一调整电路10、……、第n调整电路1n；逻辑控制电路20；至少一个射频信号输出端，如图1中所示的第一射频信号输出端OUT1、……、第n射频信号输出端OUTn。其中，

所述射频信号输入端IN适于接收第一射频信号；

各个调整电路分别包括：频率调整电路和锁相环电路（Phase LockedLoop，PLL）；所述逻辑控制电路20包括触发单元201，所述触发单元201适于产生至少对应所述频率调整电路和锁相环电路的触发信号。所述频率调整电路和锁相环电路在所述触发信号的触发下开始工作。

具体地，所述频率调整电路分别适于在接收到所述触发单元201输出的触发信号后，基于所述射频信号输入端IN接收的第一射频信号获得调整信号，所述调整信号的频率为第一频率阈值；所述锁相环电路适于在接收到所述触发单元201输出的触发信号后，在所述调整信号的频率大于或等于第二频率阈值时对所述调整信号进行频率锁定。参考图1，在本实施例中，所述第一调整电路10包括频率调整电路101和锁相环电路102；所述第n频率调整电路包括频率调整电路1n1和锁相环电路1n2。

所述射频信号输出端与所述调整电路一一对应连接，所述射频信号输出端适于输出与所述频率锁定的调整信号相关的第二射频信号。参考图1，所述第一射频信号输出端OUT1与所述第一调整电路10中的锁相环电路102连接、……、所述第n射频信号输出端OUTn与所述第n调整电路1n中的锁相环电路1n2连接。

在本实施例中，各个射频信号输出端输出的第二射频信号为与其对应连接的锁相环电路输出的频率锁定的调整信号。

本实施例中，所述逻辑控制电路20可以采用现有的FPGA电路实现；所述逻辑控制电路20与调整电路10～调整电路1n之间通过相应的SPI接口或I2C接口进行通信。具体地，当所述逻辑控制电路20中的触发单元201包括SPI接口时，所述频率调整电路101～频率调整电路1n1以及锁相环电路102～锁相环电路1n2也可以分别包括对应的SPI接口；当所述逻辑控制电路20中的触发单元201包括I2C接口时，所述频率调整电路101～频率调整电路1n1以及锁相环电路102～锁相环电路1n2也可以分别包括对应的I2C接口。当然，所述逻辑控制电路20与调整电路之间还可以通过其他形式的接口进行通讯，本发明对此不做限制。

在本实施例中，所述频率调整电路为直接数字式频率合成器（DirectDigital Synthesizer，DDS）。所述逻辑控制电路20还可以包括：连接所述频率调整电路的频率设置单元（图1中未示出），所述频率设置单元适于输出频率控制字至所述直接数字式频率合成器。

所述频率调整电路输出的调整信号的第一频率阈值即对应于所述频率设置单元输出的频率控制字。举例来说，若所述频率控制字为20MHz，那么所述第一频率阈值即为20MHz。所述直接数字式频率合成器可采用现有的DDS来实现，在此不再赘述。

另外，当所述频率调整电路输出的调整信号的频率大于或者等于第二频率阈值时，所述锁相环电路对所述调整信号进行频率锁定。举例来说，假设所述第二频率阈值为10MHz，所述调整信号的频率为20MHz，那么，所述锁相环电路对所述频率调整电路输出的调整信号进行频率锁定，经过所述锁相环电路输出的调整信号的频率被稳定的锁定在20MHz。发明人经过研究，当信号的频率较高，如大于10MHz后不容易稳定，因此，本实施例通过锁相环电路对较高频率的信号进行频率锁定，从而获得稳定的信号，使得信号更加精准。

本实施例中，所述调整电路的数量可以为一个、两个或者两个以上，如可以为8个，相应地，所述射频信号输出端的数量也可以为8个。当然本发明对此不做限制，在实际运用中可以根据后续电路所需设置适当的射频信号输出端。

本实施例的多通道信号输出电路，通过调整电路中的频率调整电路对输入的第一射频信号进行频率调整，并在调整后的调整信号的频率较高时通过锁相环电路进行频率锁定，从而可以获得稳定、精准的信号；当调整电路的数量为多个时即可实现多路信号的输出，与现有技术中相比，本实施例的电路结构简单且降低了成本，并且本实施例中只要通过调整电路即可实现射频信号的频率调整和频率锁定，从而也提高了对射频信号的调整效率。

需要说明的是，在其他实施例中，各个调整电路还可以包括：连接所述锁相环电路的滤波器，所述滤波器适于对所述锁相环电路输出的频率锁定的调整信号进行滤波，所述射频信号输出端输出的第二射频信号为所述滤波电路进行滤波后的调整信号。在实际电路中，所述滤波器可以为现有技术中的低通滤波器，此为本领域技术人员所熟知，在此不再赘述。

实施例二

图2示出了本发明多通道信号输出电路的实施例二的结构示意图。参考图2，与实施例一相比，本实施例的区别之处在于：各个调整电路还包括连接所述锁相环电路的增益调整电路；所述增益调整电路适于对频率锁定后的调整信号进行功率调整，所述射频信号输出端输出的第二射频信号为所述功率调整后的调整信号；所述逻辑控制电路20中的触发单元201还适于产生对应所述增益调整电路的触发信号，各个增益调整电路在接收到所述触发单元201输出的触发信号后开始工作，在此不再赘述；所述逻辑控制电路20还包括增益设置单元202，所述增益设置单元202适于输出增益系数至所述增益调整电路。

参考图2，所述第一调整电路10中还包括增益调整电路103、……第n调整电路1n中还包括增益调整电路1n3。

在本实施例中，各个增益调整电路为衰减器，所述衰减器的增益范围为0～31dB。在实际应用中，所述衰减器所能达到的最大衰减值可能为15.5dB，即为减半增益衰减，那么为了达到和配置数相同的增益衰减值，可以采用两个衰减器串联的方式来实现。所述增益设置单元202所能设置的增益系数的范围与所述衰减器的增益范围相对应，即为0～31dB。

本实施例的多通道信号输出电路还可以实现信号的功率调整，从而为后续的测试电路提供更加精准的时钟信号，从而提高测试电路的性能。

实施例三

与实施例一相比，本实施例中，所述调整电路还可以包括：与至少一个锁相环电路以及至少两个频率调整电路相连的合路电路，所述合路电路适于在合路信号的控制下将对应连接的所述至少两个频率调整电路输出的调整信号进行合路并将合路后的调整信号输出至对应连接的所述至少一个锁相环电路。

相应地，所述逻辑控制电路20还包括：连接所述合路电路的合路信号提供单元，所述合路信号提供单元适于提供所述合路信号。

具体地，参考图3，所述第n调整电路包括合路电路1n4，所述合路电路1n4与所述第n调整电路中频率调整电路1n1、所述第n-1调整电路中的频率调整电路（图3中未示出）以及第n调整电路中的锁相环电路1n2相连。所述逻辑控制电路20还包括合路信号提供单元203。所述合路信号提供单元203提供合路信号至所述合路电路1n4，所述合路电路1n4在所述合路信号的控制下对频率调整电路1n1和第n调整电路中的频率调整电路输出的调整信号进行合路，并将合路后的信号输出至第n调整电路1n中的锁相环电路1n2。需要合路的调整电路输出的频率叠加得到合路后输出的信号的频率。

举例来说，假设第n调整电路中频率调整电路1n1输出的信号的频率为20MHz，第n-1调整电路中的频率调整电路输出的信号的频率为10MHz，那么经过所述合路电路1n4后输出的信号的频率即为30MHz。

本领域技术人员应当理解的是，本发明多通道信号输出电路中的合路电路的连接方式与数量并不限于图3所示，在其他实施例中，还可以在其他调整电路中设置合路电路，并且所述合路电路还可以对两路信号或者两路以上的信号进行合路。

本实施例通过增加合路电路可以通过较少的调整电路获得更多的信号进行输出，从而提高电路的实用性，并且进一步降低了电路的成本，提高了信号调整的效率。

实施例四

与实施例一相比，本实施例的多通道信号输出电路还可以包括：通道选择电路，至少一个调整电路，所述通道选择电路连接至少一个射频信号输出端，通道选择电路适于根据选择信号将对应连接的调整电路输出的信号输出至对应连接的射频信号输出端。所述逻辑控制电路还包括：连接所述通道选择电路的选择信号提供单元，所述选择信号提供单元适于提供所述选择信号。

图4示出了本发明多通道信号输出电路的实施例四的结构示意图。参考图4，所述多通道信号输出电路还包括：通道选择电路301～通道选择电路30n。所述逻辑控制电路20还包括选择信号提供单元204，所述选择信号提供电路204适于提供选择信号至所述通道选择电路301～通道选择电路30n。

具体地，所述通道选择电路301在接收到所述选择信号提供单元204提供的选择信号后将第一调整电路10输出的信号输出至第一射频信号输出端OUT1，……，所述通道选择电路30n在接收到所述选择信号提供单元204提供的选择信号后将第n调整电路1n输出的信号输出至第n射频信号输出端OUTn。

图4中，所述通道选择电路的数量与调整电路的数量相同，但是本发明对此不做限制，在其他实施例中，还可以由一个通道选择电路与两个调整电路和两个射频信号输出端相连。这样，当通道选择电路接收到选择信号后，将对应连接的两个调整电路输出的信号分别输出至对应连接的两个射频信号输出端，若所述通道选择电路未接收到选择信号，那么则不会输出信号至对应连接的射频信号输出端，从而关闭对应连接的所述射频信号输出端的信号输出。当然，所述通道选择电路还可以对应连接三个或三个以上的调整电路和射频信号输出端，本发明对此不做限制。

通过设置通道选择电路，可以更好的控制射频信号的输出，从而防止具有较高频率的射频信号损害后续电路中的器件。

需要说明的是，前述实施例中的各个单元还可以进行其他的组合使用，例如，还可以将实施例二中的增益调整电路应用到实施例三或实施例四中，或者将实施例三中的合路电路应用到实施例四中，或者将实施例二中的增益调整电路和实施例三中的合路电路应用到实施例四中等，本发明对此不做限制。

实施例五

图5示出了本发明多通道信号输出电路的实施例五的结构示意图。参考图5，所述多通道信号输出电路1包括：射频信号输入端IN、第一调整电路10、……、第n调整电路1n、逻辑控制电路20和处理电路40。所述处理电路40连接所述逻辑控制电路20，适于输出逻辑控制指令至所述逻辑控制电路20，所述逻辑控制电路20基于所述逻辑控制指令控制调整电路，如第一调整电路10～第n调整电路1n。

所述第一调整电路10～第n调整电路1n及所述逻辑控制电路20可参考前述各个实施例中的具体描述，在此不再赘述。

具体应用中，所述处理电路40输出的逻辑控制指令可以包括但不限于：频率调整电路所需的频率控制字、增益调整电路所需的增益系数等。

所述处理电路40可以为FPGA。具体地，烧录形成所述处理电路40的操作界面可以如图6所示，图6示出了适于具有8个通道的多通道信号输出电路的配置界面，但是本发明对此不做限制，还可以根据实际需要设置其他的配置界面。

参考图6，所述界面分为区域A～区域F等六个区域，其中，区域A对应于频率调整电路的配置、区域B对应于合路电路的配置、区域C对应于锁相环电路的配置、区域D对应于增益调整电路的配置、区域E对应于通道选择电路的配置、区域F为数据显示区域。其中，在区域D中，每个增益开关对应两个衰减器。

基于对区域A中的DDS开关的选取操作，产生对应所述DDS开关的选取操作的逻辑控制指令；基于对区域A中的相应通道的频率控制字的配置操作，产生对应所述频率控制字的配置操作的逻辑控制指令；基于对区域B中的合路开关的选取操作，产生对应所述合路开关的选取操作的逻辑控制指令；当频率调整电路输出的调整信号的频率大于第二频率阈值时，基于对区域C中的PLL开关的选取操作，产生对应所述PLL开关的选取操作的逻辑控制指令；基于对区域D中的增益开关的选取操作，产生对应所述增益开关的选取操作的逻辑控制指令；基于对区域E中的通道选取开关的选取操作，产生对应所述道选取开关的选取操作的逻辑控制指令。

上述选取操作用户可以根据实际情况在烧录所述处理电路40之前进行操作，选取操作完成后，通过点击界面中的“write”按键，对应选取操作产生的逻辑控制指令可以烧录至处理电路40。

举例来说，用户先进行如下操作：对区域A中的DDS开关1和2进行选取操作，在与所述DDS开关1对应的频率输入框中输入20MHz，在与所述DDS开关2对应的频率输入框中输入10MHz；在区域B中，对合路开关1进行选取操作；对区域C中的PLL开关1进行选取操作；在区域D中，对应增益开关1的两个衰减器进行选取操作，在于所述增益开关1的增益输入框中输入10dB；在区域E中，对通道选择开关1进行选取操作；在区域F中，显示DDS开关1、合路开关1、PLL开关1、增益开关1和通道选择开关1被选择，与所述DDS开关1对应的第一频率阈值为20MHz，与所述DDS开关2对应的第一频率阈值为10MHz，对应增益开关1的衰减增益为10dB。然后，用户点击“write”按键，则与上述选择操作对应的逻辑控制指令被烧录至FPGA以形成处理电路40。

作为可选择的技术方案，处理电路40还可以通过如下方式得以实现。

所述逻辑控制电路20可以输出对应所述选取操作的触发信号至相应的频率调整电路；当区域A中的DDS开关被选取后，可以继续进行相应通道的频率控制字配置。为了方便配置，可以直接在区域A中的频率输入框内输入所需要的输出频率大小，单位为MHz，输出频率配置完成后，逻辑控制电路20将配置好的输出频率转换为频率控制字，所述频率控制字对应的频率即是频率调整电路输出的调整信号的第一频率阈值。

举例来说，对区域A中的DDS开关1进行选取操作，并在与所述DDS开关1对应的频率输入框中输入20MHz，那么逻辑控制电路20可以输出触发信号至第一调整电路，所述第一调整电路在所述触发信号的控制下输出调整信号，所述调整信号具有20MHz的第一频率阈值。

当需要对信号进行合路时，基于对区域B中的合路开关的选取操作，所述逻辑控制电路20输出相应的合路信号至相应的合路电路，所述合路电路在所述合路信号的控制下进行合路处理。

参考图6，所述区域B中只设置了合路开关1和合路开关2，但是本发明对此不做限制，还可以根据电路中的合路电路的数量设置相应的合路开关，本发明对此不做限制。

举例来说，假设需要对第一通道和第二通道中的信号进行合路时，可以对合路开关1进行选取操作，那么所述逻辑控制电路20根据对合路开关1进行选取操作输出合路信号，合路电路基于所述合路信号将第一通道的信号与第二通道中的信号的频率进行合路，并输出至第一通道中的锁相环电路。

当频率调整电路输出的调整信号的频率大于第二频率阈值时，可以对区域C中的PLL开关进行选取操作，基于对PLL开关的选取操作，所述逻辑控制电路20输出触发信号至对应的锁相环电路，所述锁相环电路在所述触发信号的控制下对调整信号进行频率锁定。

对区域D中的增益开关进行选取操作时，所述逻辑控制电路基于该选取操作输出相应的触发信号至对应的增益调整电路；在区域D中的增益输入框中输入增益系数后，所述逻辑控制电路基于输入的增益系数控制所述增益调整电路进行增益衰减。

对区域E中的通道选取开关进行选取操作后，所述逻辑控制电路基于该选取操作输出相应的选取信号至对应的通道选择电路从而将通道选择电路打开，否则关闭所述通道选择电路。

区域F用于显示数据，即在对区域A～区域E中的相应部分配置完成后，在所述区域F显示相应的配置参数，以便进行检查和修改。

当配置参数设置完成后，通过点击界面中的参数输入按键，如图6中的“write”按键，处理电路将配置参数转换为逻辑控制指令并输出至逻辑控制电路，所述逻辑控制电路根据所述逻辑控制指令进行控制。

当然，在实际应用中，还可以通过初始化按键将各个参数重置成初始化状态，或者通过停止按键，如图6中的“stop”按键停止配置。

图6所示的界面可以采用现有的Labview软件和现有的处理器来实现，本发明对此不做限制。

本实施例中，所述处理电路40与所述逻辑控制电路20之间通过对应的RS232串行接口、RS422串行接口、RS485串行接口或者JTAG接口进行通信，当然也可以通过其他接口进行通讯，本发明对此不做限制。

通过处理电路40将逻辑控制指令的配置设置成图6所示的界面，从而提高了配置的效率和配置结果的准确性。

继续参考图5，所述多通道信号输出电路还可以包括：适于存储逻辑控制数据的存储单元50，所述逻辑控制电路20连接所述存储单元50，适于从所述存储单元50中获取所述逻辑控制数据并基于所述逻辑控制数据控制调整电路10～1n。

本实施例中，所述存储单元可以采用现有的各种非易失性存储器，如Flash存储器等，本发明对此不做限制。所述存储单元50中存储的逻辑控制数据可以为所述处理电路40输出至所述逻辑控制电路20的逻辑控制指令。通过设置所述存储单元50可以防止断电情况下，所述逻辑控制电路20丢失数据，无法实现控制功能。当重新上电后，所述逻辑控制电路20可以从所述存储单元50中获取相应的逻辑控制数据从而实现对其他电路的控制。

继续参考图5，所述多通道信号输出电路还包括：检测电路60，所述检测电路60连接所述逻辑控制电路20，适于对所述逻辑控制电路中的逻辑控制数据进行检测。

通过设置所述检测电路60可以及时发现和处理错误，从而提高多通道信号输出电路的性能和信号调整的效率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种多通道信号输出电路，其特征在于，包括：

射频信号输入端，适于接收第一射频信号；

至少一个调整电路，所述调整电路包括：频率调整电路和锁相环电路，所述频率调整电路适于基于所述第一射频信号获得调整信号，所述调整信号的频率为第一频率阈值；所述锁相环电路适于在所述调整信号的频率大于或等于第二频率阈值时对所述调整信号进行频率锁定；

至少一个射频信号输出端，所述射频信号输出端与所述调整电路一一对应连接，所述射频信号输出端适于输出与所述频率锁定的调整信号相关的第二射频信号；

逻辑控制电路，包括触发单元，所述触发单元适于产生至少对应所述频率调整电路和锁相环电路的触发信号。

2.如权利要求1所述的多通道信号输出电路，其特征在于，所述射频信号输出端输出的第二射频信号为所述频率锁定的调整信号。

3.如权利要求1所述的多通道信号输出电路，其特征在于，所述调整电路还包括：连接所述锁相环电路的增益调整电路，所述增益调整电路适于对频率锁定后的调整信号进行功率调整，所述射频信号输出端输出的第二射频信号为所述功率调整后的调整信号，所述触发单元还适于产生对应所述增益调整电路的触发信号。

4.如权利要求3所述的多通道信号输出电路，其特征在于，所述增益调整电路为衰减器，所述逻辑控制电路还包括连接所述衰减器的增益设置单元，所述增益设置单元适于输出增益系数至所述衰减器。

5.如权利要求4所述的多通道信号输出电路，其特征在于，所述衰减器的增益范围为0～31dB。

6.如权利要求1所述的多通道信号输出电路，其特征在于，所述频率调整电路为直接数字式频率合成器，所述逻辑控制电路还包括：连接所述频率调整电路的频率设置单元，所述频率设置单元适于输出频率控制字至所述直接数字式频率合成器。

7.如权利要求1所述的多通道信号输出电路，其特征在于，所述调整电路还包括：连接所述锁相环电路的滤波器，所述滤波器适于对所述锁相环电路输出的频率锁定的调整信号进行滤波，所述射频信号输出端输出的第二射频信号为所述滤波电路进行滤波后的调整信号。

8.如权利要求7所述的多通道信号输出电路，其特征在于，所述滤波器为低通滤波器。

9.如权利要求1所述的多通道信号输出电路，其特征在于，所述调整电路还包括：与至少一个锁相环电路以及至少两个频率调整电路相连的合路电路，所述合路电路适于在合路信号的控制下将对应连接的所述至少两个频率调整电路输出的调整信号进行合路并将合路后的调整信号输出至对应连接的所述至少一个锁相环电路。

10.如权利要求9所述的多通道信号输出电路，其特征在于，所述逻辑控制电路还包括：连接所述合路电路的合路信号提供单元，所述合路信号提供单元适于提供所述合路信号。

11.如权利要求1所述的多通道信号输出电路，其特征在于，还包括：通道选择电路，至少一个调整电路通过所述通道选择电路连接至少一个射频信号输出端，所述通道选择电路适于根据选择信号将对应连接的调整电路输出的信号输出至对应连接的射频信号输出端。

12.如权利要求11所述的多通道信号输出电路，其特征在于，所述逻辑控制电路还包括：连接所述通道选择电路的选择信号提供单元，所述选择信号提供单元适于提供所述选择信号。

13.如权利要求1所述的多通道信号输出电路，其特征在于，所述逻辑控制电路与所述调整电路之间通过相应的SPI接口或I2C接口进行通信。

14.如权利要求1所述的多通道信号输出电路，其特征在于，还包括：连接所述逻辑控制电路的处理电路，所述处理电路适于输出逻辑控制指令至所述逻辑控制电路，所述逻辑控制电路基于所述逻辑控制指令控制所述调整电路。

15.如权利要求14所述的多通道信号输出电路，其特征在于，所述处理电路与所述逻辑控制电路之间通过对应的RS232串行接口、RS422串行接口、RS485串行接口或者JTAG接口进行通信。

16.如权利要求1所述的多通道信号输出电路，其特征在于，还包括：适于存储逻辑控制数据的存储单元，所述逻辑控制电路连接所述存储单元，适于从所述存储单元中获取所述逻辑控制数据并基于所述逻辑控制数据控制所述调整电路。

17.如权利要求16所述的多通道信号输出电路，其特征在于，所述存储单元为Flash存储器。

18.如权利要求16所述的多通道信号输出电路，其特征在于，还包括：检测电路，所述检测电路连接所述逻辑控制电路，适于对所述逻辑控制电路中的逻辑控制数据进行检测。