CN107222210A - 一种可由spi配置数字域时钟相位的dds系统 - Google Patents

一种可由spi配置数字域时钟相位的dds系统 Download PDF

Info

Publication number
CN107222210A
CN107222210A CN201710423226.6A CN201710423226A CN107222210A CN 107222210 A CN107222210 A CN 107222210A CN 201710423226 A CN201710423226 A CN 201710423226A CN 107222210 A CN107222210 A CN 107222210A
Authority
CN
China
Prior art keywords
clock
spi
phase
clk
sys
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710423226.6A
Other languages
English (en)
Other versions
CN107222210B (zh
Inventor
李煜璟
雷昕
崔帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201710423226.6A priority Critical patent/CN107222210B/zh
Publication of CN107222210A publication Critical patent/CN107222210A/zh
Application granted granted Critical
Publication of CN107222210B publication Critical patent/CN107222210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种可由SPI配置数字域时钟相位的DDS系统，在常规DDS系统的数字域中增加一个SPI灵活配置的时钟延迟模块，通过控制数字域时钟延迟来控制DDS系统数字域输出数据的延迟时间，从而可以调节数字域输出信号与模拟域MUX控制选通信号的相位关系，避免出现数字域输出数据二合一时发生时序错乱。本发明引入的可由SPI灵活控制的时钟延迟模块通过SPI模块进行配置，输出32级不同相位关系的时钟，并且可以在任意时间和任意工作模式对时钟进行相位调节，极大的增强了DDS系统数字域数据输出相位的冗余度。

Description

一种可由SPI配置数字域时钟相位的DDS系统
技术领域
本发明涉及一种DDS系统，尤其涉及一种可由SPI配置数字域时钟相位的DDS系统。本发明直接应用于信号处理领域。
背景技术
直接数字频率合成(DDS，Direct Digital Synthesizer)是一种直接采用数字技术产生数字波形，再由数模转换器(DAC，Digital Analog Convert)转换成模拟波形输出的高效频率合成技术，它具有频率分辨率高、频率切换快、频率切换时相位连续等优点，因而广泛应用于雷达、通信、软件无线电等系统中。
传统的DDS如图1所示，DDS系统首先需要在数字域对输入频率控制字完成相位累加和相幅转换功能再将处理后的幅度信号送到模拟域。由于数字域时钟频率一般很难在高频(1GHz以上)的系统时钟下实现复杂数字信号处理，因此需要首先对系统时钟进行分频处理，让数字域在系统时钟的二分频下完成数字运算，然后在模拟域对低频数字信号进行时分复用，对数据进行MUX二合一，使得数据转换到原来系统时钟的频率下传送到数模转换器内。其中模拟域的MUX单元选通信号是时钟管理单元输出高频系统时钟经过模拟域的时钟树延迟后形成的控制信号，而该MUX单元的输入信号是经过相幅转换后由数字域输出的幅度信号。
传统DDS系统的系统时钟是由时钟管理单元生成并输出到数字域和模拟域，但是数字域的时钟和模拟域的时钟路径完全不同，造成两路时钟的延迟也不同。尽管在设计阶段通常会对数字域时钟树和模拟域时钟树的延迟进行差异最小化处理，但是由于工艺、温度、电压等影响，也不能避免最终芯片测试阶段数字域时钟树和模拟域时钟树延迟完全一致，从而可能导致在MUX单元进行数据二合一时，模拟域MUX输入端的数据变化时刻和MUX控制信号变化时刻不能保持一致，最终输出到DAC的数据可能出现时序错乱。
发明内容
为了克服上述常规DDS系统的数字域时钟树和模拟域时钟树延迟不同导致MUX单元时序错乱的潜在风险，本发明提供了一种可由SPI配置数字域时钟相位的DDS系统，用于调节数字域输出数据的延迟时间。
本发明的目的通过如下技术方案来实现的：一种可由SPI配置数字域时钟相位的DDS系统，包括时钟管理单元、SPI灵活配置的时钟延迟模块、SPI配置模块、时钟分频器、时钟延迟单元、乘法器单元、相位累加器、加法器单元、相幅转换器I、相幅转换器II、寄存器I、寄存器II、MUX选择单元、数模转换器、数字域时钟树延迟结构和模拟域时钟树延迟结构；
时钟管理单元，其一个输入端接DDS系统的输入参考时钟ref_clk，通过锁相环电路生成时钟信号sys_clk，模拟域时钟树延迟结构对时钟信号sys_clk延迟生成延迟信号sys_clk_dly；SPI配置模块，通过SPI配置生成SPI控制信号，该SPI控制信号作为SPI灵活配置的时钟延迟模块的输入信号；SPI灵活配置的时钟延迟模块，其一个输入端接时钟管理单元输出的时钟信号sys_clk，其另一个输入端接SPI配置模块输出的SPI控制信号；时钟分频器，用于完成对SPI灵活配置的时钟延迟模块的输出信号sys_clk_dly2的二分频；时钟延迟单元，用于对系统外部输入的数据频率控制字fcw延迟一个DDS时钟周期后输出；数字域时钟树延迟结构对时钟分频器的输出信号sys_clk_div_dly2延迟生成延迟信号sys_clk_div_dly3；乘法器单元，用于对系统外部输入的数据频率控制字fcw进行2倍相乘后输出；相位累加器，用于每隔一个DDS时钟周期对乘法器单元的输出进行累加；加法器单元，用于对时钟延迟单元的输出信号频率控制字fcw2与相位累加器的输出信号pow1进行相加；相幅转换器I，用于完成从相位累加器的输出信号pow1到幅度amp1的转化；相幅转换器II，用于完成从加法器单元的输出信号pow2到幅度amp2的转化；寄存器I，用于实现幅度amp1在数字域时钟树延迟信号sys_clk_div_dly3的同步；寄存器II，用于实现幅度amp2在数字域时钟树延迟信号sys_clk_div_dly3的同步；MUX选择单元，用于将两个寄存器输出合并为一条输出，作为系统的总输出amp；数模转换器，其输入为MUX选择单元的输出信号amp，将数字信号转换为模拟信号输出。
进一步，所述的时钟管理单元为锁相环电路。
进一步，所述时钟延迟单元为D触发器。
进一步，所述相位累加器包括加法器和寄存器，寄存器为D触发器。
进一步，所述相幅转换器I和相幅转换器II具有相同的结构，用于将0到满幅之间的相位转换成对应的余弦信号的幅度，其相幅转换逻辑采用Cordic算法实现。
进一步，所述寄存器I和寄存器II为D触发器。
进一步，所述MUX选择单元是一个二选一开关。
进一步，所述SPI灵活配置的时钟延迟模块包括时钟反相器、时钟MUX选择单元I、时钟缓冲器链和时钟MUX选择单元II；
时钟反相器，其输入端接时钟信号sys_clk；时钟MUX选择单元I，用于实现时钟信号sys_clk和时钟反相器的输出信号sys_clk_inv两个时钟的二选一；时钟MUX选择单元I的两个数据输入端分别接时钟信号sys_clk和时钟反相器的输出信号sys_clk_inv，其选通信号为SPI配置模块输出的SPI控制信号I；时钟缓冲器链由15个时钟缓冲器组成，其输入接时钟MUX选择单元I的输出信号；时钟MUX选择单元II，用于实现对16路不同延迟的时钟信号16选1的功能；时钟MUX选择单元II的16个数据输入分别接时钟MUX选择单元I的输出信号和时钟缓冲器1～15的输出信号，时钟MUX选择单元II的选通信号为SPI配置模块输出的SPI控制信号II。
进一步，所述时钟MUX选择单元I是时钟二选一开关。
进一步，所述时钟MUX选择单元II是时钟十六选一开关。
由于采用了以上技术方案，本发明具有以下有益技术效果：
1.本发明通过引入一个可由SPI灵活控制的时钟延迟模块对DDS系统数字域时钟延迟实现控制，通过控制数字域时钟延迟就可以控制DDS系统数字域输出数据的延迟时间，从而可以有效控制并调节数字域输出信号与模拟域MUX控制选通信号的相位关系，避免出现数据二合一时发生时序错乱。
2.本发明引入的可由SPI灵活控制的时钟延迟模块可以通过SPI模块进行配置，输出32级不同相位关系的时钟，并且可以在任意时间和任意工作模式对时钟进行相位调节，极大的增强了DDS系统数字域数据输出的相位冗余度。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1是常规的DDS系统结构图；
图2是本发明具体实施的可由SPI配置数字域时钟相位的DDS系统的结构图；
图3是本发明SPI灵活配置的时钟延迟模块结构图；
图4是SPI灵活配置的时钟延迟模块时序图。
具体实施方式
以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
本发明的系统框图如图2所示，本发明的系统包括一个SPI配置模块、一个SPI灵活配置的时钟延迟模块、一个时钟管理单元、一个时钟分频器、一个时钟延迟单元、一个乘法器单元、一个加法器单元、一个相位累加器、相幅转换器I、相幅转换器II、寄存器I、寄存器II、一个MUX选择单元和一个数模转换器。
时钟管理单元，其一个输入端为DDS系统的输入参考时钟ref_clk，本模块用于生成高频系统时钟sys_clk；
SPI配置模块，其一个输入端与DDS系统输入的SPI串口数据sdi相连，其另一个输入端与DDS系统输入的SPI片选信号csb相连，其第三个输入端与DDS系统输入的SPI时钟sclk相连，本模块用于生成对SPI灵活配置的时钟延迟模块所需的SPI控制信号；
SPI灵活配置的时钟延迟模块，其一个输入端为时钟管理单元的输出时钟sys_clk，其另一个输入为DDS系统SPI模块输出的SPI控制信号，它实现对数字域时钟的延时可配置输出；
时钟分频器，其一个输入端为SPI灵活配置的时钟延迟模块输出信号sys_clk_dly2，它对输入时钟sys_clk_dly2完成二分频功能；
时钟延迟单元，其一个输入端与DDS系统输入的数据频率控制字fcw相连，其另一个输入端与DDS系统数字域经过由SPI灵活配置的时钟延迟模块和数字域时钟树延迟后的时钟sys_clk_div_dly3相连，它对系统外部输入的数据频率控制字fcw延迟一个时钟周期后输出；
乘法器单元，其一个输入端与DDS系统输入的数据频率控制字fcw相连，其另一个输入端输入恒定值2，它对系统输入的数据频率控制字fcw进行2倍相乘后输出；
相位累加器，其一个输入与乘法器单元的输出频率控制字fcw1相连，其另一个输入与DDS系统数字域经过由SPI灵活配置的时钟延迟模块和数字域时钟树延迟后的时钟sys_clk_div_dly3相连，它每隔一个DDS时钟周期对乘法器单元的输出进行累加；
加法器单元，其一个输入端与时钟延迟单元的输出频率控制字fcw2相连，其另一个输入端与相位累加器的输出信号pow1相连，它对时钟延迟单元的输出信号频率控制字fcw2与相位累加器的输出信号pow1进行相加；
相幅转换器I，其一个输入端与DDS系统数字域经过由SPI灵活配置的时钟延迟模块和数字域时钟树延迟后的时钟sys_clk_div_dly3相连，其另一个输入端与相位累加器的输出pow1相连，它完成从相位累加器的输出信号pow1到幅度amp1的转化；和
相幅转换器II，其一个输入端与DDS系统数字域经过由SPI灵活配置的时钟延迟模块和数字域时钟树延迟后的时钟sys_clk_div_dly3相连，其另一个输入端与加法器单元的输出pow2相连，它完成从加法器单元的输出信号pow2到幅度amp2的转化；
寄存器I，其一个输入端与DDS系统数字域经过由SPI灵活配置的时钟延迟模块和数字域时钟树延迟后的时钟sys_clk_div_dly3相连，其另一个输入端与相幅转换器I输出信号amp1相连，它实现数字域时钟sys_clk_div_dly3对amp1数据的采样输出；
寄存器II，其一个输入端与DDS系统数字域经过由SPI灵活配置的时钟延迟模块和数字域时钟树延迟后的时钟sys_clk_div_dly3相连，其另一个输入端与相幅转换器II输出信号amp2相连，它实现数字域时钟sys_clk_div_dly3对amp2数据的采样输出；
MUX选择单元，其两个数据输入端分别为寄存器I和寄存器II的输出amp1_sync和amp2_sync，其选通信号输入端为经过模拟域时钟延迟的信号sys_clk_dly。它将两个寄存器同步后输出值按先后顺序，在经过模拟域时钟延迟的信号sys_clk_dly选通下，合并为一条输出，作为系统的总输出amp；
数模转换器，其输入为MUX选择单元的输出信号amp。
所述的时钟管理单元为常规的锁相环电路，SPI配置模块为常规SPI电路，时钟分频器为常规时钟二分频电路，时钟延迟单元为常规的D触发器，乘法器单元为常规乘法器，加法器单元为常规加法器。
所述相位累加器由常规加法器和一组寄存器组成，寄存器是常规的D触发器。
所述相幅转换器I和相幅转换器II具有相同的结构，它们是将0到满幅之间的相位转换成对应的余弦信号的幅度，其相幅转换逻辑采用Cordic算法实现。
所述寄存器I和寄存器II具有相同的结构，且为常规的D触发器，MUX选择单元是一个常规的二选一开关，数模转换器为常规数模转换器。
所述SPI灵活控制配置的时钟延迟模块是一个可由SPI配置、可调节32级时钟相位的时钟延迟电路组成，它包括：
时钟反相器，其输入端为SPI灵活控制配置的时钟延迟模块的输入时钟sys_clk；
时钟MUX选择单元I，其两个数据输入分别为SPI灵活控制配置的时钟延迟模块的输入时钟sys_clk和时钟反相器输出sys_clk_inv，其选通信号为SPI灵活控制配置的时钟延迟模块的输入SPI控制信号1，它实现sys_clk和sys_clk_inv两个时钟的二选一；
由15个时钟缓冲器组成的时钟缓冲器链，其输入为时钟MUX选择单元I的输出sys_clk_1；
时钟MUX选择单元II，其16个数据输入分别为时钟MUX选择单元I输出sys_clk_1和时钟缓冲器1～15的输出sys_clk_2～sys_clk_16，其选通信号为SPI灵活控制配置的时钟延迟模块的输入SPI控制信号2，它实现对16路不同延迟的时钟信号16选1的功能。
所述时钟反相器，为常规时钟反相器，时钟MUX选择单元I是常规的时钟二选一开关，时钟MUX选择单元II是常规的时钟十六选一开关，时钟缓冲器1～15具有相同的结构，且为常规时钟缓冲器。
本发明具体实施的可由SPI配置数字域时钟相位的DDS系统的结构图如图2所示。以系统输出频率为1GHz为例，本发明的DDS系统的工作原理如下：
(1)数据第一路：DDS系统的数据输入频率控制字fcw以500MHz(sys_clk二分频时钟频率)的速率送入系统，fcw首先经过乘法器单元，将fcw的值乘以2，输出一个频率控制字fcw1，fcw1经过相位累加器对数据进行累加，输出相位信号pow1；pow1经过相幅转换器I，基于Cordic算法将输入的相位信号pow1转化为余弦信号对应的幅度信号amp1，amp1经过寄存器I，由时钟sys_clk_div_dly3采样得到amp1_sync。
(2)数据第二路：DDS系统的数据输入频率控制字fcw经过时钟延迟单元，对频率控制字fcw延迟一个数字域时钟周期后输出，得到频率控制字fcw2，fcw2经过加法器单元与相位累加器的输出pow1相加，得到相位信号pow2，pow2再经过相幅转换器II，基于Cordic算法将输入的相位信号pow2转化为余弦信号对应的幅度信号amp2，amp2经过寄存器II由时钟sys_clk_div_dly3采样得到amp2_sync。
(3)数字域时钟路径：DDS系统的时钟管理单元生成1GHz频率的系统时钟sys_clk，sys_clk首先经过SPI灵活配置的时钟延迟模块，经过可配置延迟后得到时钟sys_clk_dly2，sys_clk_dly2经过时钟分频器后得到其二分频时钟sys_clk_div_dly2，sys_clk_div_dly2经过数字域由时钟树综合产生的时钟树延迟后得到sys_clk_div_dly3，sys_clk_div_dly3分别输入到时钟延迟单元、相位累加器、相幅转换器I、相幅转换器II、寄存器I和寄存器II等模块的时钟端采样数据。
(4)模拟域时钟路径：DDS系统的时钟管理单元生成1GHz频率的系统时钟sys_clk，sys_clk经过模拟域时钟树延迟后得到sys_clk_dly，sys_clk_dly输入到MUX选择单元的控制选通端选通两路数据。
(5)数据合并阶段：在寄存器I和寄存器II后面加入一个MUX选择单元，本MUX选择单元采用频率为1GHz的模拟域系统延迟时钟sys_clk_dly控制，将两路的幅度信号amp1_sync和amp2_sync合并为一路，当sys_clk_dly为高时输出幅度信号amp1_sync到amp，当sys_clk_dly为低时输出幅度信号amp2_sync到amp。
SPI灵活配置的时钟延迟模块的结构图如图3所示，其主要工作原理是：该模块输入的系统时钟sys_clk经过时钟反相器得到sys_clk_inv，sys_clk_inv和sys_clk在SPI控制信号1选通下经过时钟MUX选择单元I得到sys_clk_1，sys_clk_1经过时钟缓冲器1，得到sys_clk_2，sys_clk_2经过时钟缓冲器2，得到sys_clk_3，以此类推……sys_clk_15经过时钟缓冲器15，得到sys_clk_16，sys_clk_1～sys_clk_16经过时钟MUX选择单元II，并在4bit的选通信号SPI控制信号2选通下得到MUX选择单元II输出信号sys_clk_dly2。
本发明中SPI灵活配置的时钟延迟模块的时序如图4所示，当SPI控制信号1为低，且SPI控制信号2为4b'0000时，该模块输出sys_clk_1到sys_clk_dly2，sys_clk_dly2相对于该模块输入sys_clk的相位延后两个时钟MUX选择单元的固定延迟；当SPI控制信号1为低，且SPI控制信号2为4b'0001时，该模块输出sys_clk_2到sys_clk_dly2，sys_clk_dly2相对于该模块输入sys_clk的相位延后1/32个周期加两个时钟MUX选择单元的固定延迟；以此类推……当SPI控制信号1为低，且SPI控制信号2为4b'1111时，该模块输出sys_clk_16到sys_clk_dly2，sys_clk_dly2相对于该模块输入sys_clk的相位延后15/32个周期加两个时钟MUX选择单元的固定延迟，这样就覆盖了前半个sys_clk相位移动范围。
本发明中SPI灵活配置的时钟延迟模块的时序如图4所示，当SPI控制信号1为高，且SPI控制信号2为4b'0000时，该模块输出sys_clk_1到sys_clk_dly2，sys_clk_dly2相对于该模块输入sys_clk的相位延后两个时钟MUX选择单元的固定延迟加半个sys_clk时钟周期的延迟；当SPI控制信号1为高，且SPI控制信号2为4b'0001时，该模块输出sys_clk_2到sys_clk_dly2，sys_clk_dly2相对于该模块输入sys_clk的相位延后1/32个周期加两个时钟MUX选择单元的固定延迟再加半个sys_clk时钟周期的延迟；以此类推……当SPI控制信号1为高，且SPI控制信号2为4b'1111时，该模块输出sys_clk_16到sys_clk_dly2，sys_clk_dly2相对于该模块输入sys_clk的相位延后15/32个周期加两个时钟MUX选择单元的固定延迟再加半个sys_clk时钟周期的延迟，这样就覆盖了后半个sys_clk相位移动范围。
本发明中SPI灵活配置的时钟延迟模块中的时钟缓冲器1～15的延迟应该根据系统时钟周期和所选工艺而定，以保证时钟缓冲器1～15中每个缓冲器的延迟能够在系统时钟周期的1/32延迟左右。
本发明的DDS系统采用TSMC 55nm工艺实现。经过电路最终后仿，本发明的DDS系统能够实现由SPI配置对数字域时钟相位的32级可调，并能覆盖整个时钟的周期的相位调节范围。经过数字域时钟的相位调节，输出到数模转换器数据无时序错乱发生。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：包括时钟管理单元、SPI灵活配置的时钟延迟模块、SPI配置模块、时钟分频器、时钟延迟单元、乘法器单元、相位累加器、加法器单元、相幅转换器I、相幅转换器II、寄存器I、寄存器II、MUX选择单元、数模转换器、数字域时钟树延迟结构和模拟域时钟树延迟结构；
时钟管理单元，其一个输入端接DDS系统的输入参考时钟ref_clk，通过锁相环电路生成时钟信号sys_clk，模拟域时钟树延迟结构对时钟信号sys_clk延迟生成延迟信号sys_clk_dly；
SPI配置模块，通过SPI配置生成SPI控制信号，该SPI控制信号作为SPI灵活配置的时钟延迟模块的输入信号；
SPI灵活配置的时钟延迟模块，其一个输入端接时钟管理单元输出的时钟信号sys_clk，其另一个输入端接SPI配置模块输出的SPI控制信号；
时钟分频器，用于完成对SPI灵活配置的时钟延迟模块的输出信号sys_clk_dly2的二分频；时钟延迟单元，用于对系统外部输入的数据频率控制字fcw延迟一个DDS时钟周期后输出；数字域时钟树延迟结构对时钟分频器的输出信号sys_clk_div_dly2延迟生成延迟信号sys_clk_div_dly3；
乘法器单元，用于对系统外部输入的数据频率控制字fcw进行2倍相乘后输出；
相位累加器，用于每隔一个DDS时钟周期对乘法器单元的输出进行累加；
加法器单元，用于对时钟延迟单元的输出信号频率控制字fcw2与相位累加器的输出信号pow1进行相加；
相幅转换器I，用于完成从相位累加器的输出信号pow1到幅度amp1的转化；
相幅转换器II，用于完成从加法器单元的输出信号pow2到幅度amp2的转化；
寄存器I，用于实现幅度amp1在数字域时钟树延迟信号sys_clk_div_dly3的同步；
寄存器II，用于实现幅度amp2在数字域时钟树延迟信号sys_clk_div_dly3的同步；
MUX选择单元，用于将两个寄存器输出合并为一条输出，作为系统的总输出amp；
数模转换器，其输入为MUX选择单元的输出信号amp，将数字信号转换为模拟信号输出。
2.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述的时钟管理单元为锁相环电路。
3.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述时钟延迟单元为D触发器。
4.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述相位累加器包括加法器和寄存器，寄存器为D触发器。
5.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述相幅转换器I和相幅转换器II具有相同的结构，用于将0到满幅之间的相位转换成对应的余弦信号的幅度，其相幅转换逻辑采用Cordic算法实现。
6.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述寄存器I和寄存器II为D触发器。
7.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述MUX选择单元是一个二选一开关。
8.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述SPI灵活配置的时钟延迟模块包括时钟反相器、时钟MUX选择单元I、时钟缓冲器链和时钟MUX选择单元II；
时钟反相器，其输入端接时钟信号sys_clk；
时钟MUX选择单元I，用于实现时钟信号sys_clk和时钟反相器的输出信号sys_clk_inv两个时钟的二选一；时钟MUX选择单元I的两个数据输入端分别接时钟信号sys_clk和时钟反相器的输出信号sys_clk_inv，其选通信号为SPI配置模块输出的SPI控制信号I；
时钟缓冲器链由15个时钟缓冲器组成，其输入接时钟MUX选择单元I的输出信号；
时钟MUX选择单元II，用于实现对16路不同延迟的时钟信号16选1的功能；时钟MUX选择单元II的16个数据输入分别接时钟MUX选择单元I的输出信号和时钟缓冲器1～15的输出信号，时钟MUX选择单元II的选通信号为SPI配置模块输出的SPI控制信号II。
9.根据权利要求8所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述时钟MUX选择单元I是时钟二选一开关。
10.根据权利要求8所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述时钟MUX选择单元II是时钟十六选一开关。
CN201710423226.6A 2017-06-07 2017-06-07 一种可由spi配置数字域时钟相位的dds系统 Active CN107222210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710423226.6A CN107222210B (zh) 2017-06-07 2017-06-07 一种可由spi配置数字域时钟相位的dds系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710423226.6A CN107222210B (zh) 2017-06-07 2017-06-07 一种可由spi配置数字域时钟相位的dds系统

Publications (2)

Publication Number Publication Date
CN107222210A true CN107222210A (zh) 2017-09-29
CN107222210B CN107222210B (zh) 2020-08-04

Family

ID=59947273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710423226.6A Active CN107222210B (zh) 2017-06-07 2017-06-07 一种可由spi配置数字域时钟相位的dds系统

Country Status (1)

Country Link
CN (1) CN107222210B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120811A (zh) * 2018-02-06 2019-08-13 长沙泰科阳微电子有限公司 一种分路实现高速数据累加电路
CN113076276A (zh) * 2021-03-18 2021-07-06 四川和芯微电子股份有限公司 Sdo数据相位可调节的spi从机接口
CN114136629A (zh) * 2021-10-20 2022-03-04 中国航发四川燃气涡轮研究院 一种数字油门装置及试车台油门信号模拟仿真系统
CN114239475A (zh) * 2021-12-17 2022-03-25 郑州信大华芯信息科技有限公司 低频数模混合模块时钟结构及扫描链设计方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020110211A1 (en) * 2001-02-09 2002-08-15 Bockelman David E. Direct digital synthesizer based on delay line with sorted taps
US20020145475A1 (en) * 2001-04-10 2002-10-10 Apa Wireless Technologies Dual conversion RF synthesizer utilizing improved push-push VCO design
US20110148531A1 (en) * 2009-12-23 2011-06-23 Sand9, Inc. Oscillators having arbitrary frequencies and related systems and methods
CN102231629A (zh) * 2011-03-14 2011-11-02 中国电子科技集团公司第二十四研究所 带相位偏移调制功能分时交替实现的dds系统
CN102523763A (zh) * 2010-09-08 2012-06-27 松下电器产业株式会社 Pll频率合成器
CN102571086A (zh) * 2011-11-25 2012-07-11 中国船舶重工集团公司第七二四研究所 细步进超宽带捷变频低杂散低相噪频率合成器
CN203117688U (zh) * 2012-11-12 2013-08-07 成都理工大学 一种基于arm和dds技术的多功能信号发生器
CN103281076A (zh) * 2013-05-28 2013-09-04 中国人民解放军63921部队 一种时钟源及其信号处理的方法
CN108401580B (zh) * 2010-03-10 2014-05-07 中国人民解放军军事科学院防化研究院 一种核爆电磁脉冲信号源模拟装置
CN104467820A (zh) * 2013-09-18 2015-03-25 上海联影医疗科技有限公司 多通道信号输出电路
WO2016071813A2 (en) * 2014-11-03 2016-05-12 Istituto Nazionale Di Fisica Nucleare Digitally controlled oscillator (dco) architecture
CN106575133A (zh) * 2014-07-18 2017-04-19 高通股份有限公司 用于管芯到管芯接口中的时钟分发的系统和方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020110211A1 (en) * 2001-02-09 2002-08-15 Bockelman David E. Direct digital synthesizer based on delay line with sorted taps
US20020145475A1 (en) * 2001-04-10 2002-10-10 Apa Wireless Technologies Dual conversion RF synthesizer utilizing improved push-push VCO design
US20110148531A1 (en) * 2009-12-23 2011-06-23 Sand9, Inc. Oscillators having arbitrary frequencies and related systems and methods
CN108401580B (zh) * 2010-03-10 2014-05-07 中国人民解放军军事科学院防化研究院 一种核爆电磁脉冲信号源模拟装置
CN102523763A (zh) * 2010-09-08 2012-06-27 松下电器产业株式会社 Pll频率合成器
CN102231629A (zh) * 2011-03-14 2011-11-02 中国电子科技集团公司第二十四研究所 带相位偏移调制功能分时交替实现的dds系统
CN102571086A (zh) * 2011-11-25 2012-07-11 中国船舶重工集团公司第七二四研究所 细步进超宽带捷变频低杂散低相噪频率合成器
CN203117688U (zh) * 2012-11-12 2013-08-07 成都理工大学 一种基于arm和dds技术的多功能信号发生器
CN103281076A (zh) * 2013-05-28 2013-09-04 中国人民解放军63921部队 一种时钟源及其信号处理的方法
CN104467820A (zh) * 2013-09-18 2015-03-25 上海联影医疗科技有限公司 多通道信号输出电路
CN106575133A (zh) * 2014-07-18 2017-04-19 高通股份有限公司 用于管芯到管芯接口中的时钟分发的系统和方法
WO2016071813A2 (en) * 2014-11-03 2016-05-12 Istituto Nazionale Di Fisica Nucleare Digitally controlled oscillator (dco) architecture

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MING LI: "Research on Frequency Resource of ICP-MS Based on DDS", 《2011 FIRST INTERNATIONAL CONFERENCE ON INSTRUMENTATION, MEASUREMENT, COMPUTER, COMMUNICATION AND CONTROL》 *
刘军等: "一种高速数据接收同步电路的设计", 《微电子学》 *
郭旭龙: "14位GHzDDS设计及ASIC实现", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120811A (zh) * 2018-02-06 2019-08-13 长沙泰科阳微电子有限公司 一种分路实现高速数据累加电路
CN113076276A (zh) * 2021-03-18 2021-07-06 四川和芯微电子股份有限公司 Sdo数据相位可调节的spi从机接口
CN113076276B (zh) * 2021-03-18 2023-03-14 四川和芯微电子股份有限公司 Sdo数据相位可调节的spi从机接口
CN114136629A (zh) * 2021-10-20 2022-03-04 中国航发四川燃气涡轮研究院 一种数字油门装置及试车台油门信号模拟仿真系统
CN114239475A (zh) * 2021-12-17 2022-03-25 郑州信大华芯信息科技有限公司 低频数模混合模块时钟结构及扫描链设计方法

Also Published As

Publication number Publication date
CN107222210B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN107222210A (zh) 一种可由spi配置数字域时钟相位的dds系统
US6127865A (en) Programmable logic device with logic signal delay compensated clock network
US7109754B1 (en) Synchronization of programmable multiplexers and demultiplexers
US7245240B1 (en) Integrated circuit serializers with two-phase global master clocks
US5786715A (en) Programmable digital frequency multiplier
US6150847A (en) Device and method for generating a variable duty cycle clock
CN103869124B (zh) 具有交织采样功能的数字示波器及其工作方法
US7346794B1 (en) Method and apparatus for providing clocking phase alignment in a transceiver system
CN103105889A (zh) 一种fpga原型验证板堆叠的时钟同步装置及系统
CN106209075B (zh) 数字延迟单元与信号延迟电路
US7821850B2 (en) Semiconductor digital circuit, FIFO buffer circuit, and data transferring method
JPH08116241A (ja) クロックスキュー低減回路
JP3487533B2 (ja) 逓倍回路及び半導体集積回路装置
EP1382118B1 (en) System and method for multiple-phase clock generation
CN105227257B (zh) 一种改进型时钟同步镜像延迟电路
CN101527564B (zh) 非整数分频器及其方法
CN104615192B (zh) 一种强化异步时钟管理的复杂可编程逻辑器件
US7046052B1 (en) Phase matched clock divider
Mesgarzadeh et al. A new mesochronous clocking scheme for synchronization in SoC
US5488646A (en) Clock divider
CN100445926C (zh) 时钟调节装置
US5844908A (en) Digital delay system and method for digital cross connect telecommunication systems
CN112636751A (zh) SerDes模块时钟网络架构
CN103677077A (zh) 强化时钟管理的复杂可编程逻辑器件
CN105007081B (zh) 一种四相位数模转换方法及数模转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant