CN103677077A - 强化时钟管理的复杂可编程逻辑器件 - Google Patents

强化时钟管理的复杂可编程逻辑器件 Download PDF

Info

Publication number
CN103677077A
CN103677077A CN201310700316.7A CN201310700316A CN103677077A CN 103677077 A CN103677077 A CN 103677077A CN 201310700316 A CN201310700316 A CN 201310700316A CN 103677077 A CN103677077 A CN 103677077A
Authority
CN
China
Prior art keywords
cpld
clock
phaselocked loop
output terminal
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310700316.7A
Other languages
English (en)
Inventor
程显志
贾红
陈维新
韦嵚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Original Assignee
XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc filed Critical XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority to CN201310700316.7A priority Critical patent/CN103677077A/zh
Publication of CN103677077A publication Critical patent/CN103677077A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种强化时钟管理的复杂可编程逻辑器件，涉及可编辑逻辑器件技术领域，所述复杂可编程逻辑器件内部集成有锁相环，所述锁相环产生n路时钟信号，并通过所述锁相环的n个输出端将所述n路时钟信号传输至所述复杂可编程逻辑器件中的各个逻辑单元，所述n为不小于2的整数，所述n路时钟信号的时间同步、且锁定在不同的频率或相位。本发明通过将锁相环集成于CPLD中，可为CPLD中的逻辑单元提供不同的时钟信号，提高了CPLD的利用率，降低了使用成本，还使得CPLD具有了倍频、分频、相向调整等功能，扩大了CPLD的应用领域。

Description

强化时钟管理的复杂可编程逻辑器件
技术领域
本发明涉及可编辑逻辑器件技术领域，特别涉及一种强化时钟管理的复杂可编程逻辑器件。
背景技术
可编程逻辑器件是指一切可通过软件手段配置、更改器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电路。常用的可编程逻辑器件主要有简单的逻辑阵列（PAL/GAL）、复杂可编程逻辑器件（CPLD）和现场可编程逻辑阵列（FPGA）等3大类。
参照图1，CPLD的结构主要是由可编程的逻辑单元围绕中心的可编程互连矩阵单元（即图中的“布线池、布线矩阵”）组成。其中，所述逻辑单元具有多个逻辑宏单元（Macro Cell），逻辑宏单元结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑单元的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。
由于CPLD提供的时钟管理过于简单，若想实现其他功能，则必须搭配一个锁相环（PLL）才可实现时钟偏移、调整时间延迟、进行频率综合等功能，但由于CPLD只有一个时钟输入端，其内部各个逻辑单元的时钟信号的时钟频率及相位与从时钟输入端输入的时钟信号的时钟频率及相位一致，而若想通过CPLD实现多个不同时钟频率及相位的电路，则需要使用与电路数量相同的CPLD，每个CPLD中只能使用了一个逻辑单元，CPLD利用率过低，导致使用成本大幅增加。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：如何提高CPLD的利用率，降低使用成本。
（二）技术方案
为解决上述技术问题，本发明提供了一种强化时钟管理的复杂可编程逻辑器件，所述复杂可编程逻辑器件内部集成有锁相环，所述锁相环产生n路时钟信号，并通过所述锁相环的n个输出端将所述n路时钟信号传输至所述复杂可编程逻辑器件中的各个逻辑单元，所述n为不小于2的整数，所述n路时钟信号的时间同步、且锁定在不同的频率或相位。
其中，所述复杂可编程逻辑器件设有n个外部时钟输出端，所述n个外部时钟输出端与所述锁相环的n个输出端一一对应连接。
其中，所述锁相环的1个输出端与所述锁相环的时钟返回端连接。
其中，所述复杂可编程逻辑器件还包括：第一数据选择器，所述第一数据选择器的输出端与所述锁相环的时钟返回端连接，所述锁相环的n个输出端与所述第一数据选择器的n个输入端一一对应连接。
其中，所述复杂可编程逻辑器件还包括：m个外部时钟输入端和第二数据选择器，所述外部时钟输入端与所述第二数据选择器的m个输入端一一对应连接，所述第二数据选择器的输出端与所述锁相环的时钟输入端连接，所述m为不小于1的整数。
其中，所述复杂可编程逻辑器件设有外部时钟返回端，所述外部时钟返回端与所述第一数据选择器剩余输入端中的1个输入端连接。
其中，所述复杂可编程逻辑器件还包括：n条相位选择支路，每个外部时钟输出端和所述锁相环的每个输出端之间均通过1条相位选择支路连接。
其中，每个外部时钟输入端与所述n条相位选择支路分别连接。
其中，每条相位选择支路均包括：第三数据选择器和缓冲器。
其中，每条相位选择支路还包括：二选一相位选择器。
（三）有益效果
本发明通过将锁相环集成于CPLD中，可为CPLD中的逻辑单元提供不同的时钟信号，提高了CPLD的利用率，降低了使用成本，还使得CPLD具有了倍频、分频、相向调整等功能，扩大了CPLD的应用领域。
附图说明
图1是现有技术中复杂可编程逻辑器件的内部逻辑框图；
图2是本发明一种实施方式的复杂可编程逻辑器件的电路原理图；
图3是本发明另一种实施方式的复杂可编程逻辑器件的电路原理图
图4是图2所示的复杂可编程逻辑器件中锁相环的电路原理图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
下面以所述锁相环产生4路时钟信号为例来说明本发明，但不限定本发明的保护范围。图2是本发明一种实施方式的复杂可编程逻辑器件的电路原理图；图4是图2所示的复杂可编程逻辑器件中锁相环的电路原理图；参照图2和4，所述复杂可编程逻辑器件内部集成有锁相环，所述锁相环将接收到的时钟信号进行倍频、分频和相移处理，产生4路时钟信号（即图中的“T1”、“T2”、“T3”和“T4”），并通过所述锁相环的4个输出端（即图中的“C0”、“C1”、“C2”和“C3”）将所述4路时钟信号传输至所述复杂可编程逻辑器件中的各个逻辑单元（即为每个逻辑单元均接收4路时钟信号），所述4路时钟信号的时间同步、且锁定在不同的频率或相位。
所述复杂可编程逻辑器件的时钟来源由外部时钟输入端提供。为便于对外部电路提供同步的，高质量的时钟信号，优选地，所述复杂可编程逻辑器件设有4个外部时钟输出端（本实施方式中，该时钟输出端采用复杂可编程逻辑器件上的I/O单元实现），所述4个外部时钟输出端与所述锁相环的4个输出端一一对应连接。
由于通过外部的返回端会产生一定的干扰信号，为了尽可能防止外部的干扰信号，优选地，所述锁相环的1个输出端与所述锁相环的时钟返回端连接，从4路时钟信号中选择任1路传输至所述锁相环的时钟返回端，并通过所述锁相环的时钟返回端所接收到的信号对时钟信号进行防调控延迟、抖动和倾斜处理，可达到近乎无干扰的状态；为了便于将4路时钟信号选择性的传输至所述锁相环的时钟返回端，优选地，所述复杂可编程逻辑器件还包括：第一数据选择器，所述第一数据选择器的输出端与所述锁相环的时钟返回端连接，所述锁相环的4个输出端与所述第一数据选择器的4个输入端一一对应连接。
为便于实现多个外部时钟输入，优选地，所述复杂可编程逻辑器件还包括：m个外部时钟输入端和第二数据选择器，所述外部时钟输入端与所述第二数据选择器的m个输入端一一对应连接，所述第二数据选择器的输出端与所述锁相环的时钟输入端连接，所述m为不小于1的整数。
为便于将锁相环与外部时钟源连接，并保证提供给外部电路的时钟信号的性能，尽可能防止调控延迟、抖动和倾斜，优选地，所述复杂可编程逻辑器件设有外部时钟返回端，所述外部时钟返回端与所述第一数据选择器剩余输入端中的1个输入端连接。
为便于对锁相环所生成的时钟信号进行0度或180度的相位选择，优选地，所述复杂可编程逻辑器件还包括：4条相位选择支路，每个外部时钟输出端和所述锁相环的每个输出端之间均通过1条相位选择支路连接。
为增加时钟源的选择可能，优选地，每个外部时钟输入端与所述n条相位选择支路分别连接。
为便于实现相位选择，优选地，参照图2，以图中的相位选择支路1为例，每条相位选择支路包括：第三数据选择器（即图中的“V1”）、二选一相位选择器（即图中的“X1”，进行0度或180度的二选一）和缓冲器（即图中的“H1”、“H2”、“H3”、“H4”和“H5”）组成，参照图3，以图中的相位选择支路1为例，每条相位选择支路可由第三数据选择器（即图中的“V1”）和二选一相位选择器（即图中的“X1”）结合，再与缓冲器（即图中的“H1”、“H2”、“H3”、“H4”和“H5”）连接组成。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种强化时钟管理的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件内部集成有锁相环，所述锁相环产生n路时钟信号，并通过所述锁相环的n个输出端将所述n路时钟信号传输至所述复杂可编程逻辑器件中的各个逻辑单元，所述n为不小于2的整数，所述n路时钟信号的时间同步、且锁定在不同的频率或相位。
2.如权利要求1所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件设有n个外部时钟输出端，所述n个外部时钟输出端与所述锁相环的n个输出端一一对应连接。
3.如权利要求2所述的复杂可编程逻辑器件，其特征在于，所述锁相环的1个输出端与所述锁相环的时钟返回端连接。
4.如权利要求2所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件还包括：第一数据选择器，所述第一数据选择器的输出端与所述锁相环的时钟返回端连接，所述锁相环的n个输出端与所述第一数据选择器的n个输入端一一对应连接。
5.如权利要求4所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件还包括：m个外部时钟输入端和第二数据选择器，所述外部时钟输入端与所述第二数据选择器的m个输入端一一对应连接，所述第二数据选择器的输出端与所述锁相环的时钟输入端连接，所述m为不小于1的整数。
6.如权利要求5所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件设有外部时钟返回端，所述外部时钟返回端与所述第一数据选择器剩余输入端中的1个输入端连接。
7.如权利要求2所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件还包括：n条相位选择支路，每个外部时钟输出端和所述锁相环的每个输出端之间均通过1条相位选择支路连接。
8.如权利要求7所述的复杂可编程逻辑器件，其特征在于，每个外部时钟输入端与所述n条相位选择支路分别连接。
9.如权利要求7所述的复杂可编程逻辑器件，其特征在于，每条相位选择支路均包括：第三数据选择器和缓冲器。
10.如权利要求9所述的复杂可编程逻辑器件，其特征在于，每条相位选择支路还包括：二选一相位选择器。
CN201310700316.7A 2013-12-18 2013-12-18 强化时钟管理的复杂可编程逻辑器件 Pending CN103677077A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310700316.7A CN103677077A (zh) 2013-12-18 2013-12-18 强化时钟管理的复杂可编程逻辑器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310700316.7A CN103677077A (zh) 2013-12-18 2013-12-18 强化时钟管理的复杂可编程逻辑器件

Publications (1)

Publication Number Publication Date
CN103677077A true CN103677077A (zh) 2014-03-26

Family

ID=50314939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310700316.7A Pending CN103677077A (zh) 2013-12-18 2013-12-18 强化时钟管理的复杂可编程逻辑器件

Country Status (1)

Country Link
CN (1) CN103677077A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104615192A (zh) * 2015-01-23 2015-05-13 西安智多晶微电子有限公司 一种强化异步时钟管理的复杂可编程逻辑器件
CN105373493A (zh) * 2014-08-15 2016-03-02 阿尔特拉公司 具有多个扇区的可编程电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977837A (en) * 1998-05-01 1999-11-02 International Business Machines Corporation Phase selector for external frequency divider and phase locked loop
CN1402907A (zh) * 1999-09-22 2003-03-12 西门子公司 具有至少两个时钟系统的集成电路
US6651181B1 (en) * 2000-03-29 2003-11-18 Cypress Semiconductor Corp. Clocking scheme for programmable logic device
CN1684019A (zh) * 2004-04-16 2005-10-19 瑞昱半导体股份有限公司 具有可调整操作频率的处理单元及相关方法
CN1885721A (zh) * 2005-06-21 2006-12-27 三星电子株式会社 锁相环电路及锁相方法
CN102035506A (zh) * 2009-09-25 2011-04-27 慧荣科技股份有限公司 时钟产生电路、收发器以及时钟产生方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977837A (en) * 1998-05-01 1999-11-02 International Business Machines Corporation Phase selector for external frequency divider and phase locked loop
CN1402907A (zh) * 1999-09-22 2003-03-12 西门子公司 具有至少两个时钟系统的集成电路
US6651181B1 (en) * 2000-03-29 2003-11-18 Cypress Semiconductor Corp. Clocking scheme for programmable logic device
CN1684019A (zh) * 2004-04-16 2005-10-19 瑞昱半导体股份有限公司 具有可调整操作频率的处理单元及相关方法
CN1885721A (zh) * 2005-06-21 2006-12-27 三星电子株式会社 锁相环电路及锁相方法
CN102035506A (zh) * 2009-09-25 2011-04-27 慧荣科技股份有限公司 时钟产生电路、收发器以及时钟产生方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373493A (zh) * 2014-08-15 2016-03-02 阿尔特拉公司 具有多个扇区的可编程电路
CN105373493B (zh) * 2014-08-15 2019-03-12 阿尔特拉公司 具有多个扇区的可编程电路
US10523207B2 (en) 2014-08-15 2019-12-31 Altera Corporation Programmable circuit having multiple sectors
CN104615192A (zh) * 2015-01-23 2015-05-13 西安智多晶微电子有限公司 一种强化异步时钟管理的复杂可编程逻辑器件
CN104615192B (zh) * 2015-01-23 2017-08-11 西安智多晶微电子有限公司 一种强化异步时钟管理的复杂可编程逻辑器件
CN107340800A (zh) * 2015-01-23 2017-11-10 西安智多晶微电子有限公司 带有延迟反馈回路的cpld
CN107342764A (zh) * 2015-01-23 2017-11-10 西安智多晶微电子有限公司 复杂可编程逻辑器件
CN107340800B (zh) * 2015-01-23 2019-06-14 西安智多晶微电子有限公司 带有延迟反馈回路的cpld
CN107342764B (zh) * 2015-01-23 2020-06-12 西安智多晶微电子有限公司 复杂可编程逻辑器件

Similar Documents

Publication Publication Date Title
CN103105889B (zh) 一种fpga原型验证板堆叠的时钟同步装置及系统
US7098707B2 (en) Highly configurable PLL architecture for programmable logic
US8350590B1 (en) Method and apparatus for distributing clock signals
US7791370B1 (en) Clock distribution techniques for channels
US7532032B2 (en) Configurable circuits, IC's, and systems
US8305110B2 (en) Non-sequentially configurable IC
US6617877B1 (en) Variable data width operation in multi-gigabit transceivers on a programmable logic device
US7505548B2 (en) Circuits and methods for programmable integer clock division with 50% duty cycle
US7245240B1 (en) Integrated circuit serializers with two-phase global master clocks
US9654123B1 (en) Phase-locked loop architecture and clock distribution system
US20110133777A1 (en) Configurable Circuits, IC's, and Systems
US7715467B1 (en) Programmable logic device integrated circuit with dynamic phase alignment capabilities
CN106209075B (zh) 数字延迟单元与信号延迟电路
US9385724B1 (en) Methods for operating configurable storage and processing blocks at double and single data rates
US8812755B2 (en) Heterogeneous high-speed serial interface system with phase-locked loop architecture and clock distribution system
US7911240B1 (en) Clock switch-over circuits and methods
US20070241788A1 (en) VPA Logic Circuits
US7439766B2 (en) Configurable logic circuits with commutative properties
US6084447A (en) Pulse discriminating clock synchronizer for logic derived clock signals with synchronous clock suspension capability for a programmable device
CN101841332B (zh) 一种数字锁相环
CN103677077A (zh) 强化时钟管理的复杂可编程逻辑器件
CN104615192B (zh) 一种强化异步时钟管理的复杂可编程逻辑器件
US5917350A (en) Asynchronous pulse discriminating synchronizing clock pulse generator with synchronous clock suspension capability for logic derived clock signals for a programmable device
US7782990B1 (en) Method of and circuit for oversampling a signal in an integrated circuit
US20150200671A1 (en) Implementation of related clocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326