CN101657968A - 成本有效的低噪声单环路合成器 - Google Patents

成本有效的低噪声单环路合成器 Download PDF

Info

Publication number
CN101657968A
CN101657968A CN200880011709A CN200880011709A CN101657968A CN 101657968 A CN101657968 A CN 101657968A CN 200880011709 A CN200880011709 A CN 200880011709A CN 200880011709 A CN200880011709 A CN 200880011709A CN 101657968 A CN101657968 A CN 101657968A
Authority
CN
China
Prior art keywords
output
frequency
circuit
coupled
dds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880011709A
Other languages
English (en)
Other versions
CN101657968B (zh
Inventor
科林·卡·浩·周
大卫·E·奥'布赖恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN101657968A publication Critical patent/CN101657968A/zh
Application granted granted Critical
Publication of CN101657968B publication Critical patent/CN101657968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种低成本低相位噪声的微波合成器包括DDS调制电路和锁相环。该DDS调制电路将DDS的输出调制到高频。该锁相环对DDS输出进行下变频并且将已下变频的信号锁定到相对低的频率，即固定的参考。

Description

成本有效的低噪声单环路合成器
发明人：
马萨诸塞州，布莱顿的科林·卡·浩·周和马萨诸塞州，波士顿的大卫·E·奥’布赖恩
(Colin Ka Ho CHOW，of Brighton，MA andDavid E O’BRIEN，of Boston，MA)
相关申请的交叉引用：没有可应用的。
关于联邦资助的研究或开发的声明：没有可应用的。
联合研究协议的各方名称：没有可应用的。
对“序列表”、表格或计算机程序列表附录的引用：没有可应用的。
技术领域
本发明总体上涉及用于电子装置的自动测试设备(ATE)，并且更具体地，涉及用于测试微波和RF电路的低噪声、高频率周期信号的合成。
背景技术
对用于诸如蜂窝电话、寻呼机和无线个人数字助理(PDA)的消费类产品的高频电子设备的改进使得需要改进电子测试。同时，向产品制造商施加了降低测试成本的压力。
高频电子设备测试中的一个重要组件是微波合成器。如所公知的，“合成器”是生成具有可变频率的测试信号的电子仪器。测试信号通常是具有低噪声的单频“音调”。现代的合成器包括可编程电子装置，所述可编程电子装置在宽的频率范围上向合成器提供高的频率分辨率。“微波合成器”是在微波频带，即1吉赫兹(109)或更高的邻近范围中产生输出信号的合成器。
用于高频设备的常见类型的测试包括测量该设备产生的电子噪声。为了执行该类型的测试，将被测试的设备，或者“DUT”连接到测试系统，或者“测试仪”。该测试仪通常包括电源、微波合成器和采样仪器。在测试程序的控制下，测试仪激活电源以向DUT供电，使合成器能够将输入信号施加到DUT，并且使采样仪器能够测量来自DUT的输出信号。然后测量输出信号上的噪声，并且将测量的噪声与测试限度相比较以确定DUT的噪声性能是否在测试限度内。
对于许多高频设备，来自DUT的输出信号通常是施加到DUT的输入信号的函数。例如，如果输入信号具有频率FIN，则输出通常也具有频率FIN，或者具有频率FIN的倍数。准确的输入-输出关系取决于正在测试的设备的类型，但是输入和输出之间的某种数值关系几乎总是存在。事实上，由合成器产生的任何噪声可以出现在输出信号中。由于不清楚正在测量的噪声是由DUT产生的还是由合成器注入的，因此该噪声引起了DUT的任何噪声测量中的不确定性。
因此，合成器的噪声是最重要的指标。通过减少该噪声，相应地减少测量的不确定性，并且提高测试质量。
由于许多电子设备采用某种相位调制方案，因此特别关键的是，合成器产生低相位噪声。如所公知的，“相位噪声”指的是由设备产生的信号相位的变化。相位噪声可以替代地被视为定时抖动。
测试系统开发人员已寻求开发具有低相位噪声的微波合成器。他们常常致力于开发由协调操作的多个可调节的锁相环电路组成的合成器。
图1示出了常规多环路合成器100的示例。合成器100示出了具有三个环路的合成器；然而，应当理解，按照目标应用的需要，多环路设计可以包括更多或更少数目的环路。
在图1的多环路合成器100中，主锁相环102接收基带输入信号(Baseband In)并且产生微波输出信号(RFOUT)。主锁相环102在它的前向路径中包括相位比较器110、环路滤波器/放大器112和VCO(压控振荡器)114，并且在它的反馈路径中包括一连串混频器116/120和滤波器/放大器118/122。
提供附加的锁相环104和106以生成附加的高频信号。锁相环104和106均包括相位比较器134/154、环路滤波器/放大器136/156、VCO138/158和反馈分频器140/160。提供输入分频器132/152以分别对来自时钟源130的输入信号进行分频。
锁相环104和106的输出耦合到主环路102中的混频器116和120。混频器116和120连续地对RFOUT进行下变频，以产生更低频率的反馈信号。相位检测器110将相对低频率的反馈信号与Baseband In相比较，并且环路102的操作往往迫使反馈信号达到等于Baseband In的频率。
为了对需要的输出频率RFOUT编程，进行粗调和细调。调节环路104和106的分频器132、152、140和160以建立粗略输出频率。例如，通过对直接数字合成设备(DDS)编程来调节Baseband In以在分频器进行的粗频率设定之间调谐。
多环路合成器100的许多设计特征促成了低相位噪声。例如，时钟源130通常是低噪声的固定频率参考，诸如晶体振荡器。滤波器/放大器136和156通常具有长的时间常数，用于减少注入到主环路102的混频器116和120中的噪声。主环路102通常不进行分频，这往往减少了噪声放大。
然而，多环路设计100的明显的益处是以成本为代价的。电路的元件计数是高的，并且需要许多滤波器。这些滤波器是昂贵的并且占用大量的空间。另外，由于多环路合成器100包括交互的多个反馈电路，因此有时难于预测合成器100的建立时间。
所需要的是一种具有低相位噪声，具有可预测的建立特性，并且构建成本可以低于多环路设计的微波合成器。
发明内容
根据本发明的一个实施例，一种微波合成器，包括：参考振荡器，用于生成参考频率；DDS调制电路，用于生成调制的DDS信号；以及耦合到参考振荡器和DDS调制电路的锁相环电路，用于生成可变频率输出信号。该锁相环电路包括相位比较电路，该相位比较电路具有耦合到参考振荡器的第一输入、用于接收反馈信号的第二输入、和输出。该锁相环电路进一步包括可控振荡器，该可控振荡器具有耦合到相位比较电路的输出的控制输入和用于生成可变频率输出信号的输出。另外，该锁相环电路包括混频器电路，该混频器电路具有耦合到DDS调制电路的第一输入、耦合到可控振荡器的输出的第二输入和耦合到相位比较电路的第二输入的输出。
根据本发明的另一实施例，一种微波合成器包括相位比较电路，该相位比较电路具有用于接收参考频率的第一输入、用于接收反馈信号的第二输入、和输出。而且该微波合成器包括可控振荡器，该可控振荡器具有耦合到相位比较电路的输出的控制输入和用于生成可变频率输出信号的输出。该微波合成器进一步包括可编程分频器，该可编程分频器具有耦合到可控振荡器的输出的输入和用于提供分频信号的输出。该微波合成器又包括混频器电路，该混频器电路具有适于接收调制信号的第一输入、耦合到可编程分频器的输出的第二输入和耦合到相位比较电路的第二输入用于提供反馈信号的输出。
根据本发明的进一步的一实施例，一种微波合成器包括用于生成参考频率的参考振荡器。该微波合成器包括多个倍频单元，该倍频单元耦合到参考振荡器用于生成分别具有参考频率的不同倍数的各自的输出信号。该微波合成器进一步包括第一DDS单元，该第一DDS单元具有耦合到多个倍频单元的时钟输入和用于生成具有可编程频率和第一相位的第一DDS信号的输出。另外，该微波合成器包括第二DDS单元，该第二DDS单元具有耦合到多个倍频单元的时钟输入和用于生成具有可编程频率和与第一相位不同的第二相位的第二DDS信号的输出。正交混频器电路具有分别耦合到第一和第二DDS电路的输出的第一和第二输入、耦合到多个倍频单元的第三输入、和输出。该微波合成器进一步包括锁相环电路，该锁相环电路具有耦合到参考振荡器的第一输入、耦合到正交混频器电路的输出的第二输入和用于提供可变频率输出信号的输出。
附图说明
通过考虑随后的描述和附图，本发明的新颖特征将变得显而易见，在附图中：
图1是根据现有技术的多环路微波合成器的简化的示意图；
图2是根据本发明的实施例的微波合成器的简化的示意图；
图3是可以在图2的合成器中使用的频率参考源的实施例的示意图；
图4是可以在图2的合成器中使用的用于生成高频本地振荡器(LO)的电路的实施例的示意图；
图5是可以在图2的合成器中使用的用于生成正交DDS信号的DDS电路的实施例的示意图；
图6是用于接收图5所示的正交DDS信号的单边带上变频器的实施例的示意图；
图7是图2所示的主PLL电路的实施例的示意图；
图8是示出用于对图2的合成器编程的过程的流程图；
图9是示出用于使两个DDS值抖动以输出与图2电路中的两个DDS值之间的值相对应的频率的过程的流程图；以及
图10是示出用于在图2的合成器配置有图5所示的正交DDS时校准该合成器的过程的流程图。
具体实施方式
如本文通篇使用的，诸如“包括”“含有”和“具有”的词意在以开放的方式阐述事物的特定事项、元素或方面。除非进行相反的特定说明，否则这些词并不指示不能添加附加事项的封闭列表。
图2示出了根据本发明的说明性实施例的微波合成器200。微波合成器200包括参考振荡器210、DDS调制电路212、锁相环电路214、输出调理电路216和控制器260。控制器260向DDS调制电路212、锁相环电路214和输出调理电路216提供输入并且自其接收输出，用于控制这些电路并且可选地自这些电路读取信息。
DDS调制电路212优选地包括多个本地振荡器220a-220n。每个本地振荡器优选地具有耦合到参考振荡器210的输入和用于提供信号的输出，该信号的频率是参考频率的倍数。不同的本地振荡器220a-220n的输出频率优选地互不相同。本地振荡器220a-220n耦合到一对选择器222和224的输入。每个选择器222/224优选地具有“n”个输入，每个输入用于n本地振荡器中的一个。每个选择器被配置成在控制器260的控制下将它的“n”个输入处的信号中的一个信号传送到它的输出。选择器222具有耦合到分频器226的输出，该分频器226进而具有连接到DDS电路228的时钟输入的输出DDS CLK。DDS电路228具有耦合到混频器230的第一输入的输出DDS OUT。选择器224具有耦合到混频器230的第二输入的输出(LO)。选择器222和224优选地用RF开关来实现。可选择的滤波器232可选地耦合到混频器230的输出。滤波器232优选地可配置为低通滤波器或高通滤波器。滤波器232的输出向锁相环电路214传送调制的DDS信号DDS MOD。
锁相环电路214包括相位比较器240、环路滤波器242和可控振荡器244。优选地在相位比较器240的输入处提供交叉开关238。该交叉开关具有耦合到参考振荡器的第一输入和用于接收反馈信号的第二输入。它还具有耦合到相位比较器240的第一和第二输入的两个输出。交叉开关238具有两个模式：通过模式，其中输入被直接传递到输出(输入1至输出1并且输入2至输出2)；以及交叉模式，其中输入被交叉(输入1至输出2并且输入2至输出1)。交叉开关238可被提供为分立元件，或者它可以与相位比较器240集成。
交叉开关238允许相位比较器240的极性反转。该能力为合成器200提供了用于锁定的较大的灵活性。
锁相环电路214还包括可编程分频器246、混频器248和低通滤波器250。可编程分频器246具有耦合到可控振荡器244的输出的输入和耦合到混频器248的第一输入的输出。混频器248具有耦合到DDS调制电路的第二输入，用于接收DDS MOD。混频器248具有耦合到低通滤波器250的输出，低通滤波器250进而具有耦合到交叉开关238的第二输入的输出。
锁相环电路214的输出PLL OUT耦合到输出调理电路216。该输出调理电路包括一个或多个可编程分频器252和滤波器组254。
微波合成器200优选地与参考振荡器210同步操作。在DDS调制电路212中，本地振荡器220a-220n均从参考振荡器210接收参考频率FREF并且产生输出信号，该输出信号的频率是参考频率的倍数。操作选择器222以从本地振荡器220a-220n中的一个选择输出信号用于输入到分频器226。相似地，操作选择器224以选择本地振荡器中的一个的输出作为输出信号，用于输入到混频器230。
通过将选择器222/224和分频器226设置成需要的值，对DDS电路228进行编程以产生具有需要频率的DDS OUT。混频器230将DDSOUT与来自选择器224的LO混频。因此混频器的输出的频率内容通常包括载波分量LO以及相对于载波偏移DDS OUT的频率的上和下边带。可选择的滤波器232优选地对混频器230的输出滤波以选择下边带或上边带来得到DDS MOD，然后将该DDS MOD传递到锁相环电路214。
在锁相环电路214内部，可控振荡器244的输出PLL OUT提供微波范围内的频率。可编程分频器246降低这些频率，并且混频器248对分频器246的输出进行下变频。因此混频器248的输出通常包括已分频的PLL OUT频率以及偏移DDS MOD的频率的边带。低通滤波器250对由混频器230和248产生的较高混频产物进行滤波。由于低通滤波器250提供反馈信号，因此环路的负反馈往往将混频器248的下边带驱动到参考频率FREF，并且因此往往将PLL OUT驱动到预定的微波频率。然后PLL OUT的频率可以按照需要分频和滤波以产生任意低频率。
代数上，依赖于滤波器232的设置，DDS MOD可以表示为(LO+DDS OUT)或者(LO-DDS OUT)。如果可编程分频器246具有分频因子D并且交叉开关238被配置成它的通过模式，则相位比较器240所锁定的边带具有频率
(PLL OUT)/D-(LO+DDS OUT)或者
(PLL OUT)/D-(LO-DDS OUT)
在合成器预先调谐并且配置成在低于DDS MOD的频率下产生(PLL OUT)/D时，交叉开关238允许环路保持负反馈并且锁定。通过将交叉开关238配置成它的交叉模式，相位比较器240所锁定的边带具有如下附加频率：
(LO+DDS OUT)-(PLL OUT)/D和
(LO-DDS OUT)-(PLL OUT)/D
由于反馈迫使每个上述表达式等于参考频率，因此我们可以解出PLL OUT以得到如下四种可能：
PLL OUT＝D＊(LO+DDS OUT+FREF)
PLL OUT＝D＊(LO-DDS OUT+FREF)
PLL OUT＝D＊(LO+DDS OUT-FREF)或者
PLL OUT＝D＊(LO-DDS OUT-FREF)
显而易见，适当选择D、FREF、LO和DDS OUT的值可以得到关于PLL OUT的宽的频率范围，该频率范围转变为关于微波合成器200的宽的频率范围。
图3示出了参考振荡器210的说明性实施例。该振荡器包括由系统时钟驱动的锁相环。该锁相环包括相位-频率检测器310、环路滤波器312和可控振荡器314。如所公知的，相位-频率检测器是可以检测它的输入信号之间的频率以及相位的失配的一种类型的相位检测器。相位-频率检测器310具有接收系统时钟的第一输入和提供来自可控振荡器314的反馈信号的第二输入。因此锁相环提供系统时钟的滤波的和净化的版本。
系统时钟优选地是分发到ATE系统中的不同设备的用于同步操作的信号。系统时钟可以是数字时钟或模拟时钟。准确的频率不是关键的。环路滤波器312优选地具有非常低的带宽，用于对环路中的相位噪声进行强滤波。可控振荡器314优选地是压控晶体振荡器，诸如低成本的陶瓷谐振器。
图4示出了本地振荡器(220a-220n中的任何本地振荡器)的说明性实施例。仅示出了单个振荡器，但是电路拓扑代表每个振荡器220a-220n。该本地振荡器接收已滤波的时钟信号FREF并且产生输出信号，该输出信号的频率是FREF的倍数。该本地振荡器被构造为锁相环；然而，使用采样相位检测器410取代常规相位检测器或相位-频率检测器。如所公知的，采样相位检测器采用电容耦合到肖特基二极管对混频器的阶跃恢复二极管。该阶跃恢复二极管生成输入参考信号(这里是FREF)的谐波，并且肖特基二极管对用作相位检测器。采样相位检测器可以选择性地锁定在谐波上并且使锁相环能够在不需要反馈分频器的情况下实现输入参考的频率倍增。如所公知的，在基于采样相位检测器的锁相环中除去反馈分频器不仅避免了分频器的噪声贡献，而且还避免了相位检测器噪声的倍增。因此在本地振荡器220a-220n中避免分频器提高了性能。可以使用梳状波生成器环路取代采样相位检测器410。
图5和6示出了DDS电路228和混频器230的实施例。该实施例是特别优选的，原因在于它的低成本、灵活性、并且易于集成在合成器200中。该实施例利用通讯工业中对于解析处理信号，即正交处理信号的趋势。如所公知的，“正交”信号将任何频率表示为一对九十度相移的正弦曲线。一个正弦曲线是同相的或者“I”，而另一个是正交的或者“Q”。
图5示出了正交DDS电路。正交DDS电路包括一对DDS单元，一个用于提供I信号并且一个用于提供Q信号。每个DDS单元优选地包括相位-幅度转换器514/544、DAC(数字-模拟转换器)516/546、低通滤波器518/548和输出缓冲器520/550。出于经济考虑，可以在DDS单元之间共享特定元件并且不需要复制。例如，仅需要提供单个相位寄存器510、求和器512、频率寄存器540和累加器542。
为了操作正交DDS电路，控制器260对相位寄存器510和频率寄存器540的值编程。在DDS CLK的每个周期中，累加器542将频率寄存器540的内容与它已存储的值相加，以产生与相位相对应的增加的数字输出值。该输出被提供给相位-幅度转换器514/544，相位-幅度转换器514/544将该增加的相位值转换成数字幅度值。然后，DAC 516/546将该数字幅度值转换为模拟电平。滤波器518/548使该电平平滑，并且缓冲器520/550输出I和Q信号。通过使存储在频率寄存器540中的值变化来使I和Q的输出频率变化。
相位寄存器510和求和器512允许使I输出的相位相对于Q输出的相位偏移。通过将相位寄存器510编程到与90度相对应的数字值，在I和Q之间建立90度的相位差。相似地，通过对相位寄存器编程以减去90度，在I和Q之间建立负90度相位差。
正交DDS电路还提供用于移除I和Q中的以及I和Q之间的误差的机制。通过调节存储在相位寄存器510中的值可以校正相位误差。使用由控制器260提供的模拟调节可以校正DAC中的增益和偏移误差。正交DDS电路优选地用一对单片DDS芯片来实现，或者用双核的单片DDS来实现。
图6示出了具有正交混频器形式的混频器230的优选实现。正交混频器优选地包括分相器610、第一和第二混频器612和614、求和器616和输出缓冲器618。分相器610从选择器224接收LO信号并且输出LO信号的两个版本。每个版本具有与LO信号相同的频率，但是其中一个版本相对于另一版本延迟90度。第一混频器612使LO的非移相版本与I信号混频，并且第二混频器614使LO的移相版本与Q信号混频。求和器616使混频器612和614的输出组合以得到输出信号，其中对同相(I)分量求和并且拒绝正交分量(Q)。因此求和器616的输出具有是LO和DDS输出频率DDS OUT的和或差的频率。在不需要滤波的情况下抑制其他混频产物。通过使I和Q的相位反转，可以改变需要的和或差信号。因此，仅通过将相位寄存器510编程为加上90度或者减去90度，就可以使正交混频器输出LO+DDS OUT或者LO-DDS OUT。
图6所示正交混频器还被称为单边带上变频器。单边带上变频器在微波和通讯领域中是公知的。在本申请中使用单边带上变频器的优点在于，它提供了选择用于传递到锁相环电路214的需要边带(并且因此选择需要的频率范围)的简单方式。而且它极大地减少了对滤波的需要。在使用单边带上变频器时，通常可以除去来自图2的可选择的滤波器232。
图7示出了锁相环电路214的实施例。可以看到，相位比较器240已用相位-频率检测器740实现。可控振荡器244用YIG振荡器实现。分频器246用可编程RF预分频器746实现。混频器748和低通滤波器750与图2的混频器248和滤波器250相似。
相位-频率检测器(PFD)740允许图7的锁相环在相对宽的频率范围上获取和锁定，并且放松对YIG振荡器预先调谐的需要。PFD在相对低的频率(额定100MHz)下操作。市售的廉价低噪声单片PFD在该频率下使用。
YIG振荡器744优选地具有粗调谐和细调谐(FM)输入。粗调谐输入优选地由控制器260中的模拟电路控制，而细调谐输入优选地耦合到环路滤波器/放大器742用于锁定。
图7的锁相环电路优选地包括用于对提供给PFD 740的反馈信号采样的采样电路。该采样电路包括开关736、ADC(模拟-数字转换器)752、捕获存储器754和DFT(数字傅立叶变换)单元756。在校准操作期间，开关736闭合并且使ADC 752获取反馈信号的样本。这些样本保存在捕获存储器754中，并且对存储的样本执行离散傅立叶变换。结果可被发送到控制器260用于分析。该能力允许直接测量并且可能调节锁相环电路的噪声。
此处描述的微波合成器200的实现细节基本上可以在本发明的范围内变化。然而，在特定优选的实施例中，FREF的值额定是100MHz。本地振荡器220a-220n的数目“n”是2。第一本地振荡器生成1.8GHz并且第二本地振荡器生成2.0GHz。为了与优选的和可用的DDS单元兼容，分频器226的分频器值M优选地是2。因此，DDS CLK的值可以被配置成900MHz或1.0GHz。DDS单元优选地在100MHz和300MHz之间的范围中可调谐，使DDS MOD可以在1.5GHz和2.3GHz之间变化，不存在间隙。YIG振荡器744优选地在6.4和12.8GHz之间的调谐范围上操作，并且可编程RF预分频器优选地提供4、5或6的分频比。小的分频比确保保持低噪声，同时仍然满足DDS MOD的完整范围上的环路的反馈要求。
在合成器200中使用的许多组件是市售的现货。从Chelmsford，MA的Hittite Microwave公司和Phoenix，AZ的ON Semiconductor公司可以获得适当的相位-频率检测器。从Londonderry，NH的MicroMerics公司和Sunnyvale，CA的Aeroflex/Metelics公司可以获得采样相位检测器。从Norwood，MA的Analog Devices公司可以获得适当的DDS电路。从Analog Devices公司、Sunnyvale，CA的Maxim Integrated Products公司、Dallas，TX的Texas Instruments公司和Milpitas，CA的LinearTechnology公司可以购买单边带上变频器。
图8示出了用于对微波合成器200编程以提供需要的输出频率的过程。不需要按照所示顺序来执行步骤。在步骤810，合成器直接从用户或者从接入合成器的测试程序接受需要的输出频率。在步骤812，选择一个或多个本地振荡器。出于灵活起见，优选地独立选择本地振荡器220a-220n，用于提供DDS CLK和LO。在步骤814，自单边带上变频器选择边带。这通常通过将相位寄存器510编程成加上或减去90度并且将交叉开关738配置成通过或交叉模式来实现。在步骤816，选择用于可编程RF预分频器746的预分频器值。在步骤818，对DDS频率编程。在步骤820配置输出分频器和滤波器，并且在步骤822对YIG振荡器744进行预先调谐以输出在预期范围内的频率。
主要基于两个因素来选择本地振荡器220a-220n、上或下边带和预分频器值。第一个因素是实现需要的输出频率的能力。并非所有配置均可以实现所有需要的配置。第二个因素是寄生噪声的最小化。合成器200的优点在于，在许多情况下，存在用于实现相同输出频率的不同配置。在这些情况下，优选地选择得到最低噪声，特别是最低相位噪声的配置。
下面的指导可以用于将合成器200配置成使寄生噪声最小化：
1.如果DDS OUT的频率接近LO频率中的一个的分谐波，则选择分谐波远离的LO频率(例如，900MHz或1GHz)；
2.如果来自SSB上变频器和/或混频器248的较高阶的混频产物引起了混频器248的输出处的近端(close-in)杂散，则执行以下操作中的一个：
a)选择用于预分频器246的不同的比。
b)使交叉开关238的极性反转，这可以使有问题的杂散移出频带。
c)如果a)或b)不可行，则实现集中校准以使讨厌的杂散最小化。下文结合图10描述校准。
3.如果存在关于相同合成器输出频率的多个配置(无近端杂散)，则选择具有最低DDS输出频率的配置。
图9示出了在不能直接对输出频率编程时使用微波合成器200生成需要的输出频率的过程。由于DDS电路的分辨率受到限制并且有时需要的值落在由紧邻DDS电平产生的值之间，因此需要该过程。根据该过程，使得到与需要的频率接近的频率的两个直接可编程频率值抖动。锁相环电路214的滤波动作对抖动值取平均以产生需要的频率值。
该过程如下进行。在步骤910，配置合成器200并且对DDS电路编程以产生来自合成器的第一频率值，该第一频率值接近需要的输出频率。在等待第一延迟间隔之后(步骤912)，对DDS电路编程以产生来自合成器的第二频率值(步骤914)。该第二频率值也接近需要的输出频率，但是相比于第一频率值位于需要的值的相反侧。在第二延迟间隔之后(步骤916)，重复该过程，交替对不同的值编程。由于锁相环电路214的操作，在第一和第二频率值的时间加权平均值上建立了输出频率。
图10示出了用于校准微波合成器200的过程。如图5中所见，正交DDS电路包括用于调节I和Q输出信号之间的相位差的器件(provision)，以及用于调节DAC 516和546的增益和相位的器件。如图7中所见，锁相环电路包括采样电路(开关736、ADC 752、捕获存储器754和DFT单元756)。采样电路可以用于测量锁相环电路214的反馈信号中的噪声。根据该校准过程，合成器200被编程以产生已知输出频率(步骤1010)。一旦输出频率稳定，则开关736闭合并且使采样电路对反馈信号采样(步骤1012)。测量和检查寄生噪声(步骤1014)。在步骤1018，调节DDS电路以尝试减少测量的寄生噪声。一个寄生噪声源是I和Q之间的相位误差。为了使噪声最小化，调节相位寄存器510(步骤1018)并且重复测量。重复测量、检查噪声和调节相位的过程直至达到了可接受的噪声电平。DAC 516和546的增益和偏移误差也对寄生噪声有贡献。该噪声可以通过调节DAC的增益和/或偏移并且测量寄生噪声的相似的方式来处理。然后用得到可接受的(优选地最小的)噪声级的调节来配置DAC。在完成校准时通常打开开关736。
合成器200提供了低成本和低相位噪声的优点。相比于多环路设计，它的单环路设计的简单性减少了需要的硬件量。它使用正交DDS和单边带上变频器在不需要复杂和昂贵的滤波器的情况下抑制了不想要的边带。在使用正交DDS和单边带上变频器时，合成器200还利用无线通讯工业中的提供低成本的精确的正交设备的当前趋势。由于合成器200需要的部件少于许多竞争设计，因此它可以构造为较小的体积。在优选实施例中，合成器200装配在ATE系统中的小于1.8cm高的仪器插糟中。另外，合成器200的多种设置，诸如DDS CLK选择、LO选择、上或下边带选择、YIG频率和预分频器值，常常向用户提供用于配置合成器200的多种选择，以产生任何需要的输出频率。这些选择使用户能够选择给出最优可能噪声性能的配置。
尽管已经描述了一个实施例，但是可以进行许多可替选的实施例或变化。如所示出和描述的，DDS调制电路212从参考振荡器210接收它的时钟参考。然而这仅是示例。替代地，DDS调制电路可以具有它自身的时钟参考，或者可以从另一来源接收时钟参考。
如所示出和描述的，DDS调制电路212配备有多个本地振荡器。这不是严格要求的。替代地，可以使用单个本地振荡器。该单个本地振荡器可以是固定频率振荡器或者可以提供多个可选择的频率。
因此，本领域的技术人员将理解，在不偏离本发明的范围的情况下可以对此处公开的实施例进行形式和细节上的多种改变。

Claims (26)

1.一种微波合成器，包括：
参考振荡器，所述参考振荡器用于生成参考频率；
DDS调制电路，所述DDS调制电路用于生成调制的DDS信号；以及
锁相环电路，所述锁相环电路耦合到所述参考振荡器和所述DDS调制电路，用于生成可变频率输出信号，
其中，所述锁相环电路包括——
相位比较电路，所述相位比较电路具有耦合到所述参考振荡器的第一输入、用于接收反馈信号的第二输入、和输出，
可控振荡器，所述可控振荡器具有耦合到所述相位比较电路的所述输出的控制输入和用于生成所述可变频率输出信号的输出，以及
混频器电路，所述混频器电路具有耦合到所述DDS调制电路的第一输入、耦合到所述可控振荡器的所述输出的第二输入和耦合到所述相位比较电路的所述第二输入的输出。
2.如权利要求1所述的微波合成器，进一步包括可编程分频器，所述可编程分频器串联耦合在所述可控振荡器的所述输出和所述混频器电路的所述第二输入之间。
3.如权利要求2所述的微波合成器，其中，所述可编程分频器包括比可编程RF预分频器。
4.如权利要求1所述的微波合成器，其中，所述相位比较电路包括相位-频率检测器。
5.如权利要求1所述的微波合成器，其中，所述相位比较电路包括与相位检测器串联耦合的交叉开关。
6.如权利要求1所述的微波合成器，其中，所述可控振荡器包括YIG振荡器。
7.如权利要求1所述的微波合成器，其中，所述混频器电路是第一混频器电路并且所述DDS调制电路包括：
本地振荡器电路；
DDS电路，所述DDS电路具有耦合到所述本地振荡器电路的时钟输入和用于提供具有可编程频率的输出信号的输出；
第二混频器电路，所述第二混频器电路具有耦合到所述DDS电路的所述输出的第一输入、耦合到所述本地振荡器电路的本地振荡器输入和用于生成所述调制的DDS信号的输出。
8.如权利要求7所述的微波合成器，其中，所述DDS电路包括：
第一DDS单元，所述第一DDS单元具有耦合到所述本地振荡器电路的时钟输入和用于提供具有可编程频率的输出信号的输出，
第二DDS单元，所述第二DDS单元具有耦合到所述本地振荡器电路的时钟输入和用于提供具有可编程频率的输出信号的输出，
其中，所述第二混频器电路是正交混频器电路，所述正交混频器电路进一步具有耦合到所述第二DDS单元的所述输出的第二输入。
9.如权利要求8所述的微波合成器，其中，所述第一和第二DDS单元中的至少之一能够调节相位。
10.一种校准如权利要求9所述的微波合成器的方法，包括：
对所述第一和第二DDS单元编程以产生具有相同频率的各自的输出信号；
A)对反馈信号采样；
B)分析所述反馈信号以确定它的寄生内容；
C)调节在所述第一和第二DDS单元的输出信号之间的相位；
D)标识得到比其他相位更低的所述反馈信号中的寄生内容电平的相位；以及
E)将所述第一和第二DDS单元之间的相位编程到基本上等于所标识的相位的值。
11.如权利要求8所述的微波合成器，其中，所述正交混频器电路包括单边带上变频器。
12.如权利要求8所述的微波合成器，进一步包括采样电路，所述采样电路耦合到所述第一混频器电路的所述输出，用于对所述反馈信号采样。
13.如权利要求8所述的微波合成器，其中，所述第一和第二DDS单元中的至少之一能够调节增益。
14.如权利要求8所述的微波合成器，其中，所述第一和第二DDS单元中的至少之一能够调节偏移。
15.如权利要求7所述的微波合成器，其中，所述本地振荡器电路包括：
多个倍频单元，每个倍频单元具有耦合到所述参考振荡器的输入并且每个倍频单元具有用于提供输出频率的输出，所述输出频率是所述参考频率的倍数；
第一选择器，所述第一选择器具有多个输入，每个输入耦合到所述多个倍频单元中的一个倍频单元的所述输出，并且具有耦合到所述DDS电路的输出；以及
第二选择器，所述第二选择器具有多个输入，每个输入耦合到所述多个倍频单元中的一个倍频单元的所述输出，并且具有耦合到所述第二混频器电路的输出。
16.一种对如权利要求15所述的微波合成器编程以实现需要的频率的方法，包括：
A)选择所述倍频单元中的一个用于向所述DDS电路提供输入；
B)选择所述倍频单元中的一个用于向所述第二混频器电路提供输入；以及
C)对所述DDS电路编程以产生输出频率。
17.一种对如权利要求7所述的微波合成器编程以实现需要的频率的方法，包括：
A)对所述DDS电路编程以输出具有第一频率的信号；
B)等待第一预定时间间隔；
C)对所述DDS电路编程以输出具有第二频率的信号；
D)等待第二预定时间间隔；以及
E)重复步骤A-D，
其中，所述锁相环电路具有带宽，并且所述第一预定时间间隔和所述第二预定时间间隔的和的倒数大于所述带宽。
18.一种微波合成器，包括：
相位比较电路，所述相位比较电路具有用于接收参考频率的第一输入、用于接收反馈信号的第二输入、和输出；
可控振荡器，所述可控振荡器具有耦合到所述相位比较电路的所述输出的控制输入和用于生成可变频率输出信号的输出；
可编程分频器，所述可编程分频器具有耦合到所述可控振荡器的所述输出的输入和用于提供分频信号的输出；以及
混频器电路，所述混频器电路具有适于接收调制信号的第一输入、耦合到所述可编程分频器的所述输出的第二输入和耦合到所述相位比较电路的所述第二输入用于提供所述反馈信号的输出。
19.如权利要求18所述的微波合成器，其中，所述相位比较电路包括具有第一和第二输入的相位-频率检测器。
20.如权利要求19所述的微波合成器，其中，所述相位比较电路进一步包括交叉开关，所述交叉开关具有耦合到所述相位比较电路的所述第一和第二输入的第一和第二输入以及耦合到所述相位-频率检测器的第一和第二输入的第一和第二输出。
21.如权利要求18所述的微波合成器，其中，所述混频器电路是第一混频器电路，并且进一步包括DDS调制电路，所述DDS调制电路包括：
倍频电路，所述倍频电路具有用于接收所述参考频率的输入，
DDS电路，所述DDS电路具有耦合到所述倍频电路的时钟输入和用于提供可编程周期性信号的输出，以及
第二混频器电路，所述第二混频器电路具有耦合到所述DDS电路的所述输出的第一输入、耦合到所述倍频电路的第二输入和用于提供所述调制信号的输出。
22.如权利要求21所述的微波合成器，其中，所述倍频电路包括：
多个倍频单元，每个倍频单元具有用于接收所述参考频率的输入并且每个倍频单元具有用于提供输出频率的输出，所述输出频率是所述参考频率的倍数；以及
选择器，所述选择器具有多个输入，每个输入耦合到所述多个倍频单元中的一个倍频单元的所述输出，并且具有耦合到所述DDS电路的所述时钟输入的输出。
23.如权利要求22所述的微波合成器，其中，所述选择器是第一选择器，并且所述倍频电路进一步包括：
第二选择器，所述第二选择器具有多个输入，每个输入耦合到所述多个倍频单元中的一个倍频单元的所述输出，并且具有耦合到所述第二混频器电路的所述第二输入的输出。
24.一种微波合成器，包括：
参考振荡器，所述参考振荡器用于生成参考频率；
多个倍频单元，所述多个倍频单元耦合到所述参考振荡器，用于生成分别具有所述参考频率的不同倍数的各自的输出信号；
第一DDS单元，所述第一DDS单元具有耦合到所述多个倍频单元的时钟输入和用于生成具有可编程频率和第一相位的第一DDS信号的输出；
第二DDS单元，所述第二DDS单元具有耦合到所述多个倍频单元的时钟输入和用于生成具有所述可编程频率和与所述第一相位不同的第二相位的第二DDS信号的输出；
正交混频器电路，所述正交混频器电路具有分别耦合到所述第一和第二DDS电路的所述输出的第一和第二输入、耦合到所述多个倍频单元的第三输入、和输出；以及
锁相环电路，所述锁相环电路具有耦合到所述参考振荡器的第一输入、耦合到所述正交混频器电路的所述输出的第二输入和用于提供可变频率输出信号的输出。
25.如权利要求24所述的微波合成器，其中，所述锁相环电路包括：
相位比较电路，所述相位比较电路具有耦合到所述参考振荡器的第一输入、用于接收反馈信号的第二输入、和输出；
可控振荡器，所述可控振荡器具有耦合到所述相位比较电路的所述输出的控制输入和用于生成可变频率输出信号的输出；
可编程分频器，所述可编程分频器具有耦合到所述可控振荡器的所述输出的输入和用于提供分频信号的输出；以及
混频器电路，所述混频器电路具有耦合到所述正交混频器电路的所述输出的第一输入、耦合到所述可编程分频器的所述输出的第二输入和耦合到所述相位比较电路的所述第二输入用于提供所述反馈信号的输出。
26.如权利要求25所述的微波合成器，进一步包括采样电路，所述采样电路耦合到所述混频器电路的所述输出，用于对所述反馈信号采样。
CN2008800117094A 2007-04-12 2008-04-10 成本有效的低噪声单环路合成器 Active CN101657968B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/734,637 US7545224B2 (en) 2007-04-12 2007-04-12 Cost effective low noise single loop synthesizer
US11/734,637 2007-04-12
PCT/US2008/059878 WO2008127972A1 (en) 2007-04-12 2008-04-10 Cost effective low noise single loop synthesizer

Publications (2)

Publication Number Publication Date
CN101657968A true CN101657968A (zh) 2010-02-24
CN101657968B CN101657968B (zh) 2012-07-25

Family

ID=39853171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800117094A Active CN101657968B (zh) 2007-04-12 2008-04-10 成本有效的低噪声单环路合成器

Country Status (7)

Country Link
US (1) US7545224B2 (zh)
JP (1) JP5417318B2 (zh)
KR (1) KR101466655B1 (zh)
CN (1) CN101657968B (zh)
DE (1) DE112008000971B4 (zh)
TW (1) TWI443971B (zh)
WO (1) WO2008127972A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102812641A (zh) * 2010-08-22 2012-12-05 克洛纳测量技术有限公司 用于生成形成宽带频率斜坡的高频输出信号的电路装置
CN104467820A (zh) * 2013-09-18 2015-03-25 上海联影医疗科技有限公司 多通道信号输出电路
CN105790760A (zh) * 2015-01-14 2016-07-20 英飞凌科技股份有限公司 通过使用减小的频率信号传输使多个振荡器同步的系统和方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080158026A1 (en) * 2006-12-29 2008-07-03 O'brien David Compensating for harmonic distortion in an instrument channel
US8400338B2 (en) * 2006-12-29 2013-03-19 Teradyne, Inc. Compensating for harmonic distortion in an instrument channel
US7834713B2 (en) * 2008-02-29 2010-11-16 Itt Manufacturing Enterprises, Inc. Synthesized local oscillator and method of operation thereof
US20100109940A1 (en) * 2008-10-30 2010-05-06 Peter Robert Williams Simulating a Radar Signal Reflected From a Moving Target
DE102009011795A1 (de) 2009-03-05 2010-09-09 Rohde & Schwarz Gmbh & Co. Kg Synthesizer mit einstellbarer, stabiler und reproduzierbarer Phase und Frequenz
US8135372B2 (en) 2009-09-08 2012-03-13 Bae Systems Information And Elecronic Systems Integration Inc. Integrated cancellation circuit for RF converter spurious tones
US8143955B2 (en) * 2010-02-04 2012-03-27 Texas Instruments Incorporated Oscillator circuit for radio frequency transceivers
US20120112806A1 (en) * 2010-11-09 2012-05-10 Sony Corporation Frequency synthesizer and frequency synthesizing method
KR101051717B1 (ko) 2010-11-23 2011-07-26 삼성탈레스 주식회사 주파수 합성기
JP2013131985A (ja) * 2011-12-22 2013-07-04 Anritsu Corp 信号発生装置及び信号発生方法
WO2014018444A2 (en) 2012-07-23 2014-01-30 Associated Universities, Inc Synthesizer method utilizing variable frequency comb lines and frequency toggling
US8848831B2 (en) * 2012-09-20 2014-09-30 Lsi Corporation Direct digital synthesis of quadrature modulated signals
DE102013225284A1 (de) 2013-12-09 2015-06-11 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Erzeugen eines Signals und Signalgenerators
WO2016102020A1 (en) 2014-12-23 2016-06-30 Advantest Corporation Test equipment, method for operating a test equipment and computer program
US9705511B2 (en) * 2015-06-18 2017-07-11 Yekutiel Josefsberg Ultra low phase noise frequency synthesizer
JP6584330B2 (ja) * 2016-01-20 2019-10-02 三菱電機株式会社 周波数シンセサイザ
AU2017420325B2 (en) * 2017-06-20 2023-12-07 Halliburton Energy Services, Inc. Methods and systems with downhole synchronization based on a direct digital synthesizer (DDS)
US10598764B2 (en) * 2017-10-30 2020-03-24 Yekutiel Josefsberg Radar target detection and imaging system for autonomous vehicles with ultra-low phase noise frequency synthesizer
US10404261B1 (en) 2018-06-01 2019-09-03 Yekutiel Josefsberg Radar target detection system for autonomous vehicles with ultra low phase noise frequency synthesizer
US10205457B1 (en) 2018-06-01 2019-02-12 Yekutiel Josefsberg RADAR target detection system for autonomous vehicles with ultra lowphase noise frequency synthesizer
KR102235152B1 (ko) * 2018-12-27 2021-04-02 한국과학기술원 Rf 밀리미터파 대역의 신호 크기 및 위상을 캘리브레이션하기 위한 다중 안테나 시스템
CN112688686B (zh) * 2020-12-14 2022-11-11 中电科思仪科技股份有限公司 一种小型化宽带频率合成装置
US11563444B1 (en) 2021-09-09 2023-01-24 Textron Systems Corporation Suppressing spurious signals in direct-digital synthesizers
CN113839670B (zh) * 2021-09-28 2022-05-13 星汉时空科技(长沙)有限公司 一种高性能频率改正方法、频率改正系统和改进的锁相环
CN117459061B (zh) * 2023-12-25 2024-04-09 成都威频通讯技术有限公司 一种信号合成器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861542B2 (ja) * 1991-10-25 1999-02-24 日本電気株式会社 位相ロックループシンセサイザ
JPH05235757A (ja) * 1992-02-19 1993-09-10 Sony Corp フェーズロックドループ回路
EP0595377A1 (en) * 1992-10-29 1994-05-04 MIZAR S.p.A. Frequency synthesis system for generating microwave oscillations
JPH0918335A (ja) * 1995-06-26 1997-01-17 Yaesu Musen Co Ltd Ｐｌｌ回路制御方式
JPH0923158A (ja) * 1995-07-07 1997-01-21 Mitsubishi Electric Corp 周波数シンセサイザ
JPH1093431A (ja) 1996-09-13 1998-04-10 Japan Radio Co Ltd Ｐｌｌ回路
US5847614A (en) * 1996-11-15 1998-12-08 Analog Devices, Inc. Low power charge pump
JPH10200403A (ja) * 1997-01-06 1998-07-31 Advantest Corp 周波数合成器
US5898325A (en) 1997-07-17 1999-04-27 Analog Devices, Inc. Dual tunable direct digital synthesizer with a frequency programmable clock and method of tuning
JP3535016B2 (ja) * 1998-06-30 2004-06-07 三菱電機株式会社 周波数シンセサイザおよび周波数シンセサイザにおける出力周波数の制御方法
JP2000332539A (ja) * 1999-01-01 2000-11-30 Advantest Corp 周波数シンセサイザ
US6396355B1 (en) 2000-04-12 2002-05-28 Rockwell Collins, Inc. Signal generator having fine resolution and low phase noise
US6373344B1 (en) * 2000-12-08 2002-04-16 Agilent Technologies, Inc. High performance dual-YTO microwave synthesizer
US6509800B2 (en) 2001-04-03 2003-01-21 Agilent Technologies, Inc. Polyphase noise-shaping fractional-N frequency synthesizer
US6570458B2 (en) * 2001-06-12 2003-05-27 Teradyne, Inc. Low noise microwave synthesizer employing high frequency combs for tuning drift cancel loop
CN1249924C (zh) * 2001-09-30 2006-04-05 中兴通讯股份有限公司 基于数字锁相环的去抖电路
DE10219857B4 (de) * 2002-05-03 2006-01-05 Infineon Technologies Ag PLL-Schaltung und Verfahren zur Eliminierung von Eigenjitter eines von einer Regelungsschaltung empfangenen Signals
JP2004015745A (ja) * 2002-06-11 2004-01-15 Ando Electric Co Ltd Ｐｌｌ周波数引き込み回路及び周波数引込み方法
US7215167B1 (en) * 2006-04-28 2007-05-08 Giga-Tronics, Inc. Low noise microwave frequency synthesizer having fast switching

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102812641A (zh) * 2010-08-22 2012-12-05 克洛纳测量技术有限公司 用于生成形成宽带频率斜坡的高频输出信号的电路装置
CN102812641B (zh) * 2010-08-22 2016-11-09 克洛纳测量技术有限公司 用于生成形成宽带频率斜坡的高频输出信号的电路装置
CN104467820A (zh) * 2013-09-18 2015-03-25 上海联影医疗科技有限公司 多通道信号输出电路
CN105790760A (zh) * 2015-01-14 2016-07-20 英飞凌科技股份有限公司 通过使用减小的频率信号传输使多个振荡器同步的系统和方法
CN105790760B (zh) * 2015-01-14 2018-11-13 英飞凌科技股份有限公司 通过使用减小的频率信号传输使多个振荡器同步的系统和方法

Also Published As

Publication number Publication date
DE112008000971B4 (de) 2016-10-20
CN101657968B (zh) 2012-07-25
KR20090127954A (ko) 2009-12-14
WO2008127972A1 (en) 2008-10-23
KR101466655B1 (ko) 2014-12-01
DE112008000971T5 (de) 2010-02-18
TWI443971B (zh) 2014-07-01
US7545224B2 (en) 2009-06-09
US20080252384A1 (en) 2008-10-16
JP5417318B2 (ja) 2014-02-12
JP2010524406A (ja) 2010-07-15
TW200904010A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
CN101657968B (zh) 成本有效的低噪声单环路合成器
US7352250B2 (en) Phase locked loop circuits, offset PLL transmitters, radio frequency integrated circuits and mobile phone systems
US7616063B1 (en) Frequency synthesizer using a phase-locked loop and single side band mixer
US8816777B2 (en) Microwave synthesizer
US11626882B1 (en) Dual-structure acquisition circuit for frequency synthesis
CN116449912B (zh) 相位可调多通道信号源
Chenakin Building a Microwave Frequency Synthesizer—Part 1: Getting Started,‖
CN101995542A (zh) 半导体集成电路测试装置
Nagaraj et al. A self-calibrating sub-picosecond resolution digital-to-time converter
Calosso et al. Local oscillators and digital electronics for compact atomic clocks
Song et al. Frequency synthesizer using dual offset mixing for low phase noise and narrow resolution
Rutkowski et al. Characterization of Frequency Converters’ Phase Noise Transfer Function
Xu et al. Design of Ultra-broadband microwave sources based on ADF4350
Gray et al. Microdegree frequency and phase difference control using fractional-N PLL synthesizers
Gautam Prescaler for a Phase Locked Oscillator
Narayanan et al. Simulation of Divider Phase Noise and Spurious Tones in Integer-N PLLs
Liu et al. Design of Ku-band low phase noise FMCW frequency source
Will et al. Microwave synthesizer with multiple phase adjustable output
Omar Tunable Microwave Phase Locked Oscillator: Phase Locked Loop Implementation
Stork Multiple outputs frequency synthesizer
McAleenan et al. Using a digital channel of a test system as an analog reference for wireless SOC testing
Sotiriadis Diophantine Frequency Synthesis The Mathematical Principles
Pu A bandwidth-enhanced fractional-N PLL through reference multiplication
Musch Broadband suppression of phase-noise with cascaded phase-locked-loops for the generation of frequency ramps
Mnif et al. A ΣΔ fractional-N synthesizer for GSM standard specifications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant