CN116449912B - 相位可调多通道信号源 - Google Patents

相位可调多通道信号源 Download PDF

Info

Publication number
CN116449912B
CN116449912B CN202310701126.0A CN202310701126A CN116449912B CN 116449912 B CN116449912 B CN 116449912B CN 202310701126 A CN202310701126 A CN 202310701126A CN 116449912 B CN116449912 B CN 116449912B
Authority
CN
China
Prior art keywords
signal
phase
frequency
microwave switch
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310701126.0A
Other languages
English (en)
Other versions
CN116449912A (zh
Inventor
刘培
杨胜领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxing Lianhua Technology Beijing Co ltd
Original Assignee
Zhongxing Lianhua Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxing Lianhua Technology Beijing Co ltd filed Critical Zhongxing Lianhua Technology Beijing Co ltd
Priority to CN202310701126.0A priority Critical patent/CN116449912B/zh
Publication of CN116449912A publication Critical patent/CN116449912A/zh
Application granted granted Critical
Publication of CN116449912B publication Critical patent/CN116449912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明提供相位可调多通道信号源，属于电路技术领域。其中，该信号源包括：时钟信号产生模块、功率分配模块和多个信号生成模块；时钟信号产生模块，用于产生时钟信号；时钟信号产生模块的输出端与功率分配模块的输入端连接；功率分配模块的每一输出端分别连接一个信号生成模块；功率分配模块，用于将时钟信号分配至每一信号生成模块；信号生成模块，用于基于时钟信号，在目标频率范围内输出目标频率和第一相位的第一信号；第一相位是基于目标频率确定的。本发明提供的相位可调多通道信号源，通过功率分配模块将时钟信号产生模块产生的时钟信号分配至信号生成模块，信号生成模块公用作为参考的时钟信号，输出的多路信号能够进行灵活的相位调整。

Description

相位可调多通道信号源
技术领域
本发明涉及电路技术领域，尤其涉及一种相位可调多通道信号源。
背景技术
在传统的生产测试和实验中，经常需要产生能够准确调节相位和幅度的多路信号。传统的方法是选用多台信号源，每一台信号源分别产生一路信号。并且，多台信号源产生的多路信号之间还要相参，还需要调相模块等对每台信号源产生的信号进行调相等处理。受限于各个调相模块之间的匹配，现有技术产生的多路信号难以进行灵活的相位调整。
发明内容
本发明提供一种相位可调多通道信号源，用以解决现有技术中产生的多路信号难以进行灵活的相位调整的缺陷，实现能进行灵活的相位调整的多路信号。
本发明提供一种相位可调多通道信号源，包括：时钟信号产生模块、功率分配模块和多个信号生成模块；
所述时钟信号产生模块，用于产生时钟信号；所述时钟信号产生模块的输出端与所述功率分配模块的输入端连接；
所述功率分配模块的每一输出端分别连接一个所述信号生成模块；所述功率分配模块，用于将所述时钟信号分配至每一所述信号生成模块；
所述信号生成模块，用于基于所述时钟信号，在目标频率范围内输出目标频率和第一相位的第一信号；所述第一相位是基于所述目标频率确定的。
根据本发明提供的一种相位可调多通道信号源，所述信号生成模块，包括：第一控制单元、直接数字合成器、变频单元、第一微波开关和第二微波开关；
所述第一控制单元，分别与所述直接数字合成器、所述变频单元、所述第一微波开关和所述第二微波开关；
所述直接数字合成器的输出端与所述第一微波开关的输入端连接；
所述直接数字合成器，用于在所述第一控制单元的控制下，以所述时钟信号为参考，输出第二信号；
所述第一微波开关的第一输出端与所述第二微波开关的第一输入端连接；所述第一微波开关的第二输出端与所述变频单元的输入端连接；
所述变频单元的输出端与所述第二微波开关的第二输入端连接；所述第二微波开关的输出端与所述信号生成模块的输出端连接；
所述变频单元，用于对所述第二信号进行变频处理，输出所述第一信号。
根据本发明提供的一种相位可调多通道信号源，所述变频单元，包括：第一射频锁相环路、第三微波开关、分频子单元、第一倍频子单元和第四微波开关；
所述第一控制单元，分别与所述第一射频锁相环路、所述第三微波开关和所述第四微波开关连接；
所述第一射频锁相环路的输入端与所述变频单元的输入端连接；所述第一射频锁相环路的输出端与所述第三微波开关的输入端连接；
所述第一射频锁相环路，用于对所述第二信号进行锁相处理，输出第三信号；
所述第三微波开关的第一输出端与所述分频子单元的输入端连接；所述第三微波开关的第二输出端与所述第一倍频子单元的输入端连接；所述第三微波开关的第三输出端与第四微波开关的第三输入端连接；
所述分频子单元，用于对所述第三信号进行分频处理；
所述第一倍频子单元，用于对所述第三信号进行倍频处理；
所述第四微波开关的输出端与所述变频单元的输出端连接。
根据本发明提供的一种相位可调多通道信号源，所述第一射频锁相环路，包括：锁相环和压控振荡器。
根据本发明提供的一种相位可调多通道信号源，所述分频子单元，包括：分频器和第一滤波器。
根据本发明提供的一种相位可调多通道信号源，所述第一倍频子单元，包括：倍频器和第二滤波器。
根据本发明提供的一种相位可调多通道信号源，所述信号生成模块，还包括：放大器；
所述第二微波开关的输出端与所述信号生成模块的输出端通过所述放大器连接。
根据本发明提供的一种相位可调多通道信号源，所述时钟信号产生模块，包括：第二控制单元和信号产生单元；
所述信号产生单元，用于在所述第二控制单元的控制下，产生所述时钟信号。
根据本发明提供的一种相位可调多通道信号源，所述信号产生单元，包括：顺次连接的参考子单元、第二射频锁相环路和第二倍频子单元；
所述参考子单元，用于产生参考信号；
所述第二射频锁相环路，用于对所述参考信号进行锁相处理；
所述第二倍频子单元，用于对进行锁相处理后的所述参考信号进行倍频处理，输出所述时钟信号。
根据本发明提供的一种相位可调多通道信号源，所述第二射频锁相环路，包括：锁相环和压控振荡器。
本发明提供的相位可调多通道信号源，通过功率分配模块将时钟信号产生模块产生的时钟信号分配至每一信号生成模块，各信号生成模块公用作为参考的时钟信号，各通道输出的第一信号之间相参，输出的多路信号能够进行灵活的相位调整且能够覆盖更宽的频率范围，能更灵活、方便地应用在同步时钟或相控阵雷达等实际生产测试中。并且，能克服传统的基于多路信号进行测试的测试环境复杂和操作繁琐等不足，测试环境更简单，操作更简便。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的相位可调多通道信号源的结构示意图之一；
图2是本发明提供的相位可调多通道信号源的结构示意图之二。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例的描述中，需要说明的是，术语“中心”、 “长”、“宽”、“高”、“上”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明实施例的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性，且不涉及顺序。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明实施例中的具体含义。
下面结合图1至图2描述本发明提供的相位可调多通道信号源。
图1是本发明提供的相位可调多通道信号源的结构示意图之一。如图1所示，该相位可调多通道信号源包括：时钟信号产生模块10、功率分配模块20和多个信号生成模块30。
具体地，该相位可调多通道信号源可以包括N个信号生成模块30。N为大于或等于2的整数。优选地，N可以为大于或等于3的整数。
每一信号生成模块30可以作为一个用于输出信号的通道，生成一路信号，从而该相位可调多通道信号源可以通过上述N个通道，输出N路信号。
时钟信号产生模块10，用于产生时钟信号；时钟信号产生模块10的输出端与功率分配模块20的输入端连接。
具体地，时钟信号产生模块10可以生成作为第一参考信号的时钟信号。时钟信号为频率为特定值的信号。
可选地，时钟信号产生模块10可以采用任一种用于产生时钟信号的电路结构。对于时钟信号产生模块10的具体电路结构，本发明实施例不进行具体限定。
时钟信号产生模块10的输出端与功率分配模块20的输入端连接，从而时钟信号产生模块10可以向功率分配模块20输入该时钟信号。
功率分配模块20的每一输出端分别连接一个信号生成模块30；功率分配模块20，用于将时钟信号分配至每一信号生成模块30。
具体地，功率分配模块20可以包括大于或等于N个输出端。功率分配模块20的每一输出端分别连接一个信号生成模块30，且功率分配模块20的每一输出端至多连接一个信号生成模块30。
功率分配模块20可以对时钟信号产生模块10输入的时钟信号进行功率分配，得到大于或等于N路相同的时钟信号，从而可以向每一信号生成模块30输入一路时钟信号。
信号生成模块30，用于基于时钟信号，在目标频率范围内输出目标频率和第一相位的第一信号；第一相位是基于目标频率确定的。
具体地，每一信号生成模块30均可以以功率分配模块20输入的时钟信号为参考，生成第一信号并输出。
第一信号的频率为目标频率。目标频率可以为目标频率范围内的任意值。
目标频率范围可以是一个宽频带，可以覆盖几、几十、几百甚至更多GHZ。
可选地，第一信号可以为微波信号，目标频率范围可以为300MHz-300GHz。
可选地，第一信号可以为毫米波信号，目标频率范围可以为30G Hz-300GHz。
第一信号的相位为第一相位。第一相位可以基于目标频率确定。
可选地，信号生成模块30的内部结构可以包括锁相环（PhaseLocked Loop，PLL）或者其他可以实现信号的频率与相位相关的电路。对于信号生成模块30的具体电路结构，本发明实施例不进行具体限定。
锁相环是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。根据自动控制原理，锁相环是一种典型的反馈控制电路。锁相环利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪。锁相环在工作过程中，当输出信号的频率成比例地反映输入信号的频率时，输出电压与输入电压保持固定的相位差值，这样输出电压与输入电压的相位就被锁住了。
可选地，目标频率可以是用户预先输入或者预先设置的。
需要说明的是，每一信号生成模块30均可以整体输出宽频带的相位可调信号。只需设置合适的相位调节步进，就可以实现宽带频率的相位调节。因此，各第一信号的目标频率可以不同，从而可以实现宽频带内不同频率信号的相位调节。该相位可调多通道信号源可以对多个通道都进行独立的相位调节，可以实现灵活地调节通道间固定的相位差，能够更加方便的进行测试，以及更方便地调节相位来使得通道间的信号同步，消除相位差。各通道之间的相位调节和幅度调节都是独立的，从而可以实现更灵活地调节通道间的相位差，以满足测试系统的同步等各种要求。
可以理解的是，本发明实施例提供的相位可调多通道信号源，不同的通道之间公用作为参考的时钟信号，使得各通道输出的第一信号之间相参，不需要多台信号源和调相模块等较为复杂的设备，不需要对多台信号源和调相模块进行匹配，从而能覆盖较宽的频率范围。因此，本发明实施例提供的相位可调多通道信号源，能够输出覆盖更宽的频段的多路信号，满足生产测试中对相位的调节的要求，操作方便。
本发明实施例提供的相位可调多通道信号源，对每一路第一信号均能实现宽频带内任意频率下0-360度的相位调节，并且不同通道输出的第一信号之间输出稳定的相位差，且可以灵活调节。
本发明实施例通过功率分配模块将时钟信号产生模块产生的时钟信号分配至每一信号生成模块，各信号生成模块公用作为参考的时钟信号，各通道输出的第一信号之间相参，输出的多路信号能够进行灵活的相位调整且能够覆盖更宽的频率范围，能更灵活、方便地应用在同步时钟或相控阵雷达等实际生产测试中。并且，能克服传统的基于多路信号进行测试的测试环境复杂和操作繁琐等不足，测试环境更简单，操作更简便，可以灵活方便的应用在同步时钟，相控阵雷达等实际生产测试中。
图2是本发明提供的相位可调多通道信号源的结构示意图之二。基于上述任一实施例的内容，如图2所示，信号生成模块30，包括：第一控制单元301、直接数字合成器302、变频单元303、第一微波开关304和第二微波开关305。
具体地，第一控制单元301，可以用于控制直接数字合成器302、变频单元303、第一微波开关304和第二微波开关305。
可选地，用户可以根据需求，将每一路第一信号的目标频率输入用于输出该路第一信号的信号生成模块30的第一控制单元301。第一控制单元301通过控制该信号生成模块30的直接数字合成器302、变频单元303、第一微波开关304和第二微波开关305，使得该信号生成模块30输出目标频率和第一相位的第一信号。
可选地，第一控制单元301可以为可编程只读存储器（Programmable Read-OnlyMemory，PROM）、可擦除可编程只读存储器（Erasable Programmable Read-Only Memory，EPROM）、电可擦除的可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）、可编程阵列逻辑（Programmable Array Logic，PAL）、通用阵列逻辑（Generic Array Logic，GAL）、复杂可编程逻辑器件CPLD（Complex Programmable LogicDevice）、可擦除可编程逻辑器件（Erasable Programmable Logic Device，EPLD）、现场可编程逻辑阵列（Field Programmable Logic Array，FPLA）、现场可编程逻辑门阵列（FieldProgrammable Gate Array，FPGA）、可编程片上系统（System On Programmable Chip，SOPC）、在系统可编程（In-System Programming，ISP）器件等可编程逻辑器件器件中的至少一种。
第一控制单元301，分别与直接数字合成器302、变频单元303、第一微波开关304和第二微波开关305。
具体地，第一控制单元301可以与直接数字合成器302的控制端电连接，以控制直接数字合成器302。
第一控制单元301还可以与变频单元303的控制端电连接，以控制变频单元303。
第一控制单元301还可以与第一微波开关304电连接，以控制第一微波开关304。
第一控制单元301还可以与第二微波开关305电连接，以控制第二微波开关305。
直接数字合成器302的输出端与第一微波开关304的输入端连接。
直接数字合成器302，用于在第一控制单元301的控制下，以时钟信号为参考，输出第二信号。
具体地，直接数字合成器302的输入端，可以与信号生成模块30的输入端连接，从而使时钟信号输入至直接数字合成器302。
直接数字合成器302是可以实现直接数字合成（又称“直接数字频率合成”，Digital Direct Synthesis或Digital Direct Frequency Synthesis，DDS）的器件。DDS是一种把一系列数字信号通过D/A转换器转换成模拟信号的数字合成技术。
直接数字合成器302是一种全数字化的频率合成器，可以由相位累加器、波形ROM、D/A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制器，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。
直接数字合成器302可以在第一控制单元301的控制下，以时钟信号为参考，生成第二信号并输出。
可选地，第二信号可以是频率属于第一频率范围的信号。第一频率范围是目标频率范围的子集，属于目标频率范围的低段。
示例性地，在目标频率范围为10 MHz-24GHz的情况下，第一频率范围可以为10MHz-500 MHz；或者，在目标频率范围为300MHz-300GHz的情况下，第一频率范围可以为300MHz -600 MHz。
可选地，在目标频率属于第一频率范围的情况下，可以直接将第二信号作为第一信号，第二信号的相位为第一相位。
可选地，在目标频率属于第二频率范围的情况下，第二信号的相位基于目标频率确定。目标频率范围为全集，第二频率范围是第一频率范围的补集。第二频率范围的下限可以等于第一频率范围的上限。可选地，第二频率范围的带宽可以大于第一频率范围的带宽。
直接数字合成器302的输出端与第一微波开关304的输入端连接，向第一微波开关304输出第二信号。
第一微波开关304的第一输出端与第二微波开关305的第一输入端连接；第一微波开关304的第二输出端与变频单元303的输入端连接。
具体地，第一微波开关304的第一输出端可以与第二微波开关305的第一输入端连接。在目标频率属于第一频率范围的情况下，第一控制单元301可以控制第一微波开关304的输入端与第一微波开关304的第一输出端连通，将第二信号输入至第二微波开关305的第一输入端。
第一微波开关304的第二输出端可以与变频单元303的输入端连接。在目标频率属于第二频率范围的情况下，第一控制单元301可以控制第一微波开关304的输入端与第一微波开关304的第二输出端连通，将第二信号输入至变频单元303。
变频单元303的输出端与第二微波开关305的第二输入端连接；第二微波开关305的输出端与信号生成模块30的输出端连接。
变频单元303，用于对第二信号进行变频处理，输出第一信号。
具体地，变频单元303可以对输入的第二信号进行变频处理，得到第一信号并输出至第二微波开关305的第二输入端。
在目标频率属于第一频率范围的情况下，第一控制单元301可以控制第二微波开关305的第一输入端与第二微波开关305的输出端连通，输出直接数字合成器302生成的第一信号；在目标频率属于第一频率范围的情况下，第一控制单元301可以控制第二微波开关305的第二输入端与第二微波开关305的输出端连通，输出变频单元303得到的第一信号。
可选地，用户可以根据需求，将每一路第一信号的目标功率输入用于输出该路第一信号的信号生成模块30的第一控制单元301。第一控制单元301通过控制该信号生成模块30的直接数字合成器302和/或变频单元303，调节第一信号的幅度，使得第一信号的输出功率为目标功率。
通过上述方式，可以实现宽频带内任意频率下的幅度调节。通道之间可以相互独立的设置输出功率的大小，实现幅度和相位的双调节。各通道之间的相位调节和幅度调节都可以是独立的，从而可以实现更灵活地调节通道间的相位差，以满足测试系统的同步等各种要求。
本发明实施例通过在第一控制单元的控制下，直接数字合成器生成频率在第一频率范围内的第二信号，在目标频率属于第一频率范围的情况下，直接将第二信号作为第一信号输出，并且在目标频率属于第二频率范围的情况下，由变频单元对第二信号进行变频处理，得到第一信号并输出，能实现宽频带内任意频率下0-360度的相位调节。
基于上述任一实施例的内容，如图2所示，变频单元303，包括：第一射频锁相环路3031、第三微波开关3032、分频子单元3033、第一倍频子单元3034和第四微波开关3035。
具体地，变频单元303可以主要由第一射频锁相环路3031、第三微波开关3032、分频子单元3033、第一倍频子单元3034和第四微波开关3035等组成。
第一控制单元301，分别与第一射频锁相环路3031、第三微波开关3032和第四微波开关3035连接。
具体地，第一控制单元301可以与第一射频锁相环路3031的控制端电连接，以控制第一射频锁相环路3031。
第一控制单元301还可以与第三微波开关3032电连接，以控制第三微波开关3032。
第一控制单元301还可以与第四微波开关3035电连接，以控制第四微波开关3035。
第一射频锁相环路3031的输入端与变频单元303的输入端连接。
第一射频锁相环路3031的输出端与第三微波开关3032的输入端连接。
第一射频锁相环路3031，用于对第二信号进行锁相处理，输出第三信号。
具体地，第一射频锁相环路3031的输入端可以与变频单元303的输入端连接，已接收直接数字合成器302的输出的第二信号。
第一射频锁相环路3031可以将第二信号作为参考，生成第三信号并输出。
第三信号的频率可以属于第三频率范围。第三频率范围是第二频率范围的子集。除了第三频率范围之外，第二频率范围还可以包括两个子集，第四频率范围和第五频率范围。第三频率范围的下限等于第四频率范围的上限，第四频率范围的下限可以为第二频率范围的下限，第三频率范围的上限等于第五频率范围的下限，第五频率范围的上限可以为第二频率范围的上限。
可选地，在目标频率属于第三频率范围的情况下，可以直接将第三信号作为第一信号，第三信号的相位为第一相位。
可选地，第一射频锁相环路3031的内部结构可以包括锁相环或者其他可以实现信号的频率与相位相关的电路。对于第一射频锁相环路3031的具体电路结构，本发明实施例不进行具体限定。
第一射频锁相环路3031的输出端可以与第三微波开关3032的输入端电连接，以向第三微波开关3032输入第三信号。
第三微波开关3032的第一输出端与分频子单元3033的输入端连接；第三微波开关3032的第二输出端与第一倍频子单元3034的输入端连接；第三微波开关3032的第三输出端与第四微波开关3035的第三输入端连接。
具体地，第三微波开关3032的第一输出端可以与分频子单元3033的输入端电连接。在目标频率属于第四频率范围的情况下，第一控制单元301可以控制第三微波开关3032的输入端与第三微波开关3032的第一输出端连通，从而将第三信号输入至分频子单元3033。
第三微波开关3032的第二输出端可以与第一倍频子单元3034的输入端电连接。在目标频率属于第五频率范围的情况下，第一控制单元301可以控制第三微波开关3032的输入端与第三微波开关3032的第二输出端连通，从而将第三信号输入至第一倍频子单元3034。
第三微波开关3032的第三输出端可以与第四微波开关3035的第三输入端连接。在目标频率属于第三频率范围的情况下，第一控制单元301可以控制第三微波开关3032的输入端与第三微波开关3032的第三输出端连通，从而向第四微波开关3035输入第一信号。
分频子单元3033，用于对第三信号进行分频处理。
具体地，分频子单元3033的输出端可以与第四微波开关3035的第一输入端连接。
分频子单元3033可以对第三信号进行分频处理，从而得到第一信号并输出至第四微波开关3035的第一输入端。
可选地，分频子单元3033的内部结构可以包括分频器或者其他可以用于对信号进行分频处理的电路。对于分频子单元3033的具体电路结构，本发明实施例不进行具体限定。
第一倍频子单元3034，用于对第三信号进行倍频处理。
具体地，第一倍频子单元3034的输出端可以与第四微波开关3035的第二输入端连接。
第一倍频子单元3034可以对第三信号进行倍频处理，从而得到第一信号并输出至第四微波开关3035的第二输入端。
可选地，第一倍频子单元3034的内部结构可以包括倍频器或者其他可以用于对信号进行倍频处理的电路。对于第一倍频子单元3034的具体电路结构，本发明实施例不进行具体限定。
第四微波开关3035的输出端与变频单元303的输出端连接。
具体地，第四微波开关3035的输出端可以与变频单元303的输出端连接。
在目标频率属于第三频率范围的情况下，第一控制单元301可以控制第四微波开关3035的第三输入端与第四微波开关3035的输出端连通，输出第一射频锁相环路3031产生的第一信号；在目标频率属于第四频率范围的情况下，第一控制单元301可以控制第四微波开关3035的第一输入端与第四微波开关3035的输出端连通，输出分频子单元3033产生的第一信号；在目标频率属于第五频率范围的情况下，第一控制单元301可以控制第四微波开关3035的第二输入端与第四微波开关3035的输出端连通，输出第一倍频子单元3034产生的第一信号。
本发明实施例基于目标频率所属的第二频率范围的不同子集，通过第一射频锁相环路、第一射频锁相环路和分频子单元，或者第一射频锁相环路和第一倍频子单元，产生不同频率的第一信号，能实现宽频带内任意频率下0-360度的相位调节。
基于上述任一实施例的内容，如图2所示，第一射频锁相环路3031，包括：锁相环和压控振荡器。
具体地，第一射频锁相环路3031可以采用锁相环加压控振荡器（Voltage-Controlled Oscillator，VCO）的电路结构，以实现将第二信号作为参考，生成频率与第二信号不同的第三信号并输出。
本发明实施例通过锁相环和压控振荡器，能实现将第二信号作为参考，生成频率与第二信号不同的第三信号，从而能实现宽频带内任意频率下0-360度的相位调节。
基于上述任一实施例的内容，如图2所示，分频子单元3033，包括：分频器30331和第一滤波器30332。
具体地，分频子单元3033可以包括分频器30331和第一滤波器30332。
分频器30331的输入端可以与分频子单元3033的输入端电连接；分频器30331的输出端可以与第一滤波器30332的输入端电连接；第一滤波器30332的输出端可以与分频子单元3033的输出端电连接。
分频器30331可以对第三信号进行分频处理。
可选地，第一滤波器30332可以为带通滤波器。第一滤波器30332的带通频率范围，可以为第四频率范围。
本发明实施例通过分频器对第三信号进行分频处理，通过第一滤波器对分频处理后的第三信号进行滤波，得到第一信号，能得到质量更佳的第一信号。
基于上述任一实施例的内容，如图2所示，第一倍频子单元3034，包括：倍频器30341和第二滤波器30342。
具体地，第一倍频子单元3034可以包括倍频器30341和第二滤波器30342。
第一倍频子单元3034的输入端可以与第一倍频子单元3034的输入端电连接；倍频器30341的输出端可以与第二滤波器30342的输入端电连接；第二滤波器30342的输出端可以与第一倍频子单元3034的输出端电连接。
倍频器30341可以对第三信号进行倍频处理。
可选地，第二滤波器30342可以为带通滤波器。第二滤波器30342的带通频率范围，可以为第五频率范围。
本发明实施例通过倍频器对第三信号进行倍频处理，通过第二滤波器对倍频处理后的第三信号进行滤波，得到第一信号，能得到质量更佳的第一信号。
基于上述任一实施例的内容，如图2所示，信号生成模块30，还包括：放大器306。
第二微波开关305的输出端与信号生成模块30的输出端通过放大器306连接。
具体地，信号生成模块30还可以包括放大器306。第二微波开关305的输出端输出的第一信号，可以通过放大器306进行信号放大，提高第一信号的质量。放大器306对第一信号进行信号放大之后，可以通过信号生成模块30的输出端输出信号放大后的第一信号。
本发明实施例通过放大器对第一信号进行信号放大，能提高信号生成模块输出的第一信号的质量。
基于上述任一实施例的内容，如图2所示，时钟信号产生模块10，包括：第二控制单元101和信号产生单元102。
具体地，时钟信号产生模块10可以主要包括第二控制单元101和信号产生单元102。
可选地，第二控制单元101可以为可编程只读存储器（Programmable Read-OnlyMemory，PROM）、可擦除可编程只读存储器（Erasable Programmable Read-Only Memory，EPROM）、电可擦除的可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）、可编程阵列逻辑（Programmable Array Logic，PAL）、通用阵列逻辑（Generic Array Logic，GAL）、复杂可编程逻辑器件CPLD（Complex Programmable LogicDevice）、可擦除可编程逻辑器件（Erasable Programmable Logic Device，EPLD）、现场可编程逻辑阵列（Field Programmable Logic Array，FPLA）、现场可编程逻辑门阵列（FieldProgrammable Gate Array，FPGA）、可编程片上系统（System On Programmable Chip，SOPC）、在系统可编程（In-System Programming，ISP）器件等可编程逻辑器件器件中的至少一种。
第二控制单元101，可以用于控制信号产生单元102。第二控制单元101可以与信号产生单元102电连接，以控制信号产生单元102。
信号产生单元102，用于在第二控制单元101的控制下，产生时钟信号。
具体地，户可以根据需求，将时钟频率输入第二控制单元101。第二控制单元101通过控制信号产生单元102，使得信号产生单元102输出频率为时钟频率的时钟信号。
本发明实施例通过第二控制单元控制信号产生单元产生频率为特定值的时钟信号，能更灵活地产生宽频带内任意频率的时钟信号，作为各通道公用的参考，能更简单、方便地使得各通道之间相参。
基于上述任一实施例的内容，如图2所示，信号产生单元102，包括：顺次连接的参考子单元1021、第二射频锁相环路1022和第二倍频子单元1023。
具体地，信号产生单元102可以包括参考子单元1021、第二射频锁相环路1022和第二倍频子单元1023。
参考子单元1021的输出端可以与第二射频锁相环路1022的输入端电连接；第二射频锁相环路1022的输出端可以与第二倍频子单元1023的输入端电连接；第二倍频子单元1023的输出端可以与信号产生单元102的输出端电连接。
参考子单元1021，用于产生参考信号。
具体地，参考子单元1021可以在第二控制单元101的控制下，产生频率为参考频率的参考信号。
参考子单元1021可以作为第二射频锁相环路1022的参考源，向第二射频锁相环路1022提供参考信号。
可选地，参考信号可以为频率为特定值的微波信号或毫米波信号。
第二射频锁相环路1022，用于对参考信号进行锁相处理。
具体地，第二射频锁相环路1022可以将参考信号作为参考，对参考信号进行锁相处理，生成频率与参考信号不同的第四信号并输出。第四信号是进行锁相处理后的参考信号。
可选地，第二射频锁相环路1022的内部结构可以包括锁相环或者其他可以实现信号的频率与相位相关的电路。对于第二射频锁相环路1022的具体电路结构，本发明实施例不进行具体限定。
第二倍频子单元1023，用于对进行锁相处理后的参考信号进行倍频处理，输出时钟信号。
具体地，第二倍频子单元1023可以对进行锁相处理后的参考信号进行倍频处理，从而得到时钟信号并输出。
第二倍频子单元1023的内部结构可以包括倍频器或者其他可以用于对信号进行倍频处理的电路。对于第二倍频子单元1023的具体电路结构，本发明实施例不进行具体限定。
本发明实施例通过第二射频锁相环路对参考子单元提供的参考信号进行锁相处理，并通过第二倍频子单元对进行锁相处理后的参考信号进行倍频处理，能得到更稳定的时钟信号。
基于上述任一实施例的内容，如图2所示，第二射频锁相环路1022，包括：锁相环和压控振荡器。
具体地，第二射频锁相环路1022可以采用锁相环加压控振荡器的电路结构，以实现对参考信号进行锁相处理，生成频率与参考信号不同的信号并输出。
本发明实施例通过锁相环和压控振荡器，能实现将参考信号作为参考，生成频率与参考信号不同的第四信号，从而能得到更稳定的时钟信号。
为了便于对本发明上述各实施例的理解，下面以相位可调多通道信号源为双通道10M-24G相位可调信号源为例，描述本发明上述各实施例提供的相位可调多通道信号源的工作过程。
首先将参考子单元1021产生的频率为10MHz的参考信号，由第二射频锁相环路1022和第二倍频子单元1023通过锁相倍频模式，输出6GHz稳定的信号。
将6GHz信号作为时钟信号，通过功率分配模块20分配至各个通道的直接数字合成器302。再由第一控制单元301控制直接数字合成器302，输出频率属于10MHz-500MHz的第二信号，作为参考信给到第一射频锁相环路3031来锁定第一射频锁相环路3031中的VCO，使得该VCO输出频率属于6GHz-12GHz的第三信号。并且，可以由第一控制单元301控制直接数字合成器302，实现直接数字合成器302输出的信号的相位可调，从而实现6GHz-12GHz内任意输出频率的相位可调。
对于10MHz-500MHz（即第一频率范围）的第一信号，可以通过第一控制单元301控制第一微波开关304和第二微波开关305，选择直接由直接数字合成器302输出。输出信号相位调节直接由第一控制单元301控制直接数字合成器302来实现。
对于500MHz-6GHz（即第四频率范围）的第一信号，可以通过与第三微波开关3032选择使6GHz-12GHz（即第三频率范围）信号经过分频器30331来实现，相位调节时只需将6GHz-12GHz调节的相位量乘以其分频比即可（例如：输出3GHz的信号是6GHz的信号经过2分频后输出的，因而3GHz的信号的相位调节量是6GHz的信号的相位调节量乘以2）。同理，实现12GHz-24GHz（即第五频率范围）频率的相位调节时，通过开关选择来将6GHz-12GHz的信号经过一个2倍频器后，输出12GHz-24GHz的第一信号。同样在倍频时相位调节只需将6GHz-12GHz的信号调节的相位量除以2即可。
由此可以看出，单通道相位可调的实现方式：由锁相环和倍频方式实现固定频率给直接数字合成器作为参考时钟；将直接数字合成器的输出作为第二参考，给到第一射频锁相环路。通过上述方式，能够实现当设定一个输出频率（即目标频率）之后，可以调整直接数字合成器输出的相位；然后，调整后的相位再通过锁相环来实现输出的射频信号（即第一信号）的相位调整。并且，可以通过开关选择对信号进行分频或者倍频的方式来进行频率的扩展。低段的频率输出可以由直接数字合成器直接输出。通过开关来进行合路输出，整体输出宽频带的相位可调信号。只需设置合适的相位调节步进就可以实现宽带频率的相位调节。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种相位可调多通道信号源，其特征在于，包括：时钟信号产生模块、功率分配模块和多个信号生成模块；
所述时钟信号产生模块，用于产生时钟信号；所述时钟信号产生模块的输出端与所述功率分配模块的输入端连接；
所述功率分配模块的每一输出端分别连接一个所述信号生成模块；所述功率分配模块，用于将所述时钟信号分配至每一所述信号生成模块；
所述信号生成模块，用于基于所述时钟信号，在目标频率范围内输出目标频率和第一相位的第一信号；所述第一相位是基于所述目标频率确定的；
所述信号生成模块，包括：第一控制单元、直接数字合成器、变频单元、第一微波开关和第二微波开关；
所述第一控制单元，分别与所述直接数字合成器、所述变频单元、所述第一微波开关和所述第二微波开关；
所述直接数字合成器的输出端与所述第一微波开关的输入端连接；
所述直接数字合成器，用于在所述第一控制单元的控制下，以所述时钟信号为参考，输出第二信号；
所述第一微波开关的第一输出端与所述第二微波开关的第一输入端连接；所述第一微波开关的第二输出端与所述变频单元的输入端连接；
所述变频单元的输出端与所述第二微波开关的第二输入端连接；所述第二微波开关的输出端与所述信号生成模块的输出端连接；
所述变频单元，用于对所述第二信号进行变频处理，输出所述第一信号。
2.根据权利要求1所述的相位可调多通道信号源，其特征在于，所述变频单元，包括：第一射频锁相环路、第三微波开关、分频子单元、第一倍频子单元和第四微波开关；
所述第一控制单元，分别与所述第一射频锁相环路、所述第三微波开关和所述第四微波开关连接；
所述第一射频锁相环路的输入端与所述变频单元的输入端连接；所述第一射频锁相环路的输出端与所述第三微波开关的输入端连接；
所述第一射频锁相环路，用于对所述第二信号进行锁相处理，输出第三信号；
所述第三微波开关的第一输出端与所述分频子单元的输入端连接；所述第三微波开关的第二输出端与所述第一倍频子单元的输入端连接；所述第三微波开关的第三输出端与第四微波开关的第三输入端连接；
所述分频子单元，用于对所述第三信号进行分频处理；
所述第一倍频子单元，用于对所述第三信号进行倍频处理；
所述第四微波开关的输出端与所述变频单元的输出端连接。
3.根据权利要求2所述的相位可调多通道信号源，其特征在于，所述第一射频锁相环路，包括：锁相环和压控振荡器。
4.根据权利要求2所述的相位可调多通道信号源，其特征在于，所述分频子单元，包括：分频器和第一滤波器。
5.根据权利要求2所述的相位可调多通道信号源，其特征在于，所述第一倍频子单元，包括：倍频器和第二滤波器。
6.根据权利要求1所述的相位可调多通道信号源，其特征在于，所述信号生成模块，还包括：放大器；
所述第二微波开关的输出端与所述信号生成模块的输出端通过所述放大器连接。
7.根据权利要求1至6任一所述的相位可调多通道信号源，其特征在于，所述时钟信号产生模块，包括：第二控制单元和信号产生单元；
所述信号产生单元，用于在所述第二控制单元的控制下，产生所述时钟信号。
8.根据权利要求7所述的相位可调多通道信号源，其特征在于，所述信号产生单元，包括：顺次连接的参考子单元、第二射频锁相环路和第二倍频子单元；
所述参考子单元，用于产生参考信号；
所述第二射频锁相环路，用于对所述参考信号进行锁相处理；
所述第二倍频子单元，用于对进行锁相处理后的所述参考信号进行倍频处理，输出所述时钟信号。
9.根据权利要求8所述的相位可调多通道信号源，其特征在于，所述第二射频锁相环路，包括：锁相环和压控振荡器。
CN202310701126.0A 2023-06-14 2023-06-14 相位可调多通道信号源 Active CN116449912B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310701126.0A CN116449912B (zh) 2023-06-14 2023-06-14 相位可调多通道信号源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310701126.0A CN116449912B (zh) 2023-06-14 2023-06-14 相位可调多通道信号源

Publications (2)

Publication Number Publication Date
CN116449912A CN116449912A (zh) 2023-07-18
CN116449912B true CN116449912B (zh) 2023-10-03

Family

ID=87122269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310701126.0A Active CN116449912B (zh) 2023-06-14 2023-06-14 相位可调多通道信号源

Country Status (1)

Country Link
CN (1) CN116449912B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117579166B (zh) * 2024-01-17 2024-03-26 华北电力大学（保定） 光纤射频信号长距离多站点稳定传输系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560785A (zh) * 2013-10-28 2014-02-05 中国电子科技集团公司第四十一研究所 一种产生相位相干信号的方法与装置
CN104055516A (zh) * 2013-03-20 2014-09-24 上海联影医疗科技有限公司 一种多通道射频信号控制系统
CN105515583A (zh) * 2015-12-25 2016-04-20 北京无线电计量测试研究所 一种原子钟频率与相位调整装置、频率和相位检测装置
CN113132077A (zh) * 2021-04-19 2021-07-16 腾讯科技（深圳）有限公司 一种时钟同步系统、信号同步的控制方法以及存储介质
CN115037387A (zh) * 2022-05-31 2022-09-09 中星联华科技（北京）有限公司 多通道微波信号源装置、系统及信号处理方法
CN115603763A (zh) * 2021-06-28 2023-01-13 中兴通讯股份有限公司（Cn） 多通道信号合成电路及多通道信号合成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786337B2 (en) * 2012-05-14 2014-07-22 Ensphere Solutions, Inc. Low jitter clock generator for multiple lanes high speed data transmitter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104055516A (zh) * 2013-03-20 2014-09-24 上海联影医疗科技有限公司 一种多通道射频信号控制系统
CN103560785A (zh) * 2013-10-28 2014-02-05 中国电子科技集团公司第四十一研究所 一种产生相位相干信号的方法与装置
CN105515583A (zh) * 2015-12-25 2016-04-20 北京无线电计量测试研究所 一种原子钟频率与相位调整装置、频率和相位检测装置
CN113132077A (zh) * 2021-04-19 2021-07-16 腾讯科技（深圳）有限公司 一种时钟同步系统、信号同步的控制方法以及存储介质
CN115603763A (zh) * 2021-06-28 2023-01-13 中兴通讯股份有限公司（Cn） 多通道信号合成电路及多通道信号合成方法
CN115037387A (zh) * 2022-05-31 2022-09-09 中星联华科技（北京）有限公司 多通道微波信号源装置、系统及信号处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
相位可控多通道任意波形信号源卡设计;刘鑫;任勇峰;储成群;方炜;郑永秋;;仪表技术与传感器(第03期);全文 *

Also Published As

Publication number Publication date
CN116449912A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
TWI443971B (zh) 具成本效益的低雜訊單迴路微波合成器以及用於校準和程式規劃其之方法
US7701299B2 (en) Low phase noise PLL synthesizer
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
US8704562B2 (en) Ultra low phase noise signal source
CN116449912B (zh) 相位可调多通道信号源
EP1395841B1 (en) Low noise microwave synthesizer employing high frequency combs for tuning drift cancel loop
CN106067815B (zh) 一种基于dds和小数分频锁相环的频率合成器
CN107483049B (zh) 一种宽带捷变频频率源
US6396355B1 (en) Signal generator having fine resolution and low phase noise
CN110289858B (zh) 一种宽带细步进捷变频合系统
US7579916B1 (en) Low noise frequency synthesizer
CN117081588A (zh) 一种宽带低相噪捷变频率合成器及其信号合成方法
CN115347868B (zh) 用于产生低相位噪声信号的信号发生装置和信号发生方法
CN115395950B (zh) 一种频率合成器
US9722619B2 (en) Frequency synthesis device and method
KR101959789B1 (ko) 주파수합성기
US9490830B2 (en) Method and apparatus for synthesis of wideband low phase noise radio frequency signals
WO2023178552A1 (zh) 一种频率发生器
CN112087230A (zh) 宽带线性调频信号发生装置及方法
CN113872633A (zh) 一种uv波段宽带可重构收发机
KR20060128124A (ko) 광대역 주파수 합성기
KR101874105B1 (ko) 다대역 하이브리드 주파수 합성기
KR101208041B1 (ko) 광대역 주파수 합성을 위한 소형 주파수 합성기
Will et al. Microwave synthesizer with multiple phase adjustable output
KR20100075001A (ko) 광대역 주파수 합성기 및 이의 합성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant