CN101995542A - 半导体集成电路测试装置 - Google Patents

半导体集成电路测试装置 Download PDF

Info

Publication number
CN101995542A
CN101995542A CN2010102432389A CN201010243238A CN101995542A CN 101995542 A CN101995542 A CN 101995542A CN 2010102432389 A CN2010102432389 A CN 2010102432389A CN 201010243238 A CN201010243238 A CN 201010243238A CN 101995542 A CN101995542 A CN 101995542A
Authority
CN
China
Prior art keywords
divider
signal
integrated circuit
frequency
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102432389A
Other languages
English (en)
Inventor
黑田秀彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101995542A publication Critical patent/CN101995542A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G01R31/2824—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits testing of oscillators or resonators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics

Abstract

半导体集成电路测试装置包括：IC测试器，提供基于确定被分选的半导体集成电路的预分频器质量的条件的第一和第二控制信号；探针卡，连接至IC测试器并与半导体集成电路连接。探针卡包括：VCO，输出基于第一控制信号的具有给定频率的信号；基准预分频器，分频从VCO输出的信号的给定频率；功率可变装置，将具有给定频率和基于第二控制信号的给定功率的信号提供给被分选的预分频器；可变移相器，取消基于信号经过基准预分频器的路的长度和信号经过被分选的预分频器的路径长度之差的相位差；转换电路部件，将基于具有通过被分选的预分频器分频的频率的信号和从基准预分频器输出的信号之间的相位差的信号转换为DC电压并将DC电压输出到IC测试器。

Description

半导体集成电路测试装置
技术领域
本发明涉及用于测试半导体集成电路的半导体集成电路测试装置和使用此半导体集成电路测试装置的半导体集成电路测试方法，特别地，涉及具有探针卡的半导体集成电路测试装置和使用此半导体集成电路测试装置的半导体集成电路测试方法。
背景技术
近年来，移动通信IC(集成电路)和RF(射频)IC已经被高度地集成。结果，诸如PLL(锁相环)频率合成器和频率转换电路的许多功能电路已经被并入在IC中。例如，在用于移动电话的一些发送/接收IC和用于GPS(全球定位系统)的接收IC中，集成了除了诸如TCXO(温度补偿晶体振荡器)的基准振荡器之外的所有功能电路。
虽然如上所述半导体集成电路的尺寸已经年复一年地增加，但是成本竞争是剧烈的并且期望减少生产方面的成本。因此，必须更加可靠地并且快速地分选(sort)集成电路。为了尽可能地减少成本，必须在制造工艺之前的阶段，即，具有小的增加的价值的阶段，分选有缺陷的工件。
然而，在普通的RFIC制造工艺中，通过在晶圆的扩散之后执行片上DC测试来移除DC(直流)方面有缺陷的工件。然后，DC特性方面无缺陷的工件被传送到封装组装步骤，并且然后，再次进行DC检查并且最后，进行RF特性检查作为AC(交流)操作检查。如上所述，以封装的最终产品的形式进行RF电路的操作检查。即，以高成本进行RF电路的操作检查。当在此阶段RF电路被确定为有缺陷的工件时，这意味着在价格方面较差的效率以及对于减少成本的不利的措施。
为了解决此问题，要求在最小的制造成本的阶段中的晶圆状态中进行操作检查。
关于此，专利文献1(日本专利公开No.Heisei 1-194432A)公布一种集成电路芯片分选器。在集成电路芯片分选器中，微波振荡器104、功率分配器105、基准分频器106以及混频器107被安装在探针卡102上以执行分频电路的片上测量。通过输入/输出部件110、111、114、以及115将探针卡102连接至其中具有计频器的测量装置(测试器)101。探针112、113以及116被构造为被连接至要被分选的集成电路芯片(分频电路)103的电源、输入端子以及输出端子。
图1是用于描述在专利文献1中公布的集成电路芯片的操作的电路图。首先，微波振荡器104生成具有用于要被分选的电路分频器(circuit divider)的操作的功率和频率的信号。功率分配器105将信号分为两个信号。两个划分之后的信号中的一个被发送到要被分选的分频电路输入部件，由分频器进行n分频并且被输入到探针卡102上的混频器107。两个划分之后的信号中的另一个被探针卡上的基准分频器106进行n分频并且被提供给混频器。
接收到信号的输入时，混频器107输出下面的信号。当输入的信号具有相同的频率时，即，要被分选的分频器正常地操作并且与基准分频器106的输出信号频率相同的输出信号频率被获得时，混频器107的输出信号的频率变成O Hz。换言之，混频器107的输出信号的分量仅是DC分量。相反地，当输入的信号具有不同的频率时，即，要被分选的分频器没有正常地操作时，混频器107的输出信号不是DC并且IF(中间频率)频带中的信号被输出。
当通过内置在测量装置(测试器)101中的计频器测量这些输出信号的频率时，对于无缺陷的工件的测量结果是O Hz并且对于有缺陷的工件是给定的IF频率。据此，能够在片上状态下分选要被分选的分频器。换言之，预分频器电路通过使用内置于用于确定在一个固定的频率下输出频率是O Hz还是预定的IF频率的计频器中的测试器(AC测试器)，来确定工件的质量。
专利文献2(日本专利公开No.Heisei 9-288149A)公布了一种半导体集成电路频率分选器。在半导体集成电路频率分选器中，VCO(压控振荡器)、LPF(低通滤波器)、相位比较器、分频器(第二实施例)以及基准振荡器(第二实施例)被安装在探针卡上以执行分频电路的片上测量。要被测量的分频器和分选器组成锁相环电路。
图2A和图2B是用于描述在专利文献2中描述的半导体集成电路频率分选器的操作的电路图。通过使用相位比较器将从探针卡上的基准振荡器(第二实施例)输入的基准频率或者从IC测试器(第一实施例)提供的基准频率与通过由要被分选的分频器对VCO的频率进行分频获得的频率进行比较。作为该比较的结果获得的相位差信号被转换为通过LPF平滑的电压。通过转换的电压控制VCO的振荡频率的反馈回路形成并且用作锁相环。
这时，通过IC测试器测量LPF的输出电压并且基于通过测量获得的DC值确定质量。当要被分选的分频器(N分频)正常地操作时，VCO以是基准频率的N倍的频率振荡，并且因此，锁相环变成稳定并且输出特定的DC电压。当要被分选的分频器(N分频)没有正常地操作时，锁相环保持不稳定并且LPF的输出电压保持固定在下限或者上限。因此，通过在特定的范围(标准的)中确定这些输出电压能够确定质量。即，预分频器电路通过使用在一个固定的频率中确定输出电压是特定电压值还是输出下限或者输出上限的AC测试器或者DC测试器来确定工件的质量。
引用列表
[专利文献]
专利文献1：日本专利公开No.Heisei1-194432A
专利文献2：日本专利公开No.Heisei 9-288149A
发明内容
作为集成电路的操作检查，能够使用DC检查或者AC(RF)检查。通常，在DC检查中，检查操作电流或者终端电压。替代AC检查，在差分电路中，输入差分电压，测量差分输出的各电势和电势差并且在DC方面检查差分电路的动态范围和增益以执行替代AC(RF)操作的分选。
然而，尽管预分频器电路，特别地，当被内置在集成电路中时，由差分电路组成，其通常由主从型触发器电路等等组成。因此，由于其操作原则，在接通电源时，触发器电路被自激励并且执行锁存操作。为此，即使没有输入信号存在，电路也自振荡。因此，不可能在DC方面测量终端电压并且馈送输入电压并且检查输出电压。结果，难以在DC方面确定电路是否正常地操作。
因此，能够作为本情况中的操作检查的仅是在一些阶段中施加电源电压并且在自振荡时测量电路电流，并且主要在封装组装之后的RF分选步骤中进行检查。在此分选中，即使当在制造工艺中出现电路故障(参考图6)时，直到当电路取为最终产品的形式时才能够确定质量，使得很难减少成本。为了减少产品成本，重要的是，尽可能地在扩散步骤之后的片上状态中检查所有的操作。
因此，已经提出各种方法。例如，上述两个专利被引用为传统的技术。两个专利都公布了下述构造，其中AC电路被形成在探针卡上以在扩散步骤之后片上状态下执行操作检查，执行要被分选的预分频器的操作检查并且使用测试器确定它的质量。然而，根据传统的技术，仅基于一点来检查要被分选的预分频器：一个输入频率和一个输入功率。为此，当企图在具有上限和下限的使用的频率范围或者功率范围中检查预分频器时，必须进一步安装微波振荡器和基准振荡器，使得构造在探针卡上的电路变得复杂。此外，由于用于确定质量的测试器要求计频器和基准频率生成器，因此仅使用便宜的DC测试器的操作检查是很难实现的。
在前述的传统示例中，要求测试器的计频器并且通过仅使用DC测试器功能不能够进行测量。在后述的示例中，由于测量锁相环的LPF输出电压，因此通过仅使用DC测试器能够进行测量。然而，当企图通过一些输入的频率进行测试时，要求具有用于提供相应的基准信号频率的振荡器和可用信号源的AC测试器。当在探针卡上提供一些基准频率时，通过使用DC测试器能够进行测量，但是构造的电路变得复杂。此外，通常在工厂进行分选步骤并且许多的探针和处理器在周围操作。在具有高的干扰噪声的此种环境中，当相锁被断开时，不能够正常地执行测试。
本发明的半导体集成电路测试装置包括：IC测试器，该IC测试器被构造为提供基于用于确定要被分选的半导体集成电路的预分频器的质量的条件的第一和第二控制信号；和探针卡，该探针卡被连接至IC测试器并且被构造为与半导体集成电路相连接。探针卡包括：VCO(压控振荡器)，该VCO被构造为输出具有基于第一控制信号的给定频率的信号；基准预分频器，该基准预分频器被构造为对从VCO输出的信号的给定频率进行分频；功率可变装置，该功率可变装置被构造为将具有给定频率和基于第二控制信号的给定功率的信号提供给要被分选的预分频器；可变移相器，该可变移相器被构造为取消基于其中信号经过基准预分频器的路径的长度和其中信号经过要被分选的预分频器的路径的长度之间的差的相位差；以及转换电路部件，该转换电路部件被构造为将基于具有通过要被分选的预分频器分频的频率的信号和从基准预分频器输出的信号之间的相位差的信号转换为DC电压并且将DC电压输出到IC测试器。
本发明的半导体集成电路测试方法包括：连接探针卡与包括要被分选的预分频器的半导体集成电路；将基于用于确定要被分选的预分频器的质量的条件的第一和第二控制信号提供给探针卡；输出具有基于第一控制信号的给定频率的信号；通过使用探针卡的基准预分频器分频输出的信号的给定频率；将具有给定频率和基于第二控制信号的给定功率的信号提供给要被分选的预分频器；通过使用要被分选的预分频器分频提供的信号的给定频率；取消基于其中信号经过基准预分频器的路径的长度和其中信号经过要被分选的预分频器的路径的长度之间的差的相位差；以及将基于具有通过要被分选的预分频器分频的频率的信号和从基准预分频器输出的信号之间的相位差的信号转换为DC电压。
控制端子被连接至确定质量的DC测试器，并且通过由DC电压的施加控制的压控振荡器(VCO)和功率可变装置能够改变测量频率以及功率，仅在DC值方面通过IC测试器(DC测试器)能够分选由峰值保持电路转换的输出DC电压。此外，为了调整输入信号的相位和各种分频比并且稳定地测量并且分选DC值，提供诸如延迟线的可变移相器，从而能够调整输出DC值的电平。结果，通过仅使用DC测试器在作为低制造成本的阶段的片上阶段中能够执行具有对应于预分频器电路的各种缺陷模式的多频率和多功率的AC(RF)操作检查。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它方面、优点和特征将更加明显，其中：
图1是用于描述在专利文献1中公布的集成电路芯片的操作的电路图；
图2A和图2B是用于描述在专利文献2中描述的半导体集成电路频率分选器的操作的电路图；
图3是用于描述根据本发明的第一实施例中的半导体集成电路测试装置的构造的整体试图；
图4A至图4C是用于描述根据本发明的从LPF和峰值保持电路部件输出的信号的波形的波形图，其中图4A示出要被测量的预分频器正常地操作的情况，图4B示出要被测量的预分频器异常地操作并且峰值保持电路部件输出接近Vcc电压的DC电压的情况，并且图4C示出要被测量的预分频器异常地操作并且峰值保持电路部件输出接近GND电压的DC电压的情况；
图5是用于描述根据本发明的半导体集成电路测试方法的正常操作范围和操作测试的点之间的关系的概念图；
图6是用于描述根据本发明的半导体集成电路测试方法的操作测试的点、正常操作范围与缺陷操作模式之间的关系的概念图；
图7是用于描述根据本发明的第二实施例中的半导体集成电路测试装置的构造的整体视图；
图8A是用于描述根据本发明的第三实施例中的半导体集成电路测试装置的构造的整体视图；以及
图8B至图8D是用于描述根据本发明的从LPF和峰值保持电路部件输出的信号的波形的波形图，其中图8B示出要被测量的预分频器正常地操作的情况，图8C示出要被测量的预分频器异常地操作并且峰值保持电路部件输出接近Vcc电压的DC电压的情况，并且图8D示出要被测量的预分频器异常地操作并且峰值保持电路部件输出接近GND电压的DC电压的情况。
具体实施方式
在下文中，参考附图将会描述根据本发明的实施例。
(第一实施例)
图3是用于描述根据本发明的第一实施例中的半导体集成电路测试装置的构造的整体视图。半导体集成电路测试装置包括IC测试器10和探针卡20-1。
首先，将会描述本实施例中的半导体集成电路40-1。假定其中具有PLL的要被测量的预分频器41被连接至本实施例中的半导体集成电路测试装置。换言之，本实施例中的半导体集成电路测试装置旨在测试具有下述构造的半导体集成电路40-1。即，本实施例中的半导体集成电路40-1包括多个输入/输出部件、作为要被测试的预分频器的分频器41、VCO 42、LPF43以及PFD(相位频率检测器)44。在这里，PFD44、LPF 43以及VCO42被相互连接以形成反馈回路，并且作为PLL进行操作。
当被连接至探针卡20-1时，半导体集成电路40-1被设置为测试模式。在测试模式下，内置在半导体集成电路40-1中的组件之间的连接关系更改并且，特别地，解散了以作为PLL的反馈回路的形式的连接关系。在测试模式下内置在半导体集成电路40-1中的组件之间的连接关系如下所示。
半导体集成电路40-1中的第一输入/输出部件被连接至分频器41的第一输入部件。半导体集成电路40-1中的第二输入/输出部件被连接至分频器41的第二输入部件。分频器41的输出部件被连接至PFD44的第一输入部件。PFD44的输出部件被连接至LPF43的输入部件。LPF43的输出部件被连接至半导体集成电路40-1中的第三输入/输出部件。半导体集成电路40-1中的第四输入/输出部件被连接至PFD44的第二输入部件。由于VCO42不需要在测试模式下进行操作，所以没有必要使VCO42连接到任何组件。
接下来，将会描述本实施例中的探针卡20-1的构造。本实施例中的探针卡20-1包括多个输入/输出部件、VCO21、功率可变装置22、峰值保持电路部件23、可变移相器24、作为基准预分频器的分频器25以及多个探针26。在这里，延迟线可以被用作可变移相器24。
IC测试器10通过探针卡20-1的多个输入/输出部件连接至第一探针26、功率可变装置22的电源部件、压控振荡器21的第一输入/输出部件以及峰值保持电路部件23的第一输入/输出部件。压控振荡器21的第二输入/输出部件被连接至功率可变装置22的输入部件和可变移相器24的第一输入/输出部件。功率可变装置22的输出部件被连接至第二探针26。峰值保持电路部件23的第二输入/输出部件被连接至第三探针26。可变移相器24的第二输入/输出部件被连接至分频器25的第一输入/输出部件。分频器25的第二输入/输出部件被连接至第四探针26。
将会描述在测试模式下半导体集成电路40-1、被连接至半导体集成电路40-1的探针卡20-1以及被连接至探针卡20-1的IC测试器10的组件中的每一个的操作。
首先，IC测试器10将DC电压VT作为第一控制信号施加给探针卡20-1的VCO21。探针卡20-1的VCO21输出具有与由IC测试器10输出的DC电压VT相对应的频率fvco的信号。
在这里，具有从VCO21输出的频率fvco的信号被划分为两个信号。两个被划分的信号中的一个按顺序通过探针卡20-1的功率可变装置22和半导体集成电路40-1的分频器41被提供给半导体集成电路40-1的PFD44。两个被划分的信号中的另一个按顺序通过探针卡20-1的可变移相器24和探针卡20-1的分频器25也被提供给半导体集成电路40-1的PFD44。
功率可变装置22接收来自于IC测试器10的第二控制信号和具有从VCO21输出的频率fvco的信号的输入并且输出具有频率fvco和与第二控制信号相对应的预定的功率的信号。半导体集成电路40-1的分频器41分频从功率可变装置22输出的信号的频率并且输出具有频率fvco/N的信号。通过探针卡20-1将电压Vcc从IC测试器10提供给半导体集成电路40-1的分频器41。
可变移相器24对从VCO21输出的具有频率fvco的信号的相位进行预定的更改并且输出更改的信号。探针卡20-1的分频器25分频从可变移相器24输出的信号的频率并且输出具有频率fvco/N的信号。因此，被提供给半导体集成电路40-1的PFD44的两个信号的频率是相同的。然而，其中从VCO21输出的信号经过半导体集成电路40-1的分频器41的路径的长度未必与其中从VCO21输出的信号经过探针卡20-1的分频器25的路径的长度相同。结果，能够出现到达PFD44的两个信号之间的相位差。可变移相器24用于补偿相位差。换言之，通过可变移相器24来补偿与其中被输入到PFD44的两个信号经过的路径之间的长度的差相对应的相位差。
PFD44接收经过半导体集成电路40-1的分频器41的信号和经过探针卡20-1的分频器25的信号的输入，将信号的相位相互进行比较并且输出相位差信号作为比较结果。LPF43接收来自于PFD44的相位差信号的输入，将信号转换为DC电压并且输出DC电压。峰值保持电路部件23接收来自于LPF43的输出信号的输入，测量接收到的信号的DC电压并且将测量结果作为电压Vdc输出到IC测试器10。
IC测试器10能够基于电压Vdc确定要被测量的半导体集成电路40-1的预分频器正常地操作还是异常地操作。下面将会描述此确定方法。
首先，当要被测量的半导体集成电路40-1的预分频器正常地操作时，在PDF44的两个输入部件处，经过半导体集成电路40-1的分频器41的信号和经过探针卡20-1的分频器25的信号之间的相位关系始终是恒定的。因此，PFD44的输出始终是恒定的脉冲输出并且接收该输出的LPF43的输出变成恒定的DC电压。即使当恒定的DC电压被提供给峰值保持电路部件23时，输出变成相等的电压。被从峰值保持电路部件23输出到IC测试器10的电压的值变成Vcc电压和GND电压之间的中间值，例如，大约Vcc/2。
接下来，当要被测量的半导体集成电路40-1的预分频器异常地操作时，在PFD44的两个输入部件处，经过半导体集成电路40-1的分频器41的信号和经过探针卡20-1的分频器25的信号之间的相位差变化。为此，PFD44输出根据相位差变化的脉冲信号。接收脉冲信号的输入的LPF43输出三角波。接收三角波的输入的峰值保持电路部件23输出接近Vcc电压或者GND电压的DC电压。
图4A至图4C是用于描述根据本发明的从LPF43和峰值保持电路部件23输出的信号的波形的波形图。在这些波形图中的每一个中，水平轴表示时间并且垂直轴表示输出电压。图4A示出要被测量的半导体集成电路40-1的预分频器正常地操作的情况。图4B示出要被测量的半导体集成电路40-1的预分频器异常地操作并且峰值保持电路部件23输出接近Vcc电压的DC电压的情况。图4C示出要被测量的半导体集成电路40-1的预分频器异常地操作并且峰值保持电路部件23输出接近GND电压的DC电压的情况。
为了确定要被测量的半导体集成电路40-1的预分频器正常地还是异常地操作，期待的是，在正常操作中LPF43的输出电压充分地远离Vcc电压和GND电压。在此意义上，正常操作中的LPF43的输出电压的理想值是Vcc/2。然后，由于LPF43的输出电压基于被输入到PFD44的两个信号之间的相位差，输出电压的值未必是大约Vcc/2。因此，本实施例中的探针卡20-1能够通过使用可变移相器24将相位差调整为适当的值，来将正常操作中的LPF43的输出电压设置为大约Vcc/2。
如上所述，峰值保持电路部件23的输出信号的DC电压依赖于要被测量的半导体集成电路40-1的预分频器的操作状态而变化。因此，根据本实施例中的半导体集成电路测试方法，通过允许将DC电压反映在预定的分选标准上，通过使用IC测试器10的DC测试器来确定要被测量的半导体集成电路40-1的预分频器的质量。
本实施例的半导体集成电路测试装置能够通过使用IC测试器10的DC测试器来控制VCO21和功率可变装置22。即，通过单独地更改被输入到要被测量的半导体集成电路40-1的预分频器的分频器41的信号的频率和功率能够执行操作测试。
图5是用于描述根据本发明的半导体集成电路测试方法的正常操作范围和操作测试的点之间的关系的概念图。在此概念图中，水平轴表示输入信号的频率并且垂直轴表示输入信号的功率。
图6是用于描述根据本发明的半导体集成电路测试方法的操作测试的点、正常操作范围以及缺陷操作模式之间的关系的概念图。在此概念图中，水平轴表示输入信号的频率并且垂直轴表示输入信号的功率。
如上所述，根据本发明的半导体集成电路测试方法，能够在通过组合输入信号的频率和功率获得的多个点处执行要被测量的半导体集成电路40-1的预分频器的操作检查。结果，通过仅使用IC测试器10的DC测试器能够对应于各种缺陷模式分选要被测量的预分频器。即，根据本发明，在片上步骤中的早期阶段中能够移除有缺陷的工件。
(第二实施例)
图7是用于描述根据本发明的第二实施例中的半导体集成电路测试装置的构造的整体视图。半导体集成电路测试装置包括IC测试器10和探针卡20-2。
本实施例在PFD28和LPF27的位置中不同于本发明的第一实施例。即，在本发明的第一实施例中，要被测量的半导体集成电路40-1的预分频器包括PFD44和LPF43。然而，在本实施例中，替代地，探针卡20-2包括PFD28和LPF27。
这意味着在本实施例中，即使当要被测量的半导体集成电路40-2的预分频器不包括PLL电路时，能够与本发明的第一实施例中一样执行半导体集成电路测试方法。
首先，将会描述本实施例的半导体集成电路40-2。在本实施例中假定其中不具有PLL的要被测量的半导体集成电路40-2的预分频器被连接至半导体集成电路测试装置。换言之，本实施例中的半导体集成电路40-2旨在测试包括分频器41作为要被测量的预分频器的半导体集成电路40-2。半导体集成电路40-2仅需要包括分频器41和用于连接多个探针26的多个连接部件。
接下来，将会描述本实施例中的探针卡20-2的构造。通过将PFD28和LPF27添加到本发明的第一实施例中的探针卡20-1获得本实施例中的探针卡20-2。即，本实施例中的探针卡20-2包括多个输入/输出部件、VCO21、功率可变装置22、峰值保持电路部件23、可变移相器24、作为基准预分频器的分频器25以及多个探针26。
通过多个探针26将探针卡20-2连接到本实施例中要被测量的半导体集成电路40-2的预分频器获得的整个电路与通过将探针卡20-1连接到本发明的第一实施例中要被测量的半导体集成电路40-1的预分频器获得的电路相同。即，本实施例中的PFD28和LPF27分别对应于本发明的第一实施例中的PFD44和LPF43。
由于本实施例中的半导体集成电路测试装置的其它组件、组件之间的连接关系以及组件的操作与本发明的第一实施例中的相同，其进一步的详细描述被省略。由于本实施例中的使用半导体集成电路测试装置的半导体集成电路测试方法与本发明的第一实施例中的相同，其进一步的详细描述被省略。
在本实施例中，即使当要被测量的电路是单个预分频器、在其中具有PLL而不具有测试模式的预分频器电路、或者其中不具有PFD或者LPF的预分频器电路时，只要要被测量的电路具有预分频器电路的输入/输出端子，能够执行操作检查。即，本发明具有比本发明的第一实施例高的多用性。
(第三实施例)
图8A是用于描述根据本发明的第三实施例中的半导体集成电路测试装置的构造的整体视图。此半导体集成电路测试装置包括IC测试器10和探针卡20-3。
本实施例与本发明的第二实施例的不同之处主要在于从探针卡20-2、20-3的电路中的两个分频器41、25的输出到IC测试器10的输入的部件。此部件包括相位比较电路部件，该相位比较电路部件将两个信号的相位相互进行比较并且输出基于相位差的信号；和转换电路，该转换电路将相位比较电路部件的输出信号转换为DC电压。即，本发明的第二实施例中的探针卡20-2包括PFD28和LPF27作为相位比较电路部件，而本实施例中的探针卡20-3替代地包括MIX(MIXer：混频电路)30。另外，本发明的第二实施例中的探针卡20-2包括峰值保持电路部件23作为传统的电路部件，而本实施例中的探针卡20-3替代地包括平滑电路29。积分器能够被用作平滑电路29。
首先，将会描述本实施例中的半导体集成电路40-2。本实施例中的半导体集成电路40-2与本发明的第二实施例中的半导体集成电路40-2相同。本实施例中的半导体集成电路40-2的进一步的详细描述被省略。
接下来，将会描述本实施例中的探针卡20-3的构造。如上所述，通过从本发明的第二实施例中的探针卡20-2移除作为相位比较电路部件的PFD28和LPF27和作为转换电路部件的峰值保持电路部件23并且替代地添加作为相位比较电路部件的MIX30和作为转换电路部件的平滑电路29，获得本实施例中的探针卡20-3。
半导体集成电路40-2的分频器41的输出部件和探针卡20-3的分频器25的输出部件被连接至MIX30的两个输入部件。即，MIX30接收来自于半导体集成电路40-2的分频器41的输出信号和来自于探针卡20-3的分频器25的输出信号的输入。另一方面，平滑电路29的输入部件被连接至MIX30的输出部件。IC测试器10的输入部件被连接至平滑电路29的输出部件。
由于本实施例中的半导体集成电路测试装置的其它组件以及各组件之间的连接关系与本发明的第一实施例中的相同，其进一步的详细描述被省略。
将会描述本实施例中使用半导体集成电路测试装置的半导体集成电路测试方法。根据本实施例中的半导体集成电路测试方法，通过MIX30将来自于半导体集成电路40-2的分频器41的输出信号的相位与来自于探针卡20-3的分频器25的输出信号的相位进行比较。接下来，通过平滑电路29来DC转换MIX30的输出信号。由于本实施例中的其它步骤与本发明的第二实施例中的相同，因此其描述被省略。
与本发明的第二实施例相比较，将会详细地描述本发明的优点。考虑预分频器电路的分频比N在诸如GHz带的高频率中小的情况。在这样的情况下，由于预分频器的输出信号的频率fout变高，所以通过使用普通PFD的相位比较是困难的。
例如，当企图在4GHz带中在N＝2的情况下检查2分频器时，需要在2GHz带中执行相位比较。然而，普通的相位比较器仅操作最多大约数十MHz。为此，通常的测量是困难的。
在这样的情况下，与在本实施例中的预分频器20-3中一样，当通过MIX30相互比较来自于两个分频器41、25的两个输出信号的相位并且通过平滑电路29DC转换MIX30的输出信号时，即使分频器的输出信号始终具有高频率，也能够实现预分频器的操作测试。
将会描述本实施例中的根据半导体集成电路测试方法的半导体集成电路的质量的确定。当半导体集成电路40-2是无缺陷的工件时，从平滑电路29输出的DC电压变成GND电压和Vcc电压之间的中间电压。相反地，当半导体集成电路40-2是有缺陷的工件时，从平滑电路29输出的DC电压变成接近GND电压或者Vcc电压的电压。
即，在本实施例中用于确定半导体集成电路的质量的标准与本发明的第一或者第二实施例相同。因此，同样在本实施例中，优选的是，将MIX30设置为在半导体集成电路40-2是无缺陷的工件的情况下从平滑电路29输出的DC电压大约是Vcc/2。
总之，根据本发明的半导体集成电路测试装置和使用此装置的半导体集成电路测试方法，能够使用便宜的DC测试器10作为IC测试器。此外，通过将DC可控的VCO21和功率可变装置22安装在探针卡20-1至20-3上，在除了传统的一个点之外的多个点能够执行作为预分频器电路的基本特性的输入灵敏性特性的操作检查。此外，通过使用DC测试器在片上状态下能够执行与各种缺陷模式相对应的分选。
在没有矛盾的范围内能够根据需要组合上述本发明的实施例。

Claims (7)

1.一种半导体集成电路测试装置，包括：
IC测试器，所述IC测试器被构造为提供基于用于确定要被分选的半导体集成电路的预分频器的质量的条件的第一和第二控制信号；和
探针卡，所述探针卡被连接至所述IC测试器并且被构造为与所述半导体集成电路相连接，
其中所述探针卡包括：
VCO(压控振荡器)，所述VCO被构造为输出具有基于所述第一控制信号的给定频率的信号；
基准预分频器，所述基准预分频器被构造为分频从所述VCO输出的所述信号的所述给定频率；
功率可变装置，所述功率可变装置被构造为将具有所述给定频率和基于所述第二控制信号的给定功率的信号提供给要被分选的所述预分频器；
可变移相器，所述可变移相器被构造为取消基于信号经过所述基准预分频器的路径的长度和信号经过要被分选的所述预分频器的路径的长度之间的差的相位差；以及
转换电路部件，所述转换电路部件被构造为将基于具有由要被分选的所述预分频器分频的频率的信号和从所述基准预分频器输出的信号之间的相位差的信号转换为DC电压并且将所述DC电压输出到所述IC测试器。
2.根据权利要求1所述的半导体集成电路测试装置，其中所述可变移相器包括延迟线。
3.根据权利要求1所述的半导体集成电路测试装置，其中所述探针卡还包括相位比较电路部件，所述相位比较电路部件被构造为对要被分选的所述预分频器的输出信号的相位与所述基准预分频器的输出信号的相位进行比较并且输出基于所述相位差的信号。
4.根据权利要求3所述的半导体集成电路测试装置，其中所述相位比较电路部件包括：
PFD(相位频率检测器)，所述PFD被构造为输入要被分选的所述预分频器的所述输出信号和所述基准预分频器的所述输出信号；和
LPF(低通滤波器)，所述LPF被连接至所述PFD的输出侧。
5.根据权利要求3所述的半导体集成电路测试装置，
其中所述相位比较电路部件包括混频器电路，所述混频器电路被构造为输入要被分选的所述预分频器的所述输出信号和所述基准预分频器的所述输出信号，
其中所述转换电路部件包括平滑电路，所述平滑电路被构造为将所述混频器电路的输出信号转换为DC电压。
6.根据权利要求5所述的半导体集成电路测试装置，其中所述平滑电路包括积分器。
7.一种半导体集成电路测试方法，包括：
连接探针卡与包括要被分选的预分频器的半导体集成电路；
将基于用于确定要被分选的所述预分频器的质量的条件的第一和第二控制信号提供给所述探针卡；
输出具有基于所述第一控制信号的给定频率的信号；
通过使用所述探针卡的基准预分频器分频所述输出的信号的给定频率；
将具有所述给定频率和基于所述第二控制信号的给定功率的信号提供给要被分选的所述预分频器；
通过使用要被分选的所述预分频器分频所述提供的信号的给定频率；
取消基于信号经过所述基准预分频器的路径的长度和信号经过要被分选的所述预分频器的路径的长度之间的差的相位差；以及
将基于具有由要被分选的所述预分频器分频的频率的信号和从所述基准预分频器输出的信号之间的相位差的信号转换为DC电压。
CN2010102432389A 2009-08-03 2010-07-30 半导体集成电路测试装置 Pending CN101995542A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009180326A JP2011033488A (ja) 2009-08-03 2009-08-03 半導体集積回路テスト装置
JP2009-180326 2009-08-03

Publications (1)

Publication Number Publication Date
CN101995542A true CN101995542A (zh) 2011-03-30

Family

ID=43526398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102432389A Pending CN101995542A (zh) 2009-08-03 2010-07-30 半导体集成电路测试装置

Country Status (3)

Country Link
US (1) US20110025360A1 (zh)
JP (1) JP2011033488A (zh)
CN (1) CN101995542A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160883A (zh) * 2015-03-27 2016-11-23 江苏艾科半导体有限公司 一种射频收发器自动测试系统
CN106238352A (zh) * 2016-08-30 2016-12-21 扬州江新电子有限公司 一种双向对称型集成器件分选机控制电路及分选方法
CN108254666A (zh) * 2017-12-25 2018-07-06 建荣半导体（深圳）有限公司 一种针对蓝牙系统级的晶圆测试装置及方法
CN117269735A (zh) * 2023-11-21 2023-12-22 甘肃送变电工程有限公司 基于电磁微波手段的电力工器具智能电子芯片检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875006A (en) * 1988-09-01 1989-10-17 Photon Dynamics, Inc. Ultra-high-speed digital test system using electro-optic signal sampling
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
CA2308820A1 (en) * 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
US7228248B2 (en) * 2005-09-09 2007-06-05 Advantest Corporation Test apparatus, timing generator and program therefor
JP5124019B2 (ja) * 2008-06-09 2013-01-23 株式会社アドバンテスト 試験装置
EP2253966B1 (en) * 2009-05-18 2014-04-30 Dialog Semiconductor GmbH Self-trim and self-test of on-chip values

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160883A (zh) * 2015-03-27 2016-11-23 江苏艾科半导体有限公司 一种射频收发器自动测试系统
CN106238352A (zh) * 2016-08-30 2016-12-21 扬州江新电子有限公司 一种双向对称型集成器件分选机控制电路及分选方法
CN106238352B (zh) * 2016-08-30 2018-12-11 扬州江新电子有限公司 一种双向对称型集成器件分选机控制电路及分选方法
CN108254666A (zh) * 2017-12-25 2018-07-06 建荣半导体（深圳）有限公司 一种针对蓝牙系统级的晶圆测试装置及方法
CN108254666B (zh) * 2017-12-25 2020-06-05 建荣半导体（深圳）有限公司 一种针对蓝牙系统级的晶圆测试装置及方法
CN117269735A (zh) * 2023-11-21 2023-12-22 甘肃送变电工程有限公司 基于电磁微波手段的电力工器具智能电子芯片检测方法
CN117269735B (zh) * 2023-11-21 2024-01-23 甘肃送变电工程有限公司 基于电磁微波手段的电力工器具智能电子芯片检测方法

Also Published As

Publication number Publication date
US20110025360A1 (en) 2011-02-03
JP2011033488A (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
US11860223B2 (en) Method of generating self-test signals, corresponding circuit and apparatus
CN101657968B (zh) 成本有效的低噪声单环路合成器
US7352250B2 (en) Phase locked loop circuits, offset PLL transmitters, radio frequency integrated circuits and mobile phone systems
US20110273197A1 (en) Signal generator for a built-in self test
US9046565B2 (en) Built-in self-test for radio frequency systems
CN106656122B (zh) 用于调节时钟信号中的占空比的装置和方法
US8000921B2 (en) Method and apparatus for synchronizing signals in a testing system
US9091724B2 (en) Synthesizer having adjustable, stable and reproducible phase and frequency
US8816777B2 (en) Microwave synthesizer
CN101995542A (zh) 半导体集成电路测试装置
US8044726B2 (en) Systems and methods for self testing a voltage controlled oscillator
US6895229B2 (en) Receiver arrangement for receiving frequency-modulated radio signals and methods of adapting and testing a receiving branch of the receiver arrangement
US20060233112A1 (en) Controllable frequency divider circuit, transmitter/receiver with a controllable frequency divider circuit, and a method for carrying out a loop-back test
Ozev et al. Wafer-level RF test and DfT for VCO modulating transceiver architectures
CN100361402C (zh) 高频接收装置
CN111049599B (zh) 一种两点调制无线通信发射机的校准方法
Mallach et al. A broadband frequency ramp generator for very fast network analysis based on a fractional-N phase locked loop
EP2638407B1 (en) Methods and systems for production testing of dco capacitors
US8143958B2 (en) Systems and methods for self testing a voltage controlled oscillator in an open loop configuration
US20150145536A1 (en) Methods and Systems for Production Testing of Capacitors
US7627027B2 (en) Method for measuring locking time and frequency error in RF receiver
Kumagai et al. A spectrum analyzer using a high speed hopping PLL synthesizer
KR100585112B1 (ko) Pll 회로의 주파수 분주기, 이를 포함하는 pll 회로, 및 pll 회로의 주파수 분주기의 레지스터 검사 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110330