JP5124019B2 - 試験装置 - Google Patents

Description

本発明は、試験装置に関する。

少ないデータ伝送線路を介して半導体回路間でデータを送受信するために、シリアルデータ伝送が利用される。シリアルデータ伝送としては、ＣＤＲ（Clock and Data Recovery）方式や、ソースシンクロナス方式が利用される。ＣＤＲ方式では、８Ｂ１０Ｂ符号化や４Ｂ５Ｂ符号化などを利用して、シリアルデータが、所定期間以上、連続して同一値をとらないように符号化され、同期用のクロック信号がシリアルデータに埋め込まれる。

シリアルデータを出力する半導体回路を被試験デバイス（Device Under Test：ＤＵＴ）として試験する場合、半導体試験装置（単に試験装置ともいう）の入力段にはＣＤＲ回路が設けられる。ＣＤＲ回路は、シリアルデータから基準となるクロック信号を抽出し、これをもとにストローブ信号を生成してシリアルデータの各ビットデータをラッチする。試験装置は、再生されたデータをそのデータがとるべき期待値と比較し、ＤＵＴの良否を判定する。特許文献１、２には関連技術が開示される。

たとえば、特許文献２には、ＰＬＬ（Phase Locked Loop）回路を利用したＣＤＲ回路が開示される。この回路では、シリアルデータに付随するクロック信号の位相と、それにもとづいて生成したストローブ信号の位相が一致するように、フィードバックにより電圧制御発振器の発振周波数が制御される。その結果、ストローブ信号の位相を、シリアルデータのジッタに追従して調節することができる。

ＤＵＴの試験方法のひとつとして、タイミングマージンや振幅マージンを試験するマージン試験が行われる。すなわち、ＤＵＴからのシリアルデータをラッチ（取り込む）際に、ＣＤＲによって再生されたストローブ信号の位相を、所定の間隔で段階的にシフトさせていき、各位相ごとにパスもしくはフェイルを判定する。あるいは、ＤＵＴからのシリアルデータをラッチ（取り込む）際に、シリアルデータの１、０のレベル判定のためのしきい値電圧を、複数レベルで変化させ、レベルごとにパスもしくはフェイルを判定する。マージン試験を複数のパラメータ（タイミングと振幅の組み合わせなど）について行うことにより、各パラメータのマトリクス的な組み合わせごとに、パス、フェイルをプロットしたＳｈｍｏｏプロットを作成することができる。

ＤＵＴからシリアルデータが出力されるタイミングが、そのときどきで変化する場合、シリアルデータの先頭部分（ヘッダ）に所定のパターンを埋め込んでおき、試験装置側で所定パターンを検出することで、ＤＵＴからのデータ出力のタイミングを取得する機能（ハント機能）が利用される。試験装置は、ハント機能によってシリアルデータの先頭位置を取得した後、その所定サイクル後に、シリアルデータを期待値パターンとの比較を開始する（特許文献３参照）。
特開平２−６２９８３号公報 特開２００７−１７２５７号公報 特開２００６−３２１６号公報 特開２００８−２８６２８号公報

ハント機能を備える試験装置において、上述のマージン試験を実行する場合について考察する。この場合、マージン試験によって、データを取り込むタイミングや、レベル判定のしきい値電圧を変化させると、ヘッダパターンを正しく取り込めなくなるため、ハント機能に支障を来たす。ヘッダパターンの位置を正確に特定できないと、ＤＵＴからのシリアルデータと期待値パターンとのサイクルがずれてしまうため、正確なパスフェイル判定も不可能となるという問題が生ずる。かかる問題は、マージン試験以外の試験を実行する場合にも発生しうる。

本発明はかかる課題に鑑みてなされたものであり、その包括的な目的は、ハント処理を実行しつつ、さまざまな試験を実行可能な試験装置の提供にある。

本発明のある態様は、被試験デバイスから出力される複数のチャンネルの出力データを試験する試験装置に関する。試験装置は、隣接する２つのチャンネルを１つのペアとして構成される。各ペアごとに、第１チャンネルと第２チャンネルを含む。一方の第１チャンネルは、被試験デバイスから当該第１チャンネルに入力される第１出力データのレベルを、第１ストローブ信号に応じたタイミングで判定する第１タイミングコンパレータと、第１出力データから、クロックのエンベロープを抽出する第１クロックエンベロープ抽出部と、第１クロックエンベロープ抽出部により抽出されたクロックのエンベロープを基準として、第１ストローブ信号を再生する第１クロックリカバリ回路と、第１タイミングコンパレータの出力を第１ストローブ信号に応じたタイミングでラッチする第１メインラッチ回路と、第１クロックエンベロープ抽出部により抽出されたクロックのエンベロープを、第１ストローブ信号に応じたタイミングでラッチする第１サブラッチ回路と、第１メインラッチ回路の出力を所定のヘッダパターンと比較する第１ハント回路と、第１ハント回路によって第１メインラッチ回路の出力とヘッダパターンとの一致が検出されたことを契機として、第１メインラッチ回路の出力を、所定の期待値パターンと比較する第１期待値比較部と、を備える。他方の第２チャンネルは、被試験デバイスから当該第２チャンネルに入力される第２出力データのレベルを、第２ストローブ信号により指定されるタイミングで判定する第２タイミングコンパレータと、第２出力データから、クロックのエンベロープを抽出する第２クロックエンベロープ抽出部と、第２クロックエンベロープ抽出部により抽出されたクロックのエンベロープを基準として、第２ストローブ信号を再生する第２クロックリカバリ回路と、第１ストローブ信号に可変の位相シフトを与える第１遅延回路と、第２タイミングコンパレータの出力と第１サブラッチ回路の出力とを受け、いずれかを選択して出力する第１セレクタと、第１遅延回路の出力と第２ストローブ信号とを受け、いずれかを選択する第２セレクタと、第１セレクタの出力を、第２セレクタの出力信号に応じたタイミングでラッチする第２メインラッチ回路と、第２メインラッチ回路の出力を所定のヘッダパターンと比較する第２ハント回路と、第２ハント回路によって第２メインラッチ回路の出力とヘッダパターンとの一致が検出されたことを契機として、第２メインラッチ回路の出力を、所定の期待値パターンと比較する第２期待値比較部と、を備える。

この態様によれば、第１セレクタに第２タイミングコンパレータの出力を、第２セレクタに第２ストローブ信号を選択させる第１モードと、第１セレクタに第１サブラッチ回路の出力を、第２セレクタに第１遅延回路の出力を選択させる第２モードを切り換えることができる。第１モードでは、第１チャンネルと第２チャンネルそれぞれについて、独立した試験を実行できる。第２モードでは、第１遅延回路の位相シフト量を変化させることにより、ハント機能に影響を及ぼすことなく、第１出力データについてタイミングマージン試験を行うことができる。

第２チャンネルは、第２クロックエンベロープ抽出部により抽出されたクロックのエンベロープを、第２ストローブ信号に応じたタイミングでラッチする第２サブラッチ回路をさらに備えてもよい。第１チャンネルは、第２ストローブ信号に可変の位相シフトを与える第２遅延回路と、第１タイミングコンパレータの出力と第２サブラッチ回路の出力とを受け、いずれかを選択して出力する第３セレクタと、第２遅延回路の出力と第１ストローブ信号とを受け、いずれかを選択する第４セレクタと、をさらに備えてもよい。第１メインラッチ回路は、第３セレクタの出力を第４セレクタの出力信号に応じたタイミングでラッチするよう構成されてもよい。第１チャンネルと第２チャンネルが、対称に構成されてもよい。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、ハント機能に影響を及ぼさずに、タイミング試験を行うことができる。

本発明の実施の形態に係る試験装置の全体構成を示すブロック図である。 図１の試験装置の詳細な構成を示すブロック図である。 比較技術に係る試験装置の構成を示すブロック図である。 図３の比較技術に係る試験装置の動作を示すタイムチャートである。 図２の試験装置の動作を示すタイムチャートである。

符号の説明

ＴＣＰ１…第１タイミングコンパレータ、ＴＣＰ２…第２タイミングコンパレータ、ＣＥｉｎ１…第１クロックエンベロープ抽出部、ＣＥｉｎ２…第２クロックエンベロープ抽出部、ＤＬＹ１…第１遅延回路、ＤＬＹ２…第２遅延回路、ＤＬＹ３…第３遅延回路、ＤＬＹ４…第４遅延回路、ＳＥＬ１…第１セレクタ、ＳＥＬ２…第２セレクタ、ＳＥＬ３…第３セレクタ、ＳＥＬ４…第４セレクタ、ＭＬ１…第１メインラッチ、ＭＬ２…第２メインラッチ、ＳＬ１…第１サブラッチ、ＳＬ２…第２サブラッチ、ＣＲ１…第１クロックリカバリ回路、ＣＲ２…第２クロックリカバリ回路、ＩＮＶ１…第１インバータ、ＩＮＶ２…第２インバータ、ＰＣ１…第１位相比較器、ＰＣ２…第２位相比較器、１２…第１ＰＬＬ、１４…第２ＰＬＬ、ＳＴＲＢ１…第１ストローブ信号、ＳＴＲＢ２…第２ストローブ信号、ＣＥ１…クロックエンベロープ信号、ＣＥ２…クロックエンベロープ信号、ＤＣ１…第１デジタル比較データ、ＤＣ２…第２デジタル比較データ、１００…試験装置、１０２…タイミング発生器、１０４…パターン発生器、１０６…波形整形部、１０８…ライトドライバ、１１０…入力処理部、１１２…論理比較部、１１４…フェイルメモリ、１１６…良否判定部、１１８…ハント回路、１２０…制御部、１２２…セレクタ、２００…ＤＵＴ。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

図１は、実施の形態に係る試験装置１００の構成を示すブロック図である。試験装置１００は、ＤＵＴ２００にデータを書き込み、その後、書き込んだデータそのもの、もしくはＤＵＴ２００によって信号処理された結果得られたデータを読み出して、その期待値と一致するかを判定する。以下では理解を容易とするためにＤＵＴ２００はメモリである場合を説明するが、ＤＵＴの種類はそれに限定されない。

試験装置１００は、複数のチャンネルＣＨを備え、チャンネルＣＨごとにタイミング発生器１０２、パターン発生器１０４、波形整形器１０６、ライトドライバ１０８、入力処理部１１０、期待値比較部１１２、フェイルメモリ１１４、良否判定部１１６、ハント回路１１８を備える。複数のチャンネルＣＨは、隣接する２つをペアとして構成される。図１では、代表として第１チャンネルＣＨ１と第２チャンネルＣＨ２が示される。各チャンネルは同一の構成を有するため、以下では第１チャンネルＣＨ１について説明する。

パターン発生器１０４は、タイミングセット信号（以下、「ＴＳ信号」という。）を生成して、タイミング発生器１０２に供給する。タイミング発生器１０２は、ＴＳ信号により指定されたタイミングデータにもとづいて周期クロックＣＫｐ及び遅延クロックＣＫｄを発生して、周期クロックＣＫｐをパターン発生器１０４に供給し、遅延クロックＣＫｄを波形整形器１０６に供給する。そしてパターン発生器１０４は、ＤＵＴ２００が有する複数の記憶領域（ブロックという）のそれぞれを示すアドレスＡＤＲＳ、及び複数のブロックのそれぞれに書き込むべき複数の試験パターンデータＤｔを発生して、波形整形器１０６に供給する。

波形整形器１０６は、タイミング発生器１０２から供給された遅延クロックＣＫｄにもとづいて、パターン発生器１０４が発生した試験パターンデータＤｔに応じた試験パターン信号Ｓｔを生成する。ライトドライバ１０８は、波形整形器１０６から出力されるアドレスＡＤＲＳ及び試験パターン信号Ｓｔを受け、ＤＵＴ２００に供給する。

また、パターン発生器１０４は、ＤＵＴ２００がアドレスＡＤＲＳ及び試験パターン信号Ｓｔに応じて出力すべきデータである期待値データＥＸＰを予め発生して、期待値比較部１１２に供給する。

入力処理部１１０＿１は、ＤＵＴ２００からアドレスＡＤＲＳに対応する出力データＤｏを受け、そのレベルを判定して期待値比較部１１２＿１へと出力する。試験装置１００に入力される出力データＤｏ＿１は、ＤＵＴ２００の内部、あるいは伝送路の影響を受け、ジッタを有している。入力処理部１１０＿１は、ジッタに追従したストローブ信号を生成する機能を有する。後に詳述するが、入力処理部１１０＿１はＣＤＲ（クロックデータリカバリ）方式によって、シリアル形式の出力データＤｏに埋め込まれたエッジ（クロックのエンベロープ）を抽出し、クロックのエンベロープ（以下、クロックエンベロープ信号という）にもとづいてストローブ信号を再生する。入力処理部１１０＿１は再生したストローブ信号に応じたタイミングで出力データＤｏ１をラッチし、デジタル比較データＤＣ１として出力する。

期待値比較部１１２＿１は、デジタル比較データＤＣ１と、パターン発生器１０４から供給された期待値データＥＸＰとを比較して、デジタル比較データＤＣ１と期待値データＥＸＰとが一致しない場合にフェイルデータＤｆを出力する。

フェイルメモリ１１４は、期待値比較部１１２が出力したフェイルデータＤｆを、パターン発生器１０４が発生したアドレスＡＤＲＳに対応づけて順次格納する。良否判定部１１６は、フェイルメモリ１１４に格納されたビットごとのパス、フェイル情報にもとづいてＤＵＴ２００の良否を判定し、あるいは不良箇所を特定する。

ＤＵＴ２００からの出力データＤｏ１には、期待値と比較すべきデータよりも所定サイクル前に、所定のヘッダパターンが埋め込まれる。ハント回路１１８＿１は、デジタル比較データＤＣ１を、所定のヘッダパターンと比較し、デジタル比較データＤＣ１とヘッダパターンが一致するタイミングを示すハント信号Ｈ１を生成する。

ハント信号Ｈ１は、セレクタ１２２＿１を介して論理比較部１１２＿１に入力される。論理比較部１１２＿１は、ハント信号Ｈ１が示すタイミングにもとづいて、期待値パターンＥＸＰと第１デジタル比較データＤＣ１の比較処理を開始する。この機能をハント機能という。必要に応じて、論理比較部１１２＿１は、期待値パターンＥＸＰのサイクルをシフトさせ、第１デジタル比較データＤＣ１の対応するサイクルと一致させる。

入力処理部１１０＿１は、制御部１２０＿１からの制御信号ＣＮＴ１に応じてストローブ信号の位相を調節可能に構成される。通常、ストローブ信号の位置は、セットアップ時間やホールド時間を考慮して、そのストローブ信号によってラッチされるシリアルデータのエッジとエッジの中央付近に設定される。

試験装置１００においては、ストローブ信号の位置を中央付近から前後にシフトさせ、ストローブ信号の各位置ごとに、デジタル比較データＤＣ１を生成し、ＤＵＴ２００の良否を判定する。この機能によって、タイミングマージン試験を実行できる。

以上が試験装置１００の全体構成と動作の概要である。第１チャンネルＣＨ１のみに着目した場合、タイミングマージン試験を実行してストローブ信号のタイミングを変化させると、デジタル比較データＤＣ１の値が影響を受ける。したがって、ハント回路１１８＿１によってヘッダパターンをハントすることができず、論理比較部１１２＿１における比較結果が不正確となる。

この問題を解消するために、実施の形態に係る試験装置１００は、隣接する２つのチャンネルの一方において、ハント処理を実行し、他方において、タイミングマージン試験を実行可能に構成される。上述のように、第１チャンネルＣＨ１と第２チャンネルＣＨ２は同様に構成され、第２チャンネルＣＨ２側のハント回路１１８＿２によって、第２ハント信号Ｈ２が生成される。第２ハント信号Ｈ２は、セレクタ１２２＿１を介して論理比較部１１２＿１へと入力される。論理比較部１１２＿１は、モードセレクト信号ＭＯＤＥ２に応じて選択される第１ハント信号Ｈ１、第２ハント信号Ｈ２のいずれかによって示されるタイミングにもとづいて、比較処理を開始する。

反対に、第１チャンネルＣＨ１のハント回路１１８＿１は、第２チャンネルＣＨ２に対してハント信号Ｈ１を出力する。第２チャンネルＣＨ２側にも、第１チャンネルＣＨ１と対称となるように、論理比較部１１２＿２、セレクタ１２２＿２が設けられる。

図２は、図１の試験装置の入力処理部１１０の詳細な構成を示すブロック図である。図１の各チャンネルごとの入力処理部１１０は、２つの隣接するチャンネルをペアとして構成される。

隣接する２つのチャンネルに係る入力処理部１１０＿１、１１０＿２は、第１コンパレータチップ１０＿１、第２コンパレータチップ１０＿２、フロントエンドチップ２０を含んで構成される。本実施の形態において、これらは別々の半導体チップに分割して構成されるが、別の態様では、そのいくつかを集積化してもよい。

はじめに第１チャンネルの入力処理部１１０＿１の構成を説明する。第１チャンネルの入力処理部１１０＿１は、第１タイミングコンパレータＴＣＰ１、第１クロックエンベロープ抽出部ＣＥｉｎ１、第１メインラッチＭＬ１、第１サブラッチＳＬ１、第１クロックリカバリ回路ＣＲ１、第３セレクタＳＥＬ３、第４セレクタＳＥＬ４、第２遅延回路ＤＬＹ２を含む。一方、第２チャンネルの入力処理部１１０＿２は、第２タイミングコンパレータＴＣＰ２、第２クロックエンベロープ抽出部ＣＥｉｎ２、第２メインラッチＭＬ２、第２サブラッチＳＬ２、第２クロックリカバリ回路ＣＲ２、第１セレクタＳＥＬ１、第２セレクタＳＥＬ２、第１遅延回路ＤＬＹ１を含む。つまり隣接する２つのチャンネルの入力処理部１１０＿１、１１０＿２は、互いにシンメトリに構成される。

入力処理部１１０＿１に着目する。第１タイミングコンパレータＴＣＰ１は、ＤＵＴ２００から第１チャンネルに入力される第１出力データＤｏ１のレベルを、第１ストローブ信号ＳＴＲＢ１に応じたタイミングで判定する。

ＤＵＴ２００からの第１出力データＤｏ１は、所定期間以上、連続して同一値をとらないように、言い換えれば、ある時間ごとにエッジを有するように、８Ｂ１０Ｂ形式や４Ｂ５Ｂ形式で符号化されている。

第１クロックエンベロープ抽出部（変化点検出回路ともいう）ＣＥｉｎ１は、第１出力データＤｏ１に埋め込まれたエッジを、クロックエンベロープ信号ＣＥ１として抽出する。たとえば、シリアルデータが８Ｂ１０Ｂ形式で符号化されている場合、第１クロックエンベロープ抽出部ＣＥｉｎ１は、第１出力データＤｏ１に現れるエッジにもとづいて、埋め込まれたクロックエンベロープ信号を抽出する。第１クロックエンベロープ抽出部ＣＥｉｎ１は公知の技術を利用すればよいため、詳細な説明は省略する。

第１クロックリカバリ回路ＣＲ１は、第１クロックエンベロープ抽出部ＣＥｉｎ１により抽出されたクロックエンベロープ信号ＣＥ１を基準として、第１ストローブ信号ＳＴＲＢ１を再生（リカバリ）する。

第１クロックリカバリ回路ＣＲ１は、第１ＰＬＬ１２、第１位相比較器ＰＣ１、第３遅延回路ＤＬＹ３を含む。第３遅延回路ＤＬＹ３は、第１ストローブ信号ＳＴＲＢ１に遅延を与える。第１位相比較器ＰＣ１は、遅延された第１ストローブ信号ＳＴＲＢ１と、クロックエンベロープ信号ＣＥ１のエッジの位相（タイミング）を比較する。第１ＰＬＬ１２は、第１位相比較器ＰＣ１による位相比較の結果に応じて、第１ストローブ信号ＳＴＲＢ１のエッジのタイミングを調節する。第１クロックリカバリ回路ＣＲ１によって、ジッタに追従したストローブ信号ＳＴＲＢ１が生成され、第１タイミングコンパレータＴＣＰ１へと供給される。

第１クロックリカバリ回路ＣＲ１は、ＰＬＬを用いた構成には限定されず、遅延ロックループ（ＤＬＬ）など別の形式で構成されてもよい。

まず説明を簡略化するために、第３セレクタＳＥＬ３、第４セレクタＳＥＬ４、第２遅延回路ＤＬＹ２を除いた構成について説明する。

第１メインラッチＭＬ１は、第１タイミングコンパレータＴＣＰ１の出力Ｓ１を、第１ストローブ信号ＳＴＲＢ１に応じたタイミングでラッチする。ラッチされたデータは、デジタル比較データＤＣ１として、後段の論理比較部１１２およびハント回路１１８へと出力される。

第１サブラッチＳＬ１のデータ入力端子には、第１クロックエンベロープ抽出部ＣＥｉｎ１が入力される。そのクロック端子には、第３遅延回路ＤＬＹ３によって遅延され、さらに第１インバータＩＮＶ１によって反転された第１ストローブ信号ＳＴＲＢ１’が入力される。つまり第１サブラッチＳＬ１は、クロックエンベロープ信号ＣＥ１を第１ストローブ信号ＳＴＲＢ１に応じたタイミングでラッチする。ラッチされたデータＳ３は、第１ストローブ信号ＳＴＲＢ１’とともに第２チャンネルの入力処理部１１０＿２へと出力される。

以上が第１チャンネルの構成である。続いて第２チャンネルについて説明する。第２チャンネルの各構成要素は、第１チャンネルの対応する構成要素と同等の機能、構成を有するため、重複した説明は省略する。第２チャンネルの入力処理部１１０＿２には、第１チャンネルの入力処理部１１０＿１において生成されたストローブ信号ＳＴＲＢ１’およびデータＳ３が入力される。

第２タイミングコンパレータＴＣＰ２は、ＤＵＴ２００から第２チャンネルに入力される第２出力データＤｏ２のレベルを、第２ストローブ信号ＳＴＲＢ２により指定されるタイミングで判定する。

第２クロックエンベロープ抽出部ＣＥｉｎ２は、第２出力データＤｏ２から、クロックエンベロープ信号ＣＥ２を抽出する。第２クロックリカバリ回路ＣＲ２は、第２クロックエンベロープ抽出部ＣＥｉｎ２により抽出されたクロックエンベロープ信号ＣＥ２を基準として、第２ストローブ信号ＳＴＲＢ２を再生する。

第１遅延回路ＤＬＹ１は、第１チャンネルにおいて生成された第１ストローブ信号ＳＴＲＢ１’を受け、図１の制御部１２０から出力される制御信号ＣＮＴに応じた可変遅延（位相シフト）を与える。

第１セレクタＳＥＬ１は、第２タイミングコンパレータＴＣＰ２の出力Ｓ２と第１サブラッチ回路ＳＬ１の出力Ｓ３とを受け、図１の制御部１２０から出力されるモードセレクト信号ＭＯＤＥ２に応じていずれかを選択して出力する。具体的には第１セレクタＳＥＬ１は、モードセレクト信号ＭＯＤＥ２が０のとき、第１セレクタＳＥＬ１は信号Ｓ２を選択し、１のとき信号Ｓ３を選択する。

第２セレクタＳＥＬ２は、第１遅延回路ＤＬＹ１の出力と第２ストローブ信号ＳＴＲＢ２とを受け、モードセレクト信号ＭＯＤＥ２に応じていずれかを選択して出力する。具体的には第２セレクタＳＥＬ２は、モードセレクト信号ＭＯＤＥ２が０のとき、第２ストローブ信号ＳＴＲＢ２を、１のとき第１遅延回路ＤＬＹ１により遅延された第１ストローブ信号ＳＴＲＢ１’を選択する。

第２メインラッチＭＬ２は、第１セレクタＳＥＬ１の出力を、第２セレクタＳＥＬ２の出力信号に応じたタイミングでラッチする。ラッチされたデータは、デジタル比較データＤＣ２として、後段の論理比較部１１２およびハント回路１１８へと出力される。

以上が入力処理部１１０の基本構成である。続いて入力処理部１１０＿１、１１０＿２の動作を説明する。引き続き、第１チャンネル側の第３セレクタＳＥＬ３、第４セレクタＳＥＬ４は無視するものとする。

第１チャンネルの入力処理部１１０＿１は、第２チャンネルの動作状態とは無関係に、第１出力データＤｏ１と同期したストローブ信号ＳＴＲＢ１を生成し、第１デジタル比較データＤＣ１を生成する。第１チャンネルのハント回路１１８＿１は、第１デジタル比較データＤＣ１をヘッダパターンと比較し、ハント信号Ｈ１を生成する。第１チャンネルの論理比較部１１２＿１は、ハント信号Ｈ１が示すタイミングにもとづいて、第１デジタル比較データＤＣ１を期待値パターンＥＸＰと比較し、第１チャンネルの出力データＤｏ１について、良否判定を行う。

第２チャンネルに着目する。第２チャンネルの入力処理部１１０＿２は、モードセレクト信号ＭＯＤＥ２の値に応じて、独立モードと、マージン試験モードのいずれかで動作する。

モードセレクト信号ＭＯＤＥ２が０のとき、第２チャンネルの入力処理部１１０＿２は、独立モードに設定される。独立モードにおいて第２チャンネルの入力処理部１１０＿２は、第１チャンネルとは独立して、第２出力データＤｏ２について、入力処理部１１０＿１と同様の処理を実行する。具体的には、セレクタ１２２＿２は、第２ハント回路１１８＿２により生成されるハント信号Ｈ２を選択し、論理比較部１１２＿２へと出力する。論理比較部１１２＿２は、第２デジタル比較データＤＣ２を期待値パターンＥＸＰと比較する。

モードセレクト信号ＭＯＤＥ２が１のとき、入力処理部１１０＿２はマージン試験モードに設定される。マージン試験モードにおいて、第２メインラッチＭＬ２は、第１サブラッチ回路ＳＬ１の出力信号Ｓ３を、第１遅延回路ＤＬＹ１によって可変遅延が与えられた第１ストローブ信号ＳＴＲＢ１’のタイミングでラッチする。ラッチされた第２デジタル比較データＤＣ２は後段の論理比較部１１２＿２へと入力される。マージン試験モードにおいてセレクタ１２２＿２は、ハント信号Ｈ２ではなくハント信号Ｈ１を選択し、論理比較部１１２＿２へと供給する。論理比較部１１２＿２は、ハント信号Ｈ１にもとづいて、第２デジタル比較データＤＣ２と期待値パターンＥＸＰの比較処理を開始する。

つまり実施の形態に係る試験装置１００では、マージン試験モードに設定することにより、第１チャンネルＣＨ１の出力データＤｏ１を、第１チャンネルＣＨ１側のハント回路１１８＿１によってハントできる。同時に、第２チャンネルＣＨ２側の第１遅延回路ＤＬＹ１によって与える遅延量をシフトさせることにより、出力データＤｏ１に対するストローブ信号のタイミングを変化させることができ、第２チャンネル側の論理比較部１１２＿２を利用して、良否を判定することができる。

実施の形態に係る試験装置１００の利点は、以下で説明する比較技術との対比によって明確となる。図３は比較技術に係る試験装置３００の構成を示すブロック図である。図３の試験装置３００においては、第１チャンネルＣＨ１側の第１出力データＤｏ１が、第２チャンネルＣＨ２側へと供給される。

図３の第１タイミングコンパレータＴＣＰ１、第１クロックエンベロープ抽出部ＣＥｉｎ１、第２タイミングコンパレータＴＣＰ２、第２クロックエンベロープ抽出部ＣＥｉｎ２は、図２のそれらと対応する。図３において、第２タイミングコンパレータＴＣＰ２および第２クロックエンベロープ抽出部ＣＥｉｎ２の前段には、それぞれセレクタ３４、３６が設けられる。セレクタ３４、３６は独立モードにおいて、第２出力データＤｏ２を選択し、マージン試験モードにおいて、第１出力データＤｏ１を選択する。

図３の試験装置３００では、マージン試験モードに設定すると、第１チャンネルと第２チャンネルの両方に、第１出力データＤｏ１が供給され、第１出力データＤｏ１にもとづいてストローブ信号ＳＴＲＢ１、ＳＴＲＢ２が生成され、第１デジタル比較データＤＣ１、第２デジタル比較データＤＣ２が生成される。

いま第１チャンネルＣＨ１側でハント処理を実行し、第２チャンネルＣＨ２側でタイミングマージン試験を行う場合を考える。この場合、第１クロックリカバリ回路ＣＲ１内部の第３遅延回路ＤＬＹ３の遅延量を固定（たとえば０）しておき、第２クロックリカバリ回路ＣＲ２内部の第４遅延回路ＤＬＹ４の遅延量を、たとえばデータサイクル時間の１／２を中心として変化させることにより、第２ストローブ信号ＳＴＲＢ２のタイミングを、第１ストローブ信号ＳＴＲＢ１と独立に変化させることができる。そして、第１チャンネルＣＨ１側のハント回路１１８＿１によって第１ハント信号Ｈ１を生成し、第２チャンネルＣＨ２側の論理比較部１１２＿２に供給することにより、タイミングマージン試験を行うことができる。

ここで第１クロックリカバリ回路ＣＲ１と第２クロックリカバリ回路ＣＲ２の動作に着目する。第１クロックリカバリ回路ＣＲ１のＰＬＬ回路は、ストローブ信号ＳＴＲＢ１のエッジが、クロックエンベロープ信号ＣＥ１のエッジと一致するように、ストローブ信号ＳＴＲＢ１を生成する。同様に第２クロックリカバリ回路ＣＲ２のエッジは、ストローブ信号ＳＴＲＢ２のエッジが、クロックエンベロープ信号ＣＥ２のエッジと一致するように、ストローブ信号ＳＴＲＢ２を生成する。クロックエンベロープ信号ＣＥ１、ＣＥ２は同じ信号であるから、理想的には、ストローブ信号ＳＴＲＢ１とストローブ信号ＳＴＲＢ２は、クロックエンベロープ信号ＣＥ１、ＣＥ２の同じエッジを基準としてタイミングが調整される。

しかしながら、現実の回路においては、ストローブ信号ＳＴＲＢの初期状態におけるエッジが、クロックエンベロープ信号の隣接する２つのエッジの中央付近（デッドバンド）に位置すると、いずれのエッジに収束するかが不定となる。したがってある特定の状況下において、以下の問題が生ずる。

図４は、図３の比較技術に係る試験装置３００の動作を示すタイムチャートである。いま、各チャンネルＣＨ１、ＣＨ２のストローブ信号ＳＴＲＢ１ａ、ＳＴＲＢ２ａが、初期状態としてクロックエンベロープ信号ＣＥ１、ＣＥ２のエッジの中央に位置する場合を想定する。この場合、フィードバックによってストローブ信号ＳＴＲＢ１ａのあるエッジＥ１の位相が、クロックエンベロープ信号ＣＥ１の後ろ側のエッジを基準として調節され、ＳＴＲＢ１ｂで示す位置に収束するものとする。つまり、調整後のエッジＥ１は、２サイクル目のデータＢに対応することになる。

反対に、フィードバックによって、エッジＥ１に対応するストローブ信号ＳＴＲＢ２ａのエッジＥ２の位相が、クロックエンベロープ信号ＣＥ２の先行するエッジを基準として調節され、ＳＴＲＢ２ｂで示す位置に収束するものとする。マージン試験を行う際に、このストローブ信号ＳＴＲＢ２ｂに可変の遅延量τが与えられると、ＳＴＲＢ２ｃに示す状態となり、ストローブ信号ＳＴＲＢ２ｃによってデータＤｏ２がラッチされる。したがって調整後のエッジＥ２は、１サイクル目のデータＡに対応することになる。

このように、図３の回路では、第１チャンネルと第２チャンネルで対応するエッジＥ１、Ｅ２が異なるサイクルに割り当てられる可能性がある。その結果、第１メインラッチＭＬ１と第２メインラッチＭＬ２は、１サイクルずれたデータをラッチすることになるため、第１デジタル比較データＤＣ１と第２デジタル比較データＤＣ２が異なるサイクルのデータとなる。つまりハント処理と、期待値比較処理のタイミングがずれてしまうという問題が生ずる。

図２の回路動作の説明に戻る。図５は、図２の試験装置の動作を示すタイムチャートである。図２の入力処理部１１０＿１、１１０＿２を用いた場合、マージン試験モードにおいて、一方の第１クロックリカバリ回路ＣＲ１を利用してストローブ信号ＳＴＲＢ１を生成し、生成されたストローブ信号ＳＴＲＢ１を第１遅延回路ＤＬＹ１によって遅延量τを与えて、第２チャンネル側の第２メインラッチＭＬ２に供給する。したがって、第１メインラッチＭＬ１および第２メインラッチＭＬ２のクロック端子に供給されるストローブ信号は、常に同じサイクルに対応した信号となるため、図３の比較技術で生じたサイクルずれの問題を解消できる。

また、図３の回路では、第１コンパレータチップ１０＿１、第２コンパレータチップ１０＿２の間で信号を送受信するための端子が必要となる。これに対して、図２の回路では、これらの端子とそれを接続する配線が不要となるため、回路面積を削減することができる。図２の回路では、その代わりに、第１サブラッチＳＬ１、第２サブラッチＳＬ２、いくつかのセレクタなどを新たに設ける必要があるが、これらの素子が占める回路面積は、端子（パッド）の面積に比べると十分に小さいため、全体としては回路面積が削減される。

以下では、図２の回路のさらなる特徴を説明する。
図２の入力処理部１１０＿１には、第３セレクタＳＥＬ３、第４セレクタＳＥＬ４、第２遅延回路ＤＬＹ２が設けられ、入力処理部１１０＿２には第２サブラッチＳＬ２が設けられており、入力処理部１１０＿１と１１０＿２はシンメトリに構成される。

すなわち、第２サブラッチＳＬ２は、第２クロックエンベロープ抽出部ＣＥｉｎ２により抽出されたクロックエンベロープ信号ＣＥ２を、第２ストローブ信号ＳＴＲＢ２’に応じたタイミングでラッチする。第２遅延回路ＤＬＹ２は、第２ストローブ信号ＳＴＲＢ２’に可変の位相シフトを与える。第３セレクタＳＥＬ３は、第１タイミングコンパレータＴＣＰ１の出力Ｓ１と第２サブラッチ回路ＳＬ２の出力Ｓ４とを受け、いずれかを選択して出力する。第４セレクタＳＥＬ４は、第２遅延回路ＤＬＹ２の出力と第１ストローブ信号ＳＴＲＢ１とを受け、いずれかを選択する。

入力処理部１１０＿１と１１０＿２をシンメトリに構成することにより、第２出力データＤｏ２について、第２チャンネル側のハント回路１１８＿２によってハント処理を実行しながら、第１チャンネル側の論理比較部１１２＿１によってタイミングマージン試験を行うことができる。

ただし、入力処理部１１０＿１、１１０＿２は必ずしもシンメトリに構成する必要はなく、非対称の場合も本発明の権利範囲に含まれる。たとえば入力処理部１１０＿１から第３セレクタＳＥＬ３、第４セレクタＳＥＬ４、第２遅延回路ＤＬＹ２を省略し、入力処理部１１０＿１から第２サブラッチ回路ＳＥＬ２を省略してもよい。この場合、回路面積を削減できるという利点がある。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

本発明は、半導体試験に利用できる。

Claims (2)

1. 被試験デバイスから出力される複数のチャンネルの出力データを試験する試験装置であって、隣接する２つのチャンネルを１つのペアとして構成されており、各ペアごとに、
   一方の第１チャンネルは、
   前記被試験デバイスから当該第１チャンネルに入力される第１出力データのレベルを、第１ストローブ信号に応じたタイミングで判定する第１タイミングコンパレータと、
   前記第１出力データから、クロックのエンベロープを抽出する第１クロックエンベロープ抽出部と、
   前記第１クロックエンベロープ抽出部により抽出されたクロックのエンベロープを基準として、前記第１ストローブ信号を再生する第１クロックリカバリ回路と、
   前記第１タイミングコンパレータの出力を前記第１ストローブ信号に応じたタイミングでラッチする第１メインラッチ回路と、
   前記第１クロックエンベロープ抽出部により抽出されたクロックのエンベロープを、前記第１ストローブ信号に応じたタイミングでラッチする第１サブラッチ回路と、
   前記第１メインラッチ回路の出力を所定のヘッダパターンと比較する第１ハント回路と、
   前記第１ハント回路によって前記第１メインラッチ回路の出力と前記ヘッダパターンとの一致が検出されたことを契機として、前記第１メインラッチ回路の出力を、所定の期待値パターンと比較する第１期待値比較部と、
   を備え、
   他方の第２チャンネルは、
   前記被試験デバイスから当該第２チャンネルに入力される第２出力データのレベルを、第２ストローブ信号により指定されるタイミングで判定する第２タイミングコンパレータと、
   前記第２出力データから、クロックのエンベロープを抽出する第２クロックエンベロープ抽出部と、
   前記第２クロックエンベロープ抽出部により抽出されたクロックのエンベロープを基準として、前記第２ストローブ信号を再生する第２クロックリカバリ回路と、
   前記第１ストローブ信号に可変の位相シフトを与える第１遅延回路と、
   前記第２タイミングコンパレータの出力と前記第１サブラッチ回路の出力とを受け、いずれかを選択して出力する第１セレクタと、
   前記第１遅延回路の出力と前記第２ストローブ信号とを受け、いずれかを選択する第２セレクタと、
   前記第１セレクタの出力を、前記第２セレクタの出力信号に応じたタイミングでラッチする第２メインラッチ回路と、
   前記第２メインラッチ回路の出力を所定のヘッダパターンと比較する第２ハント回路と、
   前記第２ハント回路によって前記第２メインラッチ回路の出力と前記ヘッダパターンとの一致が検出されたことを契機として、前記第２メインラッチ回路の出力を、所定の期待値パターンと比較する第２期待値比較部と、
   を備えることを特徴とする試験装置。
2. 前記第２チャンネルは、
   前記第２クロックエンベロープ抽出部により抽出されたクロックのエンベロープを、前記第２ストローブ信号に応じたタイミングでラッチする第２サブラッチ回路をさらに備え、
   前記第１チャンネルは、
   前記第２ストローブ信号に可変の位相シフトを与える第２遅延回路と、
   前記第１タイミングコンパレータの出力と前記第２サブラッチ回路の出力とを受け、いずれかを選択して出力する第３セレクタと、
   前記第２遅延回路の出力と前記第１ストローブ信号とを受け、いずれかを選択する第４セレクタと、
   をさらに備え、
   前記第１メインラッチ回路は、第３セレクタの出力を前記第４セレクタの出力信号に応じたタイミングでラッチするよう構成され、
   前記第１チャンネルと前記第２チャンネルが、対称に構成されることを特徴とする請求項１に記載の試験装置。

Images