KR20060086670A - 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법 - Google Patents

데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법 Download PDF

Info

Publication number
KR20060086670A
KR20060086670A KR1020050007556A KR20050007556A KR20060086670A KR 20060086670 A KR20060086670 A KR 20060086670A KR 1020050007556 A KR1020050007556 A KR 1020050007556A KR 20050007556 A KR20050007556 A KR 20050007556A KR 20060086670 A KR20060086670 A KR 20060086670A
Authority
KR
South Korea
Prior art keywords
clock signal
data strobe
signal
strobe signal
variable
Prior art date
Application number
KR1020050007556A
Other languages
English (en)
Inventor
선우정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050007556A priority Critical patent/KR20060086670A/ko
Publication of KR20060086670A publication Critical patent/KR20060086670A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

일정한 데이터 스트로브 신호를 제공하며, 다양한 패턴의 데이터를 안정적으로 테스트할 수 있도록 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및 데이터 스트로브 신호 보정 방법이 제공된다. 반도체 메모리 장치는 외부 클럭 신호를 입력받아 주파수가 증가된 클럭 신호를 제공하는 주파수 조절부, 주파수가 증가된 클럭 신호와 제어 신호를 입력받아 주파수가 증가된 클럭 신호를 소정 시간 지연시켜 가변 클럭 신호를 제공하는 가변 지연부, 가변 클럭 신호와 외부 데이터 스트로브 신호의 위상을 비교하여, 비교 결과에 따라 제어 신호를 피드백하는 위상 비교부 및 가변 클럭 신호 또는 외부 데이터 스트로브 신호 중 하나를 선택하여 내부 데이터 스트로브 신호를 출력하는 입력 버퍼부를 포함한다.
내부 데이터 스트로브 신호, 위상 비교부, 가변 지연부

Description

데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및 데이터 스트로브 신호 보정 방법{Semiconductor memory device for adjusting data strobe signal and method of adjusting data strobe signal}
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 데이터 스트로브 신호 보정 방법의 순서도이다.
<도면의 주요 부분에 관한 부호의 설명>
10: 주파수 조절부 20: 신호 재생부
30: 가변 지연부 40: 위상 비교부
50: 입력 버퍼부
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 일정한 데이터 스트로브 신호를 제공하며, 다양한 패턴의 데이터를 안정적으로 테스트할 수 있는 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및 데이터 스트로브 신 호 보정 방법이 제공된다.
현재의 반도체 메모리 장치는 고속의 동작이 요구됨에 따라 동작 주파수가 점차 높아지고 있다. 이와 같이 반도체 메모리 장치의 동작 주파수가 높아짐에 따라 반도체 메모리 장치를 테스트하는 테스트 장비의 동작 주파수도 증가되어야 한다. 그러나, 테스트 장비의 비용 및 효용성 측면에서 기존의 테스트 장비를 교체하는 것이 어렵다. 따라서 반도체 메모리 장치 내부에서 기존의 테스트 장비를 통해 입력되는 클럭 신호의 주파수를 증가시켜 높은 주파수에서 동작할 수 있도록 하는 방법이 사용된다.
그러나, 종래의 테스트 장비의 동작 주파수를 증가시키는 방법은 단지 클럭 신호의 주파수만을 증가시키기 때문에 한정된 데이터 패턴만을 테스트 할 수 있다.
그리고 종래의 테스트 장비를 통해 입력되는 클럭 신호을 먼 거리까지 전달하기 위해 리피터(repeater)가 사용되었다. 그러나 리피터를 사용할 경우 PVT(Process, Voltage, Temperature) 변화에 따라 반도체 메모리 장치에 입력되는 데이터 스트로브 신호의 시점이 변화되어 반도체 메모리 장치를 테스트하는데 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 일정한 데이터 스트로브 신호를 제공하며, 다양한 패턴의 데이터를 안정적으로 테스트할 수 있도록 데이터 스트로브 신호를 보정하는 반도체 메모리 장치가 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 데이터 스트로브 신호 보 정 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 메모리 장치는 외부 클럭 신호를 입력받아 주파수가 증가된 클럭 신호를 제공하는 주파수 조절부, 주파수가 증가된 클럭 신호와 제어 신호를 입력받아 주파수가 증가된 클럭 신호를 소정 시간 지연시켜 가변 클럭 신호를 제공하는 가변 지연부, 가변 클럭 신호와 외부 데이터 스트로브 신호의 위상을 비교하여, 비교 결과에 따라 제어 신호를 피드백하는 위상 비교부 및 가변 클럭 신호 또는 외부 데이터 스트로브 신호 중 하나를 선택하여 내부 데이터 스트로브 신호를 출력하는 입력 버퍼부를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 반도체 메모리 장치의 구성과 동작에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 타이밍도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치는 주파수 조절부(10), 신호 재생부(20), 가변 지연부(30), 위상 비교부(40) 및 입력 버퍼부(50)를 포함한다.
주파수 조절부(10)는 낮은 주파수에서 동작하는 반도체 메모리 테스트 장비에서 제공되는 외부 클럭 신호(ECLK)을 제공받아 주파수를 증가시키는 부재로써, 위상 동기 루프(PLL; Phase-Locked Loop) 회로가 사용될 수 있다.
상세히 설명하면, 주파수 조절부(10)에서는 외부 클럭 신호(ECLK)의 주파수를 두 배로 증가시키며, 이에 따라 주파수 조절부(10)에서는 주파수가 증가된 클럭 신호(PLL CLK1)를 출력하여 신호 재생부(20)로 제공한다. 도 2에 주파수 조절부(10)에 제공되는 외부 클럭 신호(ECLK)와 주파수 조절부(10)에서 출력되는 주파수가 증가된 클럭 신호(PLL CLK1)의 타이밍도가 나타나 있다.
신호 재생부(20)는 주파수가 증가된 클럭 신호(PLL CLK1)을 먼 거리까지 전달하기 위한 부재이다. 따라서, 주파수가 증가된 클럭 신호(PLL CLK1)을 주파수 조절부(10)로부터 전달받아 재생 클럭 신호(PLL CLK2)를 출력한다.
이 때, 신호 재생부(20)에서 출력되는 재생 클럭 신호(PLL CLK2)는 입력받은 주파수가 증가된 클럭 신호(PLL CLK1)와 동일한 클럭 신호이거나, PVT(Process, Voltage, Temperature)의 변화에 의해 재생 클럭 신호(PLL CLK2)의 상승 에지 시점이 변형된 신호일 수 있다.
이와 같이, 신호 재생부(20)에서는 상승 에지 시점이 변형된 재생 클럭 신호(PLL CLK2)가 출력될 수 있으므로, 재생 클럭 신호(PLL CLK2)는 상승 에지 시점의 변형을 보상하여 줄 수 있는 가변 지연부(30)로 제공된다.
가변 지연부(30)는 재생 클럭 신호(PLL CLK2)의 상승 에지 시점이 변형된 경우 위상 비교부(40)로부터 제어 신호(CS)를 제공받아 재생 클럭 신호(PLL CLK2)를 소정 시간 지연시켜 가변 클럭 신호(VCLK)를 출력한다.
위상 비교부(40)는 가변 지연부(30)에서 제공되는 가변 클럭 신호(VCLK)와 외부의 반도체 메모리 테스트 장비에서 제공되는 외부 데이터 스트로브 신호(DQS)의 위상을 비교하여, 비교 결과에 따라 재생 클럭 신호(PLL CLK2)를 보상하는 제어 신호(CS)를 피드백하는 부재이다.
이 때, 위상 비교부(40)에 제공되는 가변 클럭 신호(VCLK)는 주파수 조절부(10)에 의해 주파수가 두 배로 증가된 신호이다. 그리고, 외부 데이터 스트로브 신호(DQS)는 낮은 주파수에서 동작하는 반도체 메모리 테스트 장비와 동일한 주파수를 갖는 신호이다. 따라서, 위상 비교부(40)에서는 주파수가 다른 두 신호를 입력받아 위상을 비교한다.
상세히 설명하면, 위상 비교부(40)에서는 외부 데이터 스트로브 신호(DQS)를 기준 신호로 입력받아, 외부 데이터 스트로브 신호(DQS)가 상승 에지 시점일 때, 가변 클럭 신호(VCLK)도 상승 에지 시점인지 비교한다. 즉, 위상 비교부(40)에서는 외부 데이터 스트로브 신호(DQS)가 상승 에지일 때 위상 비교 동작을 수행한다.
그리고, 도 2에 도시된 바와 같이, 가변 클럭 신호(VCLK)의 상승 에지 시점이 변형되어 있다면 위상 비교부(40)에서는 외부 데이터 스트로브 신호(DQS)의 상승 에지 시점을 기준으로 가변 클럭 신호(VCLK)의 지연된 시간(t)만큼 보상하기 위한 제어 신호(CS)를 가변 지연부(30)로 피드백한다.
따라서, 가변 클럭 신호(VCLK)는 두 주기에 한번씩 상승 에지 시점이 확인되며, 이에 따라 제어 신호(CS)가 가변 지연부(30)에 제공되어 가변 클럭 신호(VCLK)가 보상된다. 이와 같이, 보상된 가변 클럭 신호(VCLK)는 입력 버퍼부(50)로 제공되어 반도체 메모리 장치 테스트시 내부 데이터 스트로브 신호(TDS)로 제공된다.
입력 버퍼부(50)는 가변 지연부(30)에서 출력되는 가변 클럭 신호(VCLK)와 반도체 메모리 테스트 장비에서 제공되는 외부 데이터 스트로브 신호(DQS)를 입력 받아 둘 중 하나의 신호를 선택하여 내부 데이터 스트로브 신호(TDS)로 출력한다.
상세히 설명하면, 반도체 메모리의 테스트 동작시 고속으로 데이터를 쓰거나 읽기위하여 외부 데이터 스트로브 신호(DQS)에 두 배의 주파수를 갖는 가변 클럭 신호(VCLK)를 내부 데이터 스트로브 신호(TDS)로 사용한다. 이 때, 가변 클럭 신호(VCLK)는 상승 에지 시점이 일정하도록 보상된 신호이므로 내부 데이터 스트로브 신호(TDS)가 PVT 변화에 상관없이 일정하게 제공된다.
이와 같이, 반도체 메모리 테스트시 낮은 주파수에서 동작하는 반도체 메모리 테스트 장비에서 제공되는 외부 클럭 신호(ECLK)를 입력받아 주파수를 두 배로 증가시켜 반도체 메모리 장치의 데이터 스트로브 신호(즉, 내부 데이터 스트로브 신호(TDS))로 사용함으로써, 내부 데이터 스트로브 신호(TDS)의 주파수가 증가된 만큼 데이터를 빠르게 가져올 수 있게 되어 다양한 패턴의 데이터를 테스트할 수 있다.
또한, 테스트시 내부 데이터 스트로브 신호(TDS)로 이용되는 가변 클럭 신호(VCLK)가 변형되지 않도록 가변 지연부(30)와 위상 비교부(40)를 사용함으로써 내부 데이터 스트로브 신호(TDS)의 시점이 항상 일정하게 유지시킬 수 있다.
이하, 도 3을 참조하여 반도체 메모리 장치에서의 데이터 스트로브 신호 보정 방법에 대해 설명하면 다음과 같다.
도 3은 본 발명의 다른 일 실시예에 따른 데이터 스트로브 신호 보정 방법의 순서도이다.
도 3에 도시된 바와 같이, 먼저 외부에서 외부 클럭 신호를 입력받아 외부 클럭 신호의 주파수를 증가시킨다(S10). 그리고 나서 주파수가 증가된 클럭 신호를 제어 신호에 따라 소정 시간 지연시켜 가변 클럭 신호를 제공한다(S20). 가변 클럭 신호를 제공받고 나면 외부에서 입력되는 외부 데이터 스트로브 신호와 위상을 비교한다(S30). 이 때, 외부 데이터 스트로브 신호와 가변 클럭 신호의 위상 즉, 상승 에지 시점이 일치하지 않는 경우 주파수가 증가된 클럭 신호를 제어 신호에 따라 소정 시간 지연시키는 단계로 피드백한다. 이와 달리 반도체 메모리 장치 테스트시 외부 데이터 스트로브 신호와 가변 클럭 신호의 위상이 일치하는 경우, 가변 클럭 신호를 반도체 메모리 장치의 내부 데이터 스트로브 신호로 제공한다(S40).
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 본 발명의 반도체 메모리 장치에 따르면 낮은 주파수에서 동작하는 테스트 장비를 이용하여 높은 주파수에서 동작하는 반도체 메모리 장치를 테스트할 수 있다.
그리고, 반도체 메모리 장치를 테스트시 주파수가 증가된 외부 클럭을 내부 데이터 스트로브 신호로 이용함으로써 다양한 패턴의 데이터를 테스트할 수 있다.
또한, 외부 클럭을 데이터 스트로브 신호로 이용시 PVT 변화에 따라 내부 데이터 스트로브 신호가 지연되는 것을 보정할 수 있으므로 항상 일정한 내부 데이터 스트로브 신호를 제공할 수 있다.

Claims (6)

  1. 외부 클럭 신호를 입력받아 주파수가 증가된 클럭 신호를 제공하는 주파수 조절부;
    상기 주파수가 증가된 클럭 신호와 제어 신호를 입력받아 상기 주파수가 증가된 클럭 신호를 소정 시간 지연시켜 가변 클럭 신호를 제공하는 가변 지연부;
    상기 가변 클럭 신호와 외부 데이터 스트로브 신호의 위상을 비교하여, 비교 결과에 따라 상기 제어 신호를 피드백하는 위상 비교부; 및
    상기 가변 클럭 신호 또는 상기 외부 데이터 스트로브 신호 중 하나를 선택하여 내부 데이터 스트로브 신호를 출력하는 입력 버퍼부를 포함하는 반도체 메모리 장치.
  2. 제 1항에 있어서,
    상기 주파수 조절부는 위상 동기 회로(Phase-locked loop)인 반도체 메모리 장치.
  3. 제 1항에 있어서,
    상기 주파수가 증가된 클럭 신호를 재생하여 상기 가변 지연부에 제공하는 신호 재생부를 더 포함하는 반도체 메모리 장치.
  4. 외부 클럭 신호를 입력받아 주파수가 증가된 클럭 신호를 제공하는 단계;
    상기 주파수가 증가된 클럭 신호를 제어 신호에 따라 소정 시간 지연시켜 가변 클럭 신호를 제공하는 단계;
    상기 가변 클럭 신호와 외부 데이터 스트로브 신호의 위상을 비교하는 단계;
    상기 비교 결과에 따라 상기 제어 신호를 피드백하는 단계; 및
    상기 가변 클럭 신호 또는 상기 외부 데이터 스트로브 신호 중 하나를 선택하여 내부 데이터 스트로브 신호로 제공하는 단계를 포함하는 데이터 스트로브 신호 보정 방법.
  5. 제 4 항에 있어서,
    상기 주파수가 증가된 클럭 신호를 제공하는 단계는 위상 동기 루프를 통해 이루어지는 데이터 스트로브 신호 보정 방법.
  6. 제 4 항에 있어서,
    상기 주파수가 증가된 클럭 신호를 제공하는 단계 후에, 상기 주파수가 증가된 클럭 신호를 재생하는 단계를 더 포함하는 데이터 스트로브 신호 보정 방법.
KR1020050007556A 2005-01-27 2005-01-27 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법 KR20060086670A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007556A KR20060086670A (ko) 2005-01-27 2005-01-27 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007556A KR20060086670A (ko) 2005-01-27 2005-01-27 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법

Publications (1)

Publication Number Publication Date
KR20060086670A true KR20060086670A (ko) 2006-08-01

Family

ID=37175848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007556A KR20060086670A (ko) 2005-01-27 2005-01-27 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법

Country Status (1)

Country Link
KR (1) KR20060086670A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816730B1 (ko) * 2006-09-29 2008-03-25 주식회사 하이닉스반도체 Ｄｑｓ프리앰블 테스트모드 회로를 구비하는 메모리장치.
KR100822241B1 (ko) * 2005-08-24 2008-04-17 엔이씨 일렉트로닉스 가부시키가이샤 인터페이스 회로 및 반도체 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822241B1 (ko) * 2005-08-24 2008-04-17 엔이씨 일렉트로닉스 가부시키가이샤 인터페이스 회로 및 반도체 장치
KR100816730B1 (ko) * 2006-09-29 2008-03-25 주식회사 하이닉스반도체 Ｄｑｓ프리앰블 테스트모드 회로를 구비하는 메모리장치.

Similar Documents

Publication Publication Date Title
KR100546135B1 (ko) 지연 고정 루프를 포함하는 메모리 장치
KR101405702B1 (ko) 다중 위상 클록 발생 장치 및 방법
KR101030275B1 (ko) 듀티 보정 회로 및 이를 포함하는 클럭 보정 회로
US8775761B2 (en) Semiconductor memory device and semiconductor memory system including the same
US8193844B2 (en) Semiconductor device and method for operating the same
US7825711B2 (en) Clock jitter compensated clock circuits and methods for generating jitter compensated clock signals
KR20050076202A (ko) 지연 신호 발생 회로 및 이를 포함한 메모리 시스템
US8749281B2 (en) Phase detection circuit and synchronization circuit using the same
US7368964B2 (en) Delay locked loop in semiconductor memory device and method for generating divided clock therein
KR20070001730A (ko) 지연고정루프회로
US20060203577A1 (en) Data output controller in semiconductor memory device and control method thereof
KR20070069385A (ko) 반도체 메모리의 클럭 발생장치
US8049544B2 (en) Delay locked loop circuit
JP2005318507A (ja) 遅延固定ループ回路
US7667510B2 (en) Delay locked loop circuit and method thereof
US8169842B2 (en) Skew detector and semiconductor memory device using the same
KR100598101B1 (ko) 저전력 레지스터 제어형 지연고정루프회로
US8598927B2 (en) Internal clock generator and operating method thereof
KR20060086670A (ko) 데이터 스트로브 신호를 보정하는 반도체 메모리 장치 및데이터 스트로브 신호 보정 방법
JP4607041B2 (ja) 半導体メモリ装置の内部クロック生成方法及びこれを利用した半導体メモリ装置
KR100800139B1 (ko) 디엘엘 장치
US8502580B2 (en) Semiconductor device and method for operating the same
US8379784B2 (en) Semiconductor memory device
KR100784028B1 (ko) 지연 동기 루프
KR101027760B1 (ko) 지연 동기 루프의 클럭 발생부 및 그것의 클럭 신호 생성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination