JP2688941B2 - 位相補正装置 - Google Patents

位相補正装置

Info

Publication number
JP2688941B2
JP2688941B2 JP63215855A JP21585588A JP2688941B2 JP 2688941 B2 JP2688941 B2 JP 2688941B2 JP 63215855 A JP63215855 A JP 63215855A JP 21585588 A JP21585588 A JP 21585588A JP 2688941 B2 JP2688941 B2 JP 2688941B2
Authority
JP
Japan
Prior art keywords
driver
logical comparator
terminal
pulse
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63215855A
Other languages
English (en)
Other versions
JPH0262983A (ja
Inventor
健嗣 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP63215855A priority Critical patent/JP2688941B2/ja
Priority to US07/397,884 priority patent/US4929888A/en
Priority to EP89115860A priority patent/EP0356967B1/en
Priority to DE68924744T priority patent/DE68924744T2/de
Publication of JPH0262983A publication Critical patent/JPH0262983A/ja
Application granted granted Critical
Publication of JP2688941B2 publication Critical patent/JP2688941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はIC試験装置に用いられるピンエレクトロニ
クスの位相を補正することの用いることができる位相装
置に関する。
「従来の技術」 第３図に従来のIC試験装置の構成を示す。図中10はIC
試験装置本体、20はピンエレクトロニクス、30は被試験
ICを示す。
ピンエレクトロニクス20は被試験IC30の各端子に試験
パターン信号を与えるドライバ21と、被試験IC30の各端
子から出力される応答出力信号が規定のタイミングで規
定のレベルを持っているか否かを判定する論理比較器22
とを具備し、ドライバ21と論理比較器22から成る組合せ
が被試験IC30の端子数だけ用意される。
ドライバ21と論理比較器22はリレー24によって任意に
被試験IC30の或る一つの端子に接続される。25,26はス
キュー調整用の可変遅延素子を示す。この可変遅延素子
25,26によって被試験IC30の各端子に与えられる駆動パ
ルスの位相及び論理比較器22に与えるストローブパルス
の位相を調整し、各端子相互の駆動パルス間の位相（こ
れを以下ではストローブと称す）及びストローブパルス
相互のスキューを合致させるために設けられる。
ピンエレクトロニクス20には各端子毎に設けたドライ
バ21と論理比較器22に対し、標準ドライバ27Aと標準論
理比較器27Bを一組設け、これら標準ドライバ27Aと標準
論理比較器27Bを使って各可変遅延素子25,26を調整す
る。
つまり可変遅延素子25と26は次のようにして調整され
る。
ドライバスキューの調整 リレー24をオフにし、キャリブレーションリレー29を
オンに制御し、選択スイッチ28でどの端子のドライバを
調整するかを選択する。
選択されたドライバ21を通じて駆動パルスを出力し、
この駆動パルスを標準論理比較器27Bでストローブし、
駆動パルスの位相を見ながら可変遅延素子25の遅延量を
調整する。つまり標準論理比較器27Bに与えられるスト
ローブパルスが、ドライバ21から出力される駆動パルス
の中央に位置するように可変遅延素子25の遅延量を調整
する。この調整によってドライバ21のスキューが基準値
に設定される。選択スイッチ28を切替えて各端子のドラ
イバに対して同様にスキュー調整を行なう。
論理比較器のスキュー調整 論理比較器22のスキュー調整は標準ドライバ27Aから
標準の位相を持つ駆動パルスを出力し、その標準駆動パ
ルスを論理比較器22でストローブし、標準駆動パルスの
中央をストローブするように可変遅延素子26の遅延量を
調整する。選択スイッチ28を切替えて各端子毎に設けた
論理比較器22のスキューを調整する。
「発明が解決しようとする課題」 従来は以上の如くして各端子毎に設けたドライバ21、
論理比較器22の各系のスキューを調整しているが、ドラ
イバ21及び論理比較器22は被試験IC30の各端子毎に設け
られるため数が多い。このため各端子毎に設けたドライ
バ21及び論理比較器22を一つずつ調整すると時間が掛る
欠点が生じる。
また選択スイッチ28及びキャリブレーションリレー29
が付加されるため物理サイズが大きくなってしまう欠点
がある。
またドライバ21及び論理比較器22の接続点にキャリブ
レーションリレー29が接続されるため、キャリブレーシ
ョンリレー29の静電容量によって被試験IC30に与える信
号波形、及び被試験IC30から論理比較器22に入力される
応答信号の波形を劣化させてしまう欠点がある。
更にキャリブレーションリレー29を接続した部分の長
さl1は各端子毎に異なるためスキュー調整しても誤差が
発生する欠点もある。
この発明の目的は短時間にスキュー調整を行なうこと
ができ、また小形に作ることができ、更に信号に歪みを
与えることはなく、より精度の高いスキュー調整を行な
うことができる位相調整装置を提供するにある。
「課題を解決するための手段」 この発明では被試験ICの各端子毎に設けた論理比較器
にオアゲートを付設し、このオアゲートを通じて基準位
相を持つ基準ストローブパルスを全ての論理比較器に同
時に与える。
この状態で各ドライバから駆動パルスを与え駆動パル
スの位相をドライバ系に接続した可変遅延素子を調整し
て各論理比較器において駆動パルスの中央が基準ストロ
ーブパルスによってストローブされるように調整する。
このように調整することによって各ドライバから出力
される駆動パルスは基準ストローブパルスの位相に合致
され各端子相互のスキューが合致される。
次に基準ストローブパルスの供給を断にし、代わって
スキュー調整された駆動パルスを各ドライバから出力す
る。各論理比較器においてストローブパルス供給系に接
続した可変遅延素子を調整しストローブパルスで駆動パ
ルスの中央をストローブするように可変遅延素子を調整
することにより、各論理比較器におけるストローブパル
スの位相が駆動パルスの位相に合致され、各端子相互の
ストローブパルスのスキューが合致される。
このようにこの発明によれば被試験ICの各端子毎に設
けた論理比較器に対して基準位相を持つ基準ストローブ
パルスを用意し、この基準ストローブパルスと論理比較
器とを利用してドライバのスキュー調整を行なうことが
できる。このスキュー調整は全ての端子に関して一度に
実行することができるから調整に要する時間は短時間に
済む利点が得られる。
更にスキュー調整されたドライバから駆動パルスを出
力させ、この駆動パルスを利用して論理比較器に与える
ストローブパルスのスキューを調整することができる。
このストローブパルスのスキュー調整も各端子毎に一
度に行なうことができる。よってストローブパルスのス
キュー調整も短時間に済ませることができる。
「実施例」 第１図にこの発明の一実施例を示す。図中第３図と対
応する部分には同一符号を付し、重複説明は省略する
が、この発明においては各端子毎に設けた論理比較器22
に対して基準ストローブパルス供給路40を設ける。この
基準ストローブパルス供給路40は各論理比較器22に付設
したオアゲート42と、このオアゲート42と基準ストロー
ブパルス出力端子41との間に接続した可変遅延素子43と
によって構成される。
各基準ストローブパルス供給路40における遅延量を予
めTCALとなるように設定する。ここで遅延量TCALは基準
ストローブパルス出力端子41と各論理比較器22のストロ
ーブパルス入力端子Ａまでの間で与えられる遅延量であ
る。尚ドライバ21と論理比較器22との接続点Ｂと論理比
較器22のストローブパルスの入力端子の間の遅延量をT
CP、共通接続点Ｂと入出力端子Ｃまでの遅延量をTKとす
ると、 TCAL−TCP＝Ｋ（一定） となるように製造する。この関係は爾後変更しない。
ドライバスキューの補正 各ドライバ21に駆動パルスを与え、またストローブパ
ルス出力端子41に基準となる基準ストローブパルスを出
力する。この状態で論理比較器22において駆動パルスの
中央に基準ストローブパルスが位置するように可変遅延
素子25の遅延量を調整する。この調整はIC試験装置本体
10から出力される制御信号によって可変遅延素子が制御
されて実行される。この調整により基準ストローブパル
スの位相をゼロとすれば、 ０＋TCAL−TCP＋TK＝（一定） となる。これは全てのドライバ21について同じとなる。
論理比較器のスキュー補正 基準ストローブパルスの出力を停止させ、各ドライバ
21に駆動パルスを与える。各ドライバ21は先の補正で全
てスキューが揃えられているから各論理比較器22の入力
に同一タイミングの駆動パルスが与えられる。
この同一タイミングで与えられる駆動パルスをその中
央位置をストローブパルスで打抜くように可変遅延素子
26の遅延量を調整する。この調整はIC試験装置本体10か
ら出力される制御信号によって可変遅延素子が制御され
て行なわれる。この調整によって論理比較器22のスキュ
ー調整が終了する。
「変形実施例」 第２図にこの発明の要部の変形実施例を示す。この例
では各端子毎に論理比較器を２個ずつ設けた例を示す。
つまり前段の論理比較器22Aはレベル比較と基準スト
ローブパルスによるストローブを実行し、次段の論理比
較器22Bで本来のストローブを行なわせるように構成し
た場合を示す。
このように構成することによってオアゲートを省略す
ることができ、入出力端子Ｃに可及的に近づけて配置す
る素子をドライバ21と論理比較器22Aの二つにすること
ができる。
つまり第１図に示した実施例では入出力端子Ｃに近づ
けて配置すべき素子はドライバ21と論理比較器22と、オ
アゲート42の三つであったが、第２図に示す構造にした
場合はドライバ21と論理比較器22Aの二個にすることが
できる。
よってこの変形例のように構成した場合は入出力端子
Ｃの部分に配置する素子を少なくできるから、それだけ
余裕が生じ、被試験IC30の端子数の増加に対応すること
ができる。つまり端子数の大きいIC試験装置を容易に作
ることができる利点が得られる。
「発明の効果」 以上説明したようにこの発明によればドライバ21及び
論理比較器22の接続点Ｂにキャリブレーションスイッチ
等を接続しない構造を採るからドライバ21から被試験IC
30に与える駆動パルス及び被試験IC30から論理比較器22
に入力される応答信号の波形を劣化させることはない。
よって正しい試験を行なうことができる。
更に、スキュー調整は全ての端子に対して一度に実行
することができるから、スキュー調整に要する時間は被
試験IC30の端子の数をＮとすれば従来と比較して1/Nに
することができる。よって短時間にスキュー調整を済ま
せることができるため試験に要する時間も短かくするこ
とができ効率よくICを試験することができその効果は実
用に供して頗る大きい。
【図面の簡単な説明】
第１図はこの発明の一実施例を説明するためのブロック
図、第２図はこの発明の他の実施例を説明するためのブ
ロック図、第３図は従来の技術を説明するためのブロッ
ク図である。 10:ICテスタ本体、20:ピンエレクトロニクス、21:ドラ
イバ、22:論理比較器、25,26:可変遅延素子、30:被試験
IC、40:基準ストローブパルス供給路。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のドライバ及び複数の論理比較器を具
    備し、各ドライバから出力する駆動信号を被試験ICの各
    端子に与えると共に、被試験ICの各端子に出力される応
    答出力信号を論理比較器によって与えられるストローブ
    パルスの供給タイミングにおいてレベル判定して取込む
    動作を行なうピンエレクトロニクスにおいて、 基準となる基準ストローブパルスを上記複数の論理比較
    器の全てに与え、この論理比較器に各ドライバから駆動
    パルスを与え、この駆動パルスの所定部を上記基準スト
    ローブパルスで打抜くように上記ドライバと縦続接続し
    た可変遅延素子を調整し、 補正されたドライバから出力する駆動パルスを基準信号
    とみなし、この基準信号を所定位置で打抜くように論理
    比較器に与えるストローブ信号の遅延量を調整するよう
    に構成した位相補正装置。
JP63215855A 1988-08-29 1988-08-29 位相補正装置 Expired - Fee Related JP2688941B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63215855A JP2688941B2 (ja) 1988-08-29 1988-08-29 位相補正装置
US07/397,884 US4929888A (en) 1988-08-29 1989-08-23 Pin electronics device having a phase adjustment function for IC testers and phase adjustment method therefor
EP89115860A EP0356967B1 (en) 1988-08-29 1989-08-28 Pin electronics device having a phase adjustment function for IC testers and phase adjustment method therefor
DE68924744T DE68924744T2 (de) 1988-08-29 1989-08-28 Kontaktstiftelektronik-Einrichtung mit Phasenjustierung für einen IC-Tester und Verfahren zur Phasenjustierung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63215855A JP2688941B2 (ja) 1988-08-29 1988-08-29 位相補正装置

Publications (2)

Publication Number Publication Date
JPH0262983A JPH0262983A (ja) 1990-03-02
JP2688941B2 true JP2688941B2 (ja) 1997-12-10

Family

ID=16679392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63215855A Expired - Fee Related JP2688941B2 (ja) 1988-08-29 1988-08-29 位相補正装置

Country Status (4)

Country Link
US (1) US4929888A (ja)
EP (1) EP0356967B1 (ja)
JP (1) JP2688941B2 (ja)
DE (1) DE68924744T2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025205A (en) * 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
US5235566A (en) * 1989-09-07 1993-08-10 Amdahl Corporation Clock skew measurement technique
US5003256A (en) * 1989-09-07 1991-03-26 Amdahl Corporation Clock skew measurement technique
JP2582906B2 (ja) * 1989-10-21 1997-02-19 東芝マイクロエレクトロニクス株式会社 半導体装置の直流電流・電圧特性の測定方法
US5293626A (en) * 1990-06-08 1994-03-08 Cray Research, Inc. Clock distribution apparatus and processes particularly useful in multiprocessor systems
JPH0481675A (ja) * 1990-07-25 1992-03-16 Mitsubishi Electric Corp 半導体デバイステスト装置
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5471136A (en) * 1991-07-24 1995-11-28 Genrad Limited Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
FR2682191B1 (fr) * 1991-10-04 1995-08-11 Aerospatiale Methode de compensation automatique des incertitudes de temps d'un systeme electronique teste par un testeur automatique.
US5268639A (en) * 1992-06-05 1993-12-07 Rambus, Inc. Testing timing parameters of high speed integrated circuit devices
US5402079A (en) * 1992-12-18 1995-03-28 Vlsi Technology, Inc. Integrated circuit relay control system
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ｉｃ試験装置
US5459738A (en) * 1994-01-26 1995-10-17 Watari; Hiromichi Apparatus and method for digital circuit testing
JPH07294605A (ja) * 1994-04-22 1995-11-10 Advantest Corp 半導体試験装置用校正データの転送装置及びその方法
US5521493A (en) * 1994-11-21 1996-05-28 Megatest Corporation Semiconductor test system including a novel driver/load circuit
US5589766A (en) * 1995-04-06 1996-12-31 General Electric Company Field-testable integrated circuit and method of testing
JPH07244122A (ja) * 1995-08-31 1995-09-19 Advantest Corp 半導体試験装置用遅延補正回路
JPH09318704A (ja) * 1996-05-30 1997-12-12 Ando Electric Co Ltd Ｉｃ試験装置
KR100245929B1 (ko) * 1997-06-30 2000-03-02 윤종용 클록 사용 제한조건이 설정된 고속 메모리 소자 검사방법
US6820234B2 (en) 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
AU9654198A (en) 1998-06-29 2000-01-17 Iliya Valeryevich Klochkov A skew calibration means and a method of skew calibration
US6158030A (en) 1998-08-21 2000-12-05 Micron Technology, Inc. System and method for aligning output signals in massively parallel testers and other electronic devices
US6329833B1 (en) * 1999-02-24 2001-12-11 Xilinx, Inc. System and method for automatically measuring input voltage levels for integrated circuits
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
FR2804761B1 (fr) * 1999-10-01 2003-02-21 Schlumberger Technologies Inc Methode de test et appareil aux signaux synchrones de source
US6642734B1 (en) * 1999-12-01 2003-11-04 Hitachi Electronics Engineering Co., Ltd. Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
US6441666B1 (en) 2000-07-20 2002-08-27 Silicon Graphics, Inc. System and method for generating clock signals
JP4508385B2 (ja) * 2000-08-31 2010-07-21 株式会社アドバンテスト タイミング発生器及び半導体試験装置
US6677775B2 (en) * 2001-01-10 2004-01-13 Analog Devices, Inc. Circuit testing device using a driver to perform electronics testing
JP2002296329A (ja) * 2001-03-30 2002-10-09 Agilent Technologies Japan Ltd 集積回路の試験装置
TWI271533B (en) 2001-06-07 2007-01-21 Advantest Corp Calibrating method for semiconductor testing apparatus
US6940271B2 (en) * 2001-08-17 2005-09-06 Nptest, Inc. Pin electronics interface circuit
KR100505425B1 (ko) * 2003-06-30 2005-08-04 주식회사 하이닉스반도체 반도체 장치에서의 신호의 지연 시간 제어 방법
DE10330043B4 (de) * 2003-06-30 2007-09-27 Infineon Technologies Ag System und Kalibrierverfahren
CN100529783C (zh) * 2003-09-09 2009-08-19 株式会社爱德万测试 校准比较器电路
US7502974B2 (en) * 2006-02-22 2009-03-10 Verigy (Singapore) Pte. Ltd. Method and apparatus for determining which timing sets to pre-load into the pin electronics of a circuit test system, and for pre-loading or storing said timing sets
WO2008114509A1 (ja) 2007-03-20 2008-09-25 Advantest Corporation クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置
WO2008114508A1 (ja) 2007-03-22 2008-09-25 Advantest Corporation データ受信回路それを利用した試験装置ならびにストローブ信号のタイミング調節回路、方法
US8295182B2 (en) 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method
JP2009103469A (ja) * 2007-10-19 2009-05-14 Advantest Corp 試験装置、スキュー測定装置、デバイスおよびボード
US7755375B2 (en) * 2008-01-08 2010-07-13 Advantest Corporation Test apparatus, probe card, and test method
US8111082B2 (en) 2008-06-09 2012-02-07 Advantest Corporation Test apparatus
US20100325372A1 (en) * 2009-06-17 2010-12-23 Housty Oswin E Parallel training of dynamic random access memory channel controllers
JPWO2011001463A1 (ja) * 2009-06-29 2012-12-10 株式会社アドバンテスト 試験装置、校正方法およびプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31056A (en) * 1861-01-01 Nut-machine
JPS5832178A (ja) * 1981-08-19 1983-02-25 Advantest Corp Ｉｃテスタ
US4635256A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Formatter for high speed test system
US4635259A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Method and apparatus for monitoring response signals during automated testing of electronic circuits
US4660197A (en) * 1985-11-01 1987-04-21 Teradyne, Inc. Circuitry for synchronizing a multiple channel circuit tester

Also Published As

Publication number Publication date
JPH0262983A (ja) 1990-03-02
US4929888A (en) 1990-05-29
EP0356967B1 (en) 1995-11-08
DE68924744T2 (de) 1996-05-02
EP0356967A3 (en) 1991-07-03
DE68924744D1 (de) 1995-12-14
EP0356967A2 (en) 1990-03-07

Similar Documents

Publication Publication Date Title
JP2688941B2 (ja) 位相補正装置
US5075569A (en) Output device circuit and method to minimize impedance fluctuations during crossover
JPH09318704A (ja) Ｉｃ試験装置
US4511846A (en) Deskewing time-critical signals in automatic test equipment
US7692981B2 (en) Data transfer apparatus in semiconductor memory device and method of controlling the same
US4102491A (en) Variable function digital word generating, receiving and monitoring device
US4488297A (en) Programmable deskewing of automatic test equipment
JP4138163B2 (ja) Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法
JP2001512837A (ja) 高速の再動作回復時間を備えたテスタ
US6448799B1 (en) Timing adjustment method and apparatus for semiconductor IC tester
JPH0545418A (ja) タイミング校正装置
JP3611012B2 (ja) タイミング・デスキュー装置及びタイミング・デスキュー方法
JP3704027B2 (ja) 半導体試験装置のタイミング補正方法及び装置
JPH03200081A (ja) ジッタを含んだ波形のスキュー調整回路
JPH04188086A (ja) タイミング補正システム
JPH02197912A (ja) クロックスキュー調整方式
JP2595104Y2 (ja) 差動ゲートによるタイミング調整回路
JP2000131390A (ja) Ｉｃ試験装置
KR920008665Y1 (ko) 디지탈리 컨트롤드 포텐시오미터를 이용한 제어장치
KR0164822B1 (ko) 지연 타임 조정회로
JPH03206980A (ja) 半導体試験装置
JP2001013217A (ja) タイミング校正方法及びこのタイミング校正方法を用いて校正動作する位相補正回路を搭載したｉｃ試験装置
JPH08194034A (ja) 半導体試験装置
JPH04160809A (ja) 信号増幅装置
JPH06281704A (ja) タイミング校正装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees