JPH02197912A - クロックスキュー調整方式 - Google Patents
クロックスキュー調整方式Info
- Publication number
- JPH02197912A JPH02197912A JP1018758A JP1875889A JPH02197912A JP H02197912 A JPH02197912 A JP H02197912A JP 1018758 A JP1018758 A JP 1018758A JP 1875889 A JP1875889 A JP 1875889A JP H02197912 A JPH02197912 A JP H02197912A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- transmission
- control
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 8
- 230000000644 propagated effect Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 2
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000007689 inspection Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はコンピュータシステムに関し、’ｈＫそのクロ
ックパルスのスキュー調整方式に関する。
ックパルスのスキュー調整方式に関する。
（従来の技術）
従来、ユニット交換時のクロックスキューの調整方式は
オシロスコープなどによる波形観測方式、またはｒ％願
昭６Ｏ−２５０３１１Ｊに示されるリングオシレータの
周波数測定方式に従って可変遅延素子を調整することに
よりて行っていた。
オシロスコープなどによる波形観測方式、またはｒ％願
昭６Ｏ−２５０３１１Ｊに示されるリングオシレータの
周波数測定方式に従って可変遅延素子を調整することに
よりて行っていた。
（発明が解決しようとする課題）
上述した従来のクロックスキュー調整方式は、波形観測
あるいは周波数測定により可変遅延素子をｖＩ４整して
いるため、人手が必徽であるとともに、測定機器が必較
であるという欠点がある。
あるいは周波数測定により可変遅延素子をｖＩ４整して
いるため、人手が必徽であるとともに、測定機器が必較
であるという欠点がある。
本発明の目的は、各ユニットのフリップフロップ間にそ
れぞれ最小遅延時間および最大遅延時間を検証するため
の伝送路を備え、クロックパルスの位相を制御信号によ
り調整するとともに、伝送路の信号伝ｇＨｏ正誤を検知
することにより上記欠点を除去し、省力化できるように
構成したクロックスキュー調整方式を提供することにあ
る。
れぞれ最小遅延時間および最大遅延時間を検証するため
の伝送路を備え、クロックパルスの位相を制御信号によ
り調整するとともに、伝送路の信号伝ｇＨｏ正誤を検知
することにより上記欠点を除去し、省力化できるように
構成したクロックスキュー調整方式を提供することにあ
る。
（課題を解決するための手段）
本発明によるクロックスキュー調整方式は一対の伝送路
と、位相調整手段と、位相設定手段とを具備して構成し
たものである。
と、位相調整手段と、位相設定手段とを具備して構成し
たものである。
一対の伝送路は、同期したクロックパルスによす動作す
るコンピュータシステムの内部で、クロックスキニーの
調整を必要とする複数のユニット間の最小遅延時間およ
び最大遅延時間を検証するためのものである。
るコンピュータシステムの内部で、クロックスキニーの
調整を必要とする複数のユニット間の最小遅延時間およ
び最大遅延時間を検証するためのものである。
位相調整手段は、クロックパルスの位相を制御信号によ
り調整するためのものである。
り調整するためのものである。
位相設定手段は、データが正しく伝搬される位相点にク
ロックパルスの位相を自動的に設定するためＯものであ
る。
ロックパルスの位相を自動的に設定するためＯものであ
る。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるクロックスキニー調整方式の一
実施例を示すブロック図である。
実施例を示すブロック図である。
第１図において、１．２はそれぞれ論理具ニット、１１
，１２，２１．２２はそれぞれフリップフロップを含む
Ｌ８Ｉチップ、１３．２３はそれぞれクロックトライバ
チップである。
，１２，２１．２２はそれぞれフリップフロップを含む
Ｌ８Ｉチップ、１３．２３はそれぞれクロックトライバ
チップである。
クロックトライバチップ１３．２３は入力端子５１．５
２を備え、遅延時間を制御することが可能なものである
。論理ユニット１．２は端子４１．４２により個別にク
ロックが分配され、クロックド２イパチップ１３．２３
により遅延時間が調整される。
２を備え、遅延時間を制御することが可能なものである
。論理ユニット１．２は端子４１．４２により個別にク
ロックが分配され、クロックド２イパチップ１３．２３
により遅延時間が調整される。
伝送路３１は最小遅延時間検証用のものであり、論理ユ
ニツ）１．２間のすべての論理伝送路のうちで最小遅延
時間が得られるように設定されているものとする。伝送
路３２は最大遅延時間検証用のものであり、論理ユニッ
トｌ、２間のすべての論理伝送路のうちで最大遅延時間
が得られるように設定されているものとする。
ニツ）１．２間のすべての論理伝送路のうちで最小遅延
時間が得られるように設定されているものとする。伝送
路３２は最大遅延時間検証用のものであり、論理ユニッ
トｌ、２間のすべての論理伝送路のうちで最大遅延時間
が得られるように設定されているものとする。
伝送路３１．３２は最適の同軸ケーブル、プリント基板
のパターン、論理ゲート、ならびに遅延素子を選択し、
単独あるいは組合せで構成する。
のパターン、論理ゲート、ならびに遅延素子を選択し、
単独あるいは組合せで構成する。
論理ユニット２を故障、あるいはその他の理由で交換し
た場合、制御信号線５２を交換紡の状態に設定し、伝送
路３１．３２に接続されたＬ８Ｉチップ１１．２１の内
部の７リツプ７０ツブに正常に信号が伝搬されているか
否かの検証を行う。誤動作している場合には、制御信号
線５２を切換えて、クロックパルスの位相を変えてから
再度、検証を行う。
た場合、制御信号線５２を交換紡の状態に設定し、伝送
路３１．３２に接続されたＬ８Ｉチップ１１．２１の内
部の７リツプ７０ツブに正常に信号が伝搬されているか
否かの検証を行う。誤動作している場合には、制御信号
線５２を切換えて、クロックパルスの位相を変えてから
再度、検証を行う。
この動作の繰返しを自動的に行い、正常な信号の伝搬が
行えるようにクロックパルスの位相を裸出し、制御信号
線５２を良好な状態に固定する。
行えるようにクロックパルスの位相を裸出し、制御信号
線５２を良好な状態に固定する。
（発明の効果）
以上説明したように本発明は、クロックスキュー調整が
必要な論理ユニット間に最大、および最小遅延時間検証
用の伝送路を設け、これらの伝送路で信号伝播の検証お
よびクロックパルスの位相調整を自動的に行うことによ
り、オシロスコープなどの測定機器を用いることなく、
クロック調整を容易に実施できるため、省力化とともに
経済性を向上でき、さらに測定用スペースが不要になる
という効果がある。
必要な論理ユニット間に最大、および最小遅延時間検証
用の伝送路を設け、これらの伝送路で信号伝播の検証お
よびクロックパルスの位相調整を自動的に行うことによ
り、オシロスコープなどの測定機器を用いることなく、
クロック調整を容易に実施できるため、省力化とともに
経済性を向上でき、さらに測定用スペースが不要になる
という効果がある。
第１図は、本発明によるクロックスキュー調整方式の一
実施例を示すブロック図である。 １．２−・論理ユニット １１．１２，２１．２２−・・ＬＳＩチップ１３ 、２
３−・・クロックトライバ ３１ 、３２−・・伝送路 ４１．４２，５１，５２−・・信号線 特許出願人 日本電気株式会社
実施例を示すブロック図である。 １．２−・論理ユニット １１．１２，２１．２２−・・ＬＳＩチップ１３ 、２
３−・・クロックトライバ ３１ 、３２−・・伝送路 ４１．４２，５１，５２−・・信号線 特許出願人 日本電気株式会社
Claims (1)
- 同期したクロックパルスにより動作するコンピュータシ
ステムの内部でクロックスキューの調整を必要とする複
数のユニット間の最小遅延時間および最大遅延時間を検
証するための一対の伝送路と、前記クロックパルスの位
相を制御信号により調整するための位相調整手段と、デ
ータが正しく伝搬される位相点に前記クロックパルスの
位相を自動的に設定するための位相設定手段とを具備し
て構成したことを特徴とするクロックスキュー調整方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1018758A JPH02197912A (ja) | 1989-01-27 | 1989-01-27 | クロックスキュー調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1018758A JPH02197912A (ja) | 1989-01-27 | 1989-01-27 | クロックスキュー調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02197912A true JPH02197912A (ja) | 1990-08-06 |
Family
ID=11980546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1018758A Pending JPH02197912A (ja) | 1989-01-27 | 1989-01-27 | クロックスキュー調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02197912A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442776A (en) * | 1994-06-30 | 1995-08-15 | International Business Machines, Corp. | Electronically tuneable computer clocking system and method of electronically tuning distribution lines of a computer clocking system |
| US6329858B1 (en) | 1998-11-04 | 2001-12-11 | Nec Corporation | Control method and control system for signal transmission |
| US6798856B1 (en) | 1999-10-12 | 2004-09-28 | Fujitsu Limited | Automatic clock tuning method, automatic clock tuning control system and apparatus having automatic clock tuning function |
-
1989
- 1989-01-27 JP JP1018758A patent/JPH02197912A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442776A (en) * | 1994-06-30 | 1995-08-15 | International Business Machines, Corp. | Electronically tuneable computer clocking system and method of electronically tuning distribution lines of a computer clocking system |
| US6329858B1 (en) | 1998-11-04 | 2001-12-11 | Nec Corporation | Control method and control system for signal transmission |
| US6798856B1 (en) | 1999-10-12 | 2004-09-28 | Fujitsu Limited | Automatic clock tuning method, automatic clock tuning control system and apparatus having automatic clock tuning function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511846A (en) | Deskewing time-critical signals in automatic test equipment | |
| US4488297A (en) | Programmable deskewing of automatic test equipment | |
| US7613968B2 (en) | Device and method for JTAG test | |
| US7139957B2 (en) | Automatic self test of an integrated circuit component via AC I/O loopback | |
| KR20010080184A (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
| US4961013A (en) | Apparatus for generation of scan control signals for initialization and diagnosis of circuitry in a computer | |
| JP4138163B2 (ja) | Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法 | |
| KR19990077455A (ko) | 버스내의스큐를경감시키는시스템및방법 | |
| JP2003098222A (ja) | 検査用基板、検査装置及び半導体装置の検査方法 | |
| KR100958902B1 (ko) | 위상 조정 기능의 평가 방법, 정보 처리 장치, 및 컴퓨터판독 가능한 정보 기록 매체 | |
| US7331005B2 (en) | Semiconductor circuit device and a system for testing a semiconductor apparatus | |
| EP0280848B1 (en) | On-chip on-line ac and dc clock tree error detection system | |
| US6857089B2 (en) | Differential receiver architecture | |
| US20070198885A1 (en) | Semiconductor integrated circuit and test system for testing the same | |
| US20030028832A1 (en) | Driver for integrated circuit chip tester | |
| JPH02197912A (ja) | クロックスキュー調整方式 | |
| JP3678774B2 (ja) | クロック選択回路および集積回路 | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| JPH09269359A (ja) | 集積回路テスト装置 | |
| US6496544B1 (en) | Digital computing system having adaptive communication components | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| JP2008122310A (ja) | デバイステスタ、タイミング校正方法 | |
| US20240175921A1 (en) | Chip with clock masking circuit | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JP2002350502A (ja) | 半導体試験装置 |