JPH0262983A - 位相補正装置 - Google Patents

位相補正装置

Info

Publication number
JPH0262983A
JPH0262983A JP63215855A JP21585588A JPH0262983A JP H0262983 A JPH0262983 A JP H0262983A JP 63215855 A JP63215855 A JP 63215855A JP 21585588 A JP21585588 A JP 21585588A JP H0262983 A JPH0262983 A JP H0262983A
Authority
JP
Japan
Prior art keywords
driver
pulse
logic comparator
skew
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63215855A
Other languages
English (en)
Other versions
JP2688941B2 (ja
Inventor
Kenji Yoshida
吉田　健嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP63215855A priority Critical patent/JP2688941B2/ja
Priority to US07/397,884 priority patent/US4929888A/en
Priority to EP89115860A priority patent/EP0356967B1/en
Priority to DE68924744T priority patent/DE68924744T2/de
Publication of JPH0262983A publication Critical patent/JPH0262983A/ja
Application granted granted Critical
Publication of JP2688941B2 publication Critical patent/JP2688941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はＩＣ試験装置に用いられるピンエレクトロニ
クスの位相を補正することに用いることができる位相装
置に関する。
「従来の技術」 第３図に従来のＩＣ試験装置の構成を示す。図中１０は
Ｉｃ試験装置本体、２０はピンエレクトロニクス、３０
は被試験ＩＣを示す。
ピンエレクトロニクス２０は被試験１ｃ３０の各端子に
試験パターン信号を与えるドライバ２１と、被試験ＩＣ
３０の各端子から出力される応答出力信号が規定のタイ
ミングで規定のレベルを持っているか否かを判定する論
理比較器２２とを具備し、ドライバ２１と論理比較器２
２から成る組合せが被試験１ｃ３０の端子数だけ用意さ
れる。
ドライバ２１と論理比較器２２はリレー２４によって任
意に被試Ｍｒｃ３０の成る一つの端子に接続される。２
５．２６はスキュー調整用の可変遅延素子を示す。この
可変遅延素子２５．２６によって被試験ＩＣ３０の各端
子に与えられる駆動パルスの位相及び論理比較器２２に
与えるストローブパルスの位相を調整し、各端子相互の
駆動パルス間の位相（これを以下ではスキューと称す）
及びストローブパルス相互のスキューを合致させるため
に設けられる。
ピンエレクトロニクス２０には各端子毎に設けたドライ
バ２１と論理比較器２２に対し、標準ドライバ２７Ａと
標準論理比較器２７Ｂを一組設け、これら標準ドライバ
２７Ａと標準論理比較器２７Ｂを使って各可変遅延素子
２５．２６を調整する。
つまり可変遅延素子２５と２６は次のようにして調整さ
れる。
■　ドライバスキューの調整 リレー２４をオフにし、キャリブレーションリレー２つ
をオンに制御し、選択スイッチ２８でどの端子のドライ
バを調整するかを選択する。
選択されたドライバ２１を通じて駆動パルスを出力し、
この駆動パルスを標準論理比較器２７Ｂでストローブし
、駆動パルスの位相を見ながら可変遅延素子２５の遅延
量を調整する。つまり標準論理比較器２７Ｂに与えられ
るストローブパルスが、ドライバ２１から出力される駆
動パルスの中央に位置するように可変遅延素子２５の遅
延量を調整する。この調整によってドライバ２１のスキ
ューが基準値に設定される０選択スイッチ２８を切替え
て各端子のドライバに対して同様にスキュー調整を行な
う。
■　論理比較器のスキュー調整 論理比較器２２のスキュー調整は標準ドライバ２７Ａか
ら標準の位相を持つ駆動パルスを出力し、その標準駆動
パルスを論理比較器２２でストローブし、標準駆動パル
スの中央をストローブするように可変遅延素子２６の遅
延量を調整する。選択スイッチ２８を切替えて各端子毎
に設けた論理比較器２２のスキニーを調整する。
「発明が解決しようとする課題」 従来は以上の如くして各端子毎に設けたドライバ２１、
論理比較器２２の各県のスキューを調整しているが、ド
ライバ２１及び論理比較器２２は被試験・１ｃ３０の各
端子毎に設けられるため数が多い。このため各端子毎に
設けたドライバ２１及び論理比較器２２を一つずつ調整
すると時間が掛る欠点が生じる。
また選択スイツチ２８及びキャリブレーションリレー２
９が付加されるため物理サイズが大きくなってしまう欠
点がある。
またドライバ２１及び論理比較器２２の接続点にキャリ
ブレーションリレー２９が接続されるため、キャリブレ
ーションリレー２９の静電容量によって被試験ＩＣ３０
に与える信号波形、及び被試験ＩＣ３０から論理比較器
２２に入力される応答信号の波形を劣化させてしまう欠
点がある。
更にキャリブレーションリレー２９を接続した部分の長
さ２１は各端子毎に異なるためスキュー調整しても誤差
が発生する欠点もある。
この発明の目的は短時間にスキュー調整を行なうことが
でき、また小形に作ることができ、更に信号に歪みを与
えることはなく、より精度の高いスキュー調整を行なう
ことができる位相調整装置を提供するにある。
「課題を解決するための手段」 この発明では被試験ＩＣの各端子毎に設けた論理比較器
にオアゲートを付設し、このオアゲートを通じて基準位
相を持つ基準ストローブパルスを全ての論理比較器に同
時に与える。
この状態で各ドライバから駆動パルスを与え駆動パルス
の位相をドライバ系に接続した可変遅延素子を調整して
各論理比較器において駆動パルスの中央が基準ストロー
ブパルスによってストローフ゛されるように１周整する
。
このように調整することによって各ドライバから出力さ
れる駆動パルスは基準ストローブパルスの位相に合致さ
れ各端子相互のスキューが合致される。
次に基準ストローブパルスの供給を断にし、代わってス
キュー調整された駆動パルスを各ドライバから出力する
。各論理比較器においてストローブパルス供給系に接続
した可変遅延素子を調整しストローブパルスで駆動パル
スの中央をストローブするように可変遅延素子を調整す
ることにより、各論理比較器におけるストローブパルス
の位相が駆動パルスの位相に合致され、各端子相互のス
トローブパルスのスキューが合致される。
このようにこの発明によれば被試験ＩＣの各端子毎に設
けた論理比較器に対して基準位相を持つ基準ストローブ
パルスを用意し、この基準ストローブパルスと論理比較
器とを利用してドライバのスキュー調整を行なうことが
できる。このスキュー調整は全ての端子に関して一度に
実行することができるから調整に要する時間は短時間に
済む利点が得られる。
更にスキュー調整されたドライバから駆動パルスを出力
させ、この駆動パルスを利用して論理比較器に与えるス
トローブパルスのスキューを調整することができる。
このストローブパルスのスキュー調整も各端子毎に一度
に行なうことができる。よってストローブパルスのスキ
ュー調整も短時間に済ませることができる。
「実施例」 第１図にこの発明の一実施例を示す。図中第３図と対応
する部分には同一符号を付し、重複説明は省略するが、
この発明においては各端子毎に設けた論理比較器２２に
対して基準ストローブパルス供給路４０を設ける。この
基準ストローブパルス供給路４０は各論理比較器２２に
付設したオアゲート４２と、このオアゲート４２と基準
ストローブパルス出力端子４１との間に接続した可変遅
延素子４３とによって構成される。
各基準ストローブパルス供給路４０における遅延量を予
めＴ　ＣＡＬとなるように設定する。ここで遅延ＩＴｃ
ＡＬは基準ストローブパルス出力端子４Ｉと各論理比較
器２２のストローブパルス入力端子Ａまでの間で与えら
れる遅延量である。尚ドライバ２１．！：論理比較器２
２との接続点Ｂと論理比較器２２のストローブパルスの
入力端子の間の遅延量をＴ、Ｐ、共通接続点Ｂと入出力
端子Ｃまでの遅延量をＴ１とすると、 ＴＣＡＬ　　Ｔｃｒ＝Ｋ　（一定） となるように製造する。この関係は爾後変更しない。
■　ドライバスキューの補正 各ドライバ２１に駆動パルスを与え、またストローブパ
ルス出力端子４１に基準となる基準ストローブパルスを
出力する。この状態で論理比較器２２において駆動パル
スの中央に基準ストｏ　−７’パルスが位置するように
可変遅延素子２５の遅延量を調整する。この調整はＩＣ
試験装置本体１０から出力される制御信号によって可変
遅延素子が制御されて実行される。この調整により基準
ストローブパルスの位相をゼロとすれば、 ０　＋ＴＣＡＬ　−ＴＣＰ＋ＴＫ　＝　（一定）となる
。これは全てのドライバ２１について同じとなる。
■　論理比較器のスキュー補正 基準ストローブパルスの出力を停止させ、各ドライバ２
１に駆動パルスを与える。各ドライバ２１は先の補正で
全てスキューが揃えられているから各論理比較器２２の
人力に同一タイミングの駆動パルスが与えられる。
この同一タイミングで与えられる駆動パルスをその中央
位置をストローブパルスで打抜くように可変遅延素子２
６の遅延量を調整する。この調整はＩＣ試験装置本体１
０から出力される制御信号によって可変遅延素子が制御
されて行なわれる。
この調整によって論理比較器２２のスキュー調整が終了
する。
「変形実施例」 第２図にこの発明の要部の変形実施例を示す。
この例では各端子毎に論理比較器を２個ずつ設けた例を
示す。
つまり前段の論理比較器２２Ａはレベル比較と基準スト
ローブパルスによるストローブを実行し、次段の論理比
較器２２Ｂで本来のストローブを行なわせるように構成
した場合を示す。
このように構成することによってオアゲートを省略する
ことができ、入出力端子Ｃに可及的に近づけて配置する
素子をドライバ２１と論理比較器２２Ａの二つにするこ
とができる。
つまり第１図に示した実施例では入出力端子Ｃに近づけ
て配置すべき素子はドライバ２１と論理比較器２２と、
オアゲート４２の三つであったが、第２図に示す構造に
した場合はドライバ２１と論理比較器２２Ａの二個にす
ることができる。
よってこの変形例のように構成した場合は入出力端子Ｃ
の部分に配置する素子を少なくできるから、それだけ余
裕が生じ、被試験ｒｃ３０の端子数の増加に対応するこ
とができる。つまり端子数の大きいＩＣ試験装置を容易
に作ることができる利点が得られる。
「発明の効果」 以上説明したようにこの発明によればドライバ２１及び
論理比較器２２の接続点Ｂにキヤリプレーシジンスイッ
チ等を接続しない構造を採るからドライバ２１から被試
験ＩＣ３０に与える駆動パルス及び被試験ＩＣ３０から
論理比較器２２に入力される応答信号の波形を劣化させ
ることはない。
よって正しい試験を行なうことができる。
更に、スキュー調整は全ての端子に対して一度に実行す
ることができるから、スキュー調整に要する時間は被試
験ＩＣ３０の端子の数をＮとすれば従来と比較してｌ／
Ｎにすることができる。よって短時間にスキュー調整を
済ませることができるため試験に要する時間も短かくす
ることができ効率よ＜ＩＣを試験することができその効
果は実用に供して頗る大きい。
【図面の簡単な説明】
第１図はこの発明の一実施例を説明するためのブロック
図、第２図はこの発明の他の実施例を説明するためのブ
ロック図、第３図は従来の技術を説明するためのブロッ
ク図である。 １０：ＩＣテスタ本体、２０：ピンエレクトロニクス、
２１；ドライバ、２２；論理比較器、２５．２６：可変
遅延素子、３０：被試験ＩＣ１４０：基準ストローブパ
ルス供給路。

Claims (1)

    【特許請求の範囲】
  1. （１）複数のドライバ及び複数の論理比較器を具備し、
    各ドライバから出力する駆動信号を被試験ＩＣの各端子
    に与えると共に、被試験ＩＣの各端子に出力される応答
    出力信号を論理比較器によって与えられるストローブパ
    ルスの供給タイミングにおいてレベル判定して取込む動
    作を行なうピンエレクトロニクスにおいて、 基準となる基準ストローブパルスを上記複数の論理比較
    器の全てに与え、この論理比較器に各ドライバから駆動
    パルスを与え、この駆動パルスの所定部を上記基準スト
    ローブパルスで打抜くように上記ドライバと縦続接続し
    た可変遅延素子を調整し、 補正されたドライバから出力する駆動パルスを基準信号
    とみなし、この基準信号を所定位置で打抜くように論理
    比較器に与えるストローブ信号の遅延量を調整するよう
    に構成した位相補正装置。
JP63215855A 1988-08-29 1988-08-29 位相補正装置 Expired - Fee Related JP2688941B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63215855A JP2688941B2 (ja) 1988-08-29 1988-08-29 位相補正装置
US07/397,884 US4929888A (en) 1988-08-29 1989-08-23 Pin electronics device having a phase adjustment function for IC testers and phase adjustment method therefor
EP89115860A EP0356967B1 (en) 1988-08-29 1989-08-28 Pin electronics device having a phase adjustment function for IC testers and phase adjustment method therefor
DE68924744T DE68924744T2 (de) 1988-08-29 1989-08-28 Kontaktstiftelektronik-Einrichtung mit Phasenjustierung für einen IC-Tester und Verfahren zur Phasenjustierung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63215855A JP2688941B2 (ja) 1988-08-29 1988-08-29 位相補正装置

Publications (2)

Publication Number Publication Date
JPH0262983A true JPH0262983A (ja) 1990-03-02
JP2688941B2 JP2688941B2 (ja) 1997-12-10

Family

ID=16679392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63215855A Expired - Fee Related JP2688941B2 (ja) 1988-08-29 1988-08-29 位相補正装置

Country Status (4)

Country Link
US (1) US4929888A (ja)
EP (1) EP0356967B1 (ja)
JP (1) JP2688941B2 (ja)
DE (1) DE68924744T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002071767A (ja) * 2000-08-31 2002-03-12 Advantest Corp タイミング発生器及び半導体試験装置
JP2004502174A (ja) * 2000-06-20 2004-01-22 フォームファクター，インコーポレイテッド 集積回路ウエハ・テスタのタイミングを較正するためのシステム
US7043959B2 (en) 2001-06-07 2006-05-16 Advantest Corporation Method for calibrating semiconductor test instrument
WO2008114509A1 (ja) 2007-03-20 2008-09-25 Advantest Corporation クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置
WO2008114508A1 (ja) 2007-03-22 2008-09-25 Advantest Corporation データ受信回路それを利用した試験装置ならびにストローブ信号のタイミング調節回路、方法
DE112008001358T5 (de) 2008-06-09 2010-04-15 Advantest Corp. Testgerät

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025205A (en) * 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
US5235566A (en) * 1989-09-07 1993-08-10 Amdahl Corporation Clock skew measurement technique
US5003256A (en) * 1989-09-07 1991-03-26 Amdahl Corporation Clock skew measurement technique
JP2582906B2 (ja) * 1989-10-21 1997-02-19 東芝マイクロエレクトロニクス株式会社 半導体装置の直流電流・電圧特性の測定方法
US5293626A (en) * 1990-06-08 1994-03-08 Cray Research, Inc. Clock distribution apparatus and processes particularly useful in multiprocessor systems
JPH0481675A (ja) * 1990-07-25 1992-03-16 Mitsubishi Electric Corp 半導体デバイステスト装置
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
US5471136A (en) * 1991-07-24 1995-11-28 Genrad Limited Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
FR2682191B1 (fr) * 1991-10-04 1995-08-11 Aerospatiale Methode de compensation automatique des incertitudes de temps d'un systeme electronique teste par un testeur automatique.
US5268639A (en) * 1992-06-05 1993-12-07 Rambus, Inc. Testing timing parameters of high speed integrated circuit devices
US5402079A (en) * 1992-12-18 1995-03-28 Vlsi Technology, Inc. Integrated circuit relay control system
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ｉｃ試験装置
US5459738A (en) * 1994-01-26 1995-10-17 Watari; Hiromichi Apparatus and method for digital circuit testing
JPH07294605A (ja) * 1994-04-22 1995-11-10 Advantest Corp 半導体試験装置用校正データの転送装置及びその方法
US5521493A (en) * 1994-11-21 1996-05-28 Megatest Corporation Semiconductor test system including a novel driver/load circuit
US5589766A (en) * 1995-04-06 1996-12-31 General Electric Company Field-testable integrated circuit and method of testing
JPH07244122A (ja) * 1995-08-31 1995-09-19 Advantest Corp 半導体試験装置用遅延補正回路
JPH09318704A (ja) * 1996-05-30 1997-12-12 Ando Electric Co Ltd Ｉｃ試験装置
KR100245929B1 (ko) * 1997-06-30 2000-03-02 윤종용 클록 사용 제한조건이 설정된 고속 메모리 소자 검사방법
US6820234B2 (en) 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
WO2000000836A1 (en) * 1998-06-29 2000-01-06 Iliya Valeryevich Klochkov A skew calibration means and a method of skew calibration
US6158030A (en) 1998-08-21 2000-12-05 Micron Technology, Inc. System and method for aligning output signals in massively parallel testers and other electronic devices
US6329833B1 (en) * 1999-02-24 2001-12-11 Xilinx, Inc. System and method for automatically measuring input voltage levels for integrated circuits
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
DE10048895A1 (de) * 1999-10-01 2001-06-13 Schlumberger Technologies Inc Testverfahren und -vorrichtung für quellensynchrone Signale
US6642734B1 (en) * 1999-12-01 2003-11-04 Hitachi Electronics Engineering Co., Ltd. Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates
US6441666B1 (en) 2000-07-20 2002-08-27 Silicon Graphics, Inc. System and method for generating clock signals
US6677775B2 (en) * 2001-01-10 2004-01-13 Analog Devices, Inc. Circuit testing device using a driver to perform electronics testing
JP2002296329A (ja) * 2001-03-30 2002-10-09 Agilent Technologies Japan Ltd 集積回路の試験装置
US6940271B2 (en) * 2001-08-17 2005-09-06 Nptest, Inc. Pin electronics interface circuit
DE10330043B4 (de) * 2003-06-30 2007-09-27 Infineon Technologies Ag System und Kalibrierverfahren
KR100505425B1 (ko) * 2003-06-30 2005-08-04 주식회사 하이닉스반도체 반도체 장치에서의 신호의 지연 시간 제어 방법
EP1669768B1 (en) * 2003-09-09 2009-12-30 Advantest Corporation Calibration comparator circuit
US7502974B2 (en) * 2006-02-22 2009-03-10 Verigy (Singapore) Pte. Ltd. Method and apparatus for determining which timing sets to pre-load into the pin electronics of a circuit test system, and for pre-loading or storing said timing sets
US8295182B2 (en) 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method
JP2009103469A (ja) * 2007-10-19 2009-05-14 Advantest Corp 試験装置、スキュー測定装置、デバイスおよびボード
US7755375B2 (en) * 2008-01-08 2010-07-13 Advantest Corporation Test apparatus, probe card, and test method
US20100325372A1 (en) * 2009-06-17 2010-12-23 Housty Oswin E Parallel training of dynamic random access memory channel controllers
KR101315499B1 (ko) * 2009-06-29 2013-10-07 가부시키가이샤 어드밴티스트 시험 장치, 교정 방법 및 프로그램

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31056A (en) * 1861-01-01 Nut-machine
JPS5832178A (ja) * 1981-08-19 1983-02-25 Advantest Corp Ｉｃテスタ
US4635259A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Method and apparatus for monitoring response signals during automated testing of electronic circuits
US4635256A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Formatter for high speed test system
US4660197A (en) * 1985-11-01 1987-04-21 Teradyne, Inc. Circuitry for synchronizing a multiple channel circuit tester

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502174A (ja) * 2000-06-20 2004-01-22 フォームファクター，インコーポレイテッド 集積回路ウエハ・テスタのタイミングを較正するためのシステム
JP2002071767A (ja) * 2000-08-31 2002-03-12 Advantest Corp タイミング発生器及び半導体試験装置
US7111490B2 (en) 2001-06-07 2006-09-26 Advantest Corporation Method for calibrating semiconductor test instruments
US7107816B2 (en) 2001-06-07 2006-09-19 Advantest Corporation Method for calibrating semiconductor test instruments
US7107817B2 (en) 2001-06-07 2006-09-19 Advantest Corporation Method for calibrating semiconductor test instruments
US7107815B2 (en) 2001-06-07 2006-09-19 Advantest Corporation Method for calibrating semiconductor test instruments
US7043959B2 (en) 2001-06-07 2006-05-16 Advantest Corporation Method for calibrating semiconductor test instrument
US7121132B2 (en) 2001-06-07 2006-10-17 Advantest Corporation Method for calibrating semiconductor test instruments
WO2008114509A1 (ja) 2007-03-20 2008-09-25 Advantest Corporation クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置
JP5235190B2 (ja) * 2007-03-20 2013-07-10 株式会社アドバンテスト クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置
US8537935B2 (en) 2007-03-20 2013-09-17 Advantest Corporation Clock data recovery circuit and method
WO2008114508A1 (ja) 2007-03-22 2008-09-25 Advantest Corporation データ受信回路それを利用した試験装置ならびにストローブ信号のタイミング調節回路、方法
US8270225B2 (en) 2007-03-22 2012-09-18 Advantest Corporation Data receiving circuit
DE112008001358T5 (de) 2008-06-09 2010-04-15 Advantest Corp. Testgerät
US8111082B2 (en) 2008-06-09 2012-02-07 Advantest Corporation Test apparatus

Also Published As

Publication number Publication date
DE68924744T2 (de) 1996-05-02
EP0356967B1 (en) 1995-11-08
US4929888A (en) 1990-05-29
EP0356967A3 (en) 1991-07-03
EP0356967A2 (en) 1990-03-07
DE68924744D1 (de) 1995-12-14
JP2688941B2 (ja) 1997-12-10

Similar Documents

Publication Publication Date Title
JPH0262983A (ja) 位相補正装置
US4511846A (en) Deskewing time-critical signals in automatic test equipment
US4724378A (en) Calibrated automatic test system
US4488297A (en) Programmable deskewing of automatic test equipment
JP4301728B2 (ja) 高いチャネル密度を有する低コストｃｍｏｓテスタ
US5703489A (en) Timing calibration circuit and method for test signals
US4806852A (en) Automatic test system with enhanced performance of timing generators
JP4582907B2 (ja) 高速の再動作回復時間を備えたテスタ
EP0136204A2 (en) Control of signal timing apparatus in automatic test systems using minimal memory
JPH09318704A (ja) Ｉｃ試験装置
US6448799B1 (en) Timing adjustment method and apparatus for semiconductor IC tester
US10547294B2 (en) Deskew circuit for automated test systems
US6594797B1 (en) Methods and circuits for precise edge placement of test signals
US8228108B2 (en) High speed fully differential resistor-based level formatter
JPS5882346A (ja) 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正
US20220360239A1 (en) Trimming operational amplifiers
JP4320733B2 (ja) 半導体試験装置
JP3611012B2 (ja) タイミング・デスキュー装置及びタイミング・デスキュー方法
JPH0743666Y2 (ja) 半導体試験装置
JPH02198375A (ja) Ｉｃ試験装置
JPH02197912A (ja) クロックスキュー調整方式
JP2000131390A (ja) Ｉｃ試験装置
JPH03200081A (ja) ジッタを含んだ波形のスキュー調整回路
KR0164822B1 (ko) 지연 타임 조정회로
JP2001166010A (ja) 半導体試験装置のタイミング補正方法及び装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees