DE10330043B4 - System und Kalibrierverfahren - Google Patents

System und Kalibrierverfahren Download PDF

Info

Publication number
DE10330043B4
DE10330043B4 DE10330043A DE10330043A DE10330043B4 DE 10330043 B4 DE10330043 B4 DE 10330043B4 DE 10330043 A DE10330043 A DE 10330043A DE 10330043 A DE10330043 A DE 10330043A DE 10330043 B4 DE10330043 B4 DE 10330043B4
Authority
DE
Germany
Prior art keywords
terminal
calibration
test
signal
probecard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10330043A
Other languages
English (en)
Other versions
DE10330043A1 (de
Inventor
Thorsten Bucksch
Arti Prasad Dr. Roth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10330043A priority Critical patent/DE10330043B4/de
Priority to US10/878,681 priority patent/US7061227B2/en
Publication of DE10330043A1 publication Critical patent/DE10330043A1/de
Application granted granted Critical
Publication of DE10330043B4 publication Critical patent/DE10330043B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

System, welches aufweist:
eine Einrichtung (11), welche aufweist:
einen ersten Anschluß, an welchem ein Kalibrier-Signal eingegeben werden kann; und
einen zweiten und dritten Anschluß, an welchem das Kalibrier-Signal ausgegeben werden kann, wobei an den zweiten Anschluß ein Halbleiter-Bauelement-Test-Gerät (14) angeschlossen werden kann, und an den dritten Anschluß eine probecard zum Kontaktieren von durch das Test-Gerät (14) zu testenden Halbleiter-Bauelementen;
wobei der erste Anschluß über eine entsprechende Leitung (18a, 18b) mit einer ersten Schalter-Einrichtung (17e) verbunden bzw. verbindbar ist, welche mit dem zweiten Anschluß verbunden bzw. verbindbar ist, und mit einer zweiten Schalter-Einrichtung (17a), welche mit dem dritten Anschluß verbunden bzw. verbindbar ist; und wobei das System außerdem aufweist:
ein – an den ersten Anschluß angeschlossenes – Kalibrier-Gerät, mit welchem – abhängig vom Zustand der ersten und zweiten Schalter-Einrichtung (17e, 17a) – wahlweise das Halbleiter-Bauelement-Test-Gerät (14), oder die probecard kalibriert werden kann.

Description

  • Die Erfindung betrifft ein System und ein Kalibrier-Verfahren.
  • Halbleiter-Bauelemente, z.B. entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise, Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente (z.B. ROMs und RAMs, insbesondere SRAMs und DRAMs), etc. werden – z.B. im halbfertigen, und/oder im fertigen Zustand – an mehreren Test-Stationen umfangreichen Tests unterzogen.
  • Zum Testen der Halbleiter-Bauelemente kann an der jeweiligen Test-Station jeweils ein entsprechendes Halbleiter-Bauelement-Testgerät vorgesehen sein, welches die zum Testen der Halbleiter-Bauelemente erforderlichen Test-Signale erzeugt.
  • Beispielsweise können – an einer ersten Test-Station – die zum Testen von noch auf dem entsprechenden Wafer befindlichen Halbleiter-Bauelemente erforderlichen Signale z.B. von einem mit einer entsprechenden Halbleiter-Bauelement-Test-Karte („probecard") verbundenen Testgerät erzeugt, und mittels entsprechenden, an der Test-Karte vorgesehenen nadelförmigen Anschlüssen („Kontakt-Nadeln") in die jeweiligen Pads der Halbleiter-Bauelemente eingegeben werden.
  • Die in Reaktion auf die eingegebenen Test-Signale von den Halbleiter-Bauelementen an entsprechenden Pads ausgegebenen Signale werden von entsprechenden, nadelförmigen Anschlüssen („Kontakt-Nadeln") der probecard abgegriffen, und (z.B. über eine entsprechende, die probecard mit dem Testgerät verbindende Signalleitung) an das Testgerät weitergeleitet, wo eine Auswertung der entsprechenden Signale stattfinden kann.
  • Nach dem Zersägen des Wafers können die – dann einzeln zur Verfügung stehenden – Bauelemente jeweils einzeln in sog. Carrier (d.h. eine entsprechende Umverpackung) geladen, und an eine weitere Test-Station weitertransportiert werden.
  • An der weiteren Test-Station werden die Carriers in entsprechende – mit einem (weiteren) Testgerät verbundene – Adapter bzw. Sockel eingesteckt, und dann das in dem jeweiligen Carrier befindliche Bauelement entsprechenden (weiteren) Testverfahren unterzogen.
  • Zum Testen der in den Carriern befindlichen Halbleiter-Bauelemente werden die entsprechenden, vom Testgerät ausgegebenen Test-Signale über den Adapter, und den Carrier (bzw. entsprechende Anschlüsse des Carriers) an die entsprechenden Pads des jeweiligen Halbleiter-Bauelements weitergeleitet.
  • Die in Reaktion auf die eingegebenen Test-Signale von den Halbleiter-Bauelementen an entsprechenden Pads ausgegebenen Signale werden von entsprechenden Carrier-Anschlüssen abgegriffen, und über den Adapter (und eine entsprechende, den Adapter mit dem Testgerät verbindende Signalleitung) an das Testgerät weitergeleitet, wo eine Auswertung der entsprechenden Signale stattfinden kann.
  • Auf entsprechend ähnliche Weise können die Halbleiter-Bauelemente z.B. auch nach derem endgültigen Einbau in entsprechende Bauelement-Gehäuse (z.B. entsprechende steck- oder oberflächenmontierbare Gehäuse) getestet werden, und/oder nach dem Einbau der – mit entsprechenden Halbleiter- Bauelementen versehenen – Gehäuse in entsprechende, elektronische Module, etc.
  • Um bei den o.g. Testverfahren eine hohe Genauigkeit zu erreichen (insbesondere eine hohe Genauigkeit bei den bei den o.g. Testverfahren verwendeten bzw. gemessenen Signalen), kann das jeweilige Testgerät – vor Beginn des eigentlichen Testverfahrens – einem Kalibrier- bzw. Setup-Prozess unterzogen werden.
  • Beispielsweise kann vom jeweilige Testgerät an einer – das entsprechende Testgerät mit der jeweiligen probecard, dem jeweiligen Adapter (z.B. dem jeweiligen Carrier- oder Gehäuse-Adapter), etc. verbindenden – Signalleitung ein entsprechendes Kalibrier-Signal ausgegeben werden, und vom Testgerät das durch das Kalibrier-Signal hervorgerufene Reflexions-Signal gemessen, und ausgewertet werden.
  • Dieses Verfahren ist relativ ungenau.
  • Alternativ können sog. Punkt-zu-Punkt-Kalibrier- bzw. Punkt-zu-Punkt-Setup-Verfahren verwendet werden.
  • Bei diesen Verfahren wird das vom Testgerät an der o.g. Signalleitung ausgegebene Kalibrier-Signal (z.B. von einer entsprechenden Kalibrier-Einrichtung) dort – bzw. ungefähr dort – gemessen, und ausgewertet, wo es – beim späteren, eigentlichen Test – jeweils vom jeweiligen Bauelement empfangen werden würde.
  • Dadurch kann sichergestellt werden, dass die vom jeweiligen Bauelement – beim späteren, eigentlichen Test – vom Testgerät empfangenen Signale den für den jeweiligen Test jeweils gewünschten Test-Signalen entsprechen (mit möglichst exakt den jeweils gewünschten Spannungshöhen, und/oder mit möglichst exakt dem jeweils gewünschten, zeitlichen Verlauf, etc.).
  • Das Testen von noch auf einem entsprechenden Wafer befindlichen Halbleiter-Bauelementen mit Hilfe der o.g. probecards (und entsprechend auch das Kalibrieren des jeweils verwendeten Testgeräts) kann in einem – von der Umwelt abgeschlossenen – Sub-System (z.B. einem entsprechenden Mikro-Reinraum-System) stattfinden.
  • Zur Durchführung der o.g. Kalibrier- bzw. Setup-Verfahren ist das jeweilige Testgerät – über eine entsprechende Signalleitung – mit einer entsprechenden (innerhalb des Sub-Systems bewegbaren), mehrere (z.B. drei) nadelförmige Anschlüsse bzw. Kontakt-Nadeln aufweisenden Einrichtung verbunden (z.B. einer SPP bzw. short pin plate).
  • Zum Kalibrieren des Testgeräts wird die SPP (short pin plate) so zu einer Kalibrier-Einrichtung (z.B. einer NAC- bzw. needle auto calibration-Einrichtung), insbesondere deren NAC-Platte (needle auto calibration plate) hin bewegt, dass die – jeweils gewünschten – Anschlüsse bzw. Kontakt-Nadeln der SPP die – jeweils gewünschten – Anschlüsse (Pads) der Kalibrier-Einrichtung (NAC) (bzw. die – jeweils gewünschten – Anschlüsse von deren Kontakt-Platte (needle auto calibration plate)) kontaktieren.
  • Ein von dem Testgerät – über die o.g. Signalleitung – ausgegebenes Kalibrier-Signal kann dann von der Kalibrier-Einrichtung gemessen, und ausgewertet werden.
  • Auf entsprechend umgekehrte Weise kann z.B. auch ein von der Kalibrier-Einrichtung ausgegebenes (weiteres) Kalibrier-Signal (über ein entsprechendes NAC-Pad, und eine entsprechende SPP-Kontakt-Nadel) an das Testgerät weitergeleitet, und dort gemessen, und ausgewertet werden.
  • Nach der Kalibrierung des Testgeräts kann dann die SPP wieder von der NAC-Einrichtung, insbesondere der NAC-Platte entfernt werden, und daraufhin z.B. ein entsprechendes probecard-Kalibrier- bzw. Setup-Verfahren durchgeführt werden.
  • Hierzu kann die probecard (entsprechend ähnlich wie vorher die SPP) so zur o.g. Kalibrier-Einrichtung (NAC-Einrichtung, insbesondere deren NRC-Platte (needle auto calibration plate)) hin bewegt werden, dass die – jeweils gewünschten – Anschlüsse bzw. Kontakt-Nadeln der probecard die – jeweils gewünschten – Anschlüsse (Pads) der Kalibrier-Einrichtung kontaktieren.
  • Ein entsprechendes, von der Kalibrier-Einrichtung (NAC-Einrichtung) ausgesendetes Kalibrier-Signal wird dann – über ein entsprechendes NAC-Pad, und eine entsprechende, dieses kontaktierende probecard-Kontakt-Nadel an die probecard weitergeleitet.
  • Das in Reaktion auf das eingegebene Kalibrier-Signal von der probecard an einer entsprechenden Kontakt-Nadel ausgegebene Signal wird von einem entsprechenden – mit der Kontakt-Nadel in Kontakt stehenden – NAC-Pad abgegriffen, und dann durch die Kalibrier-Einrichtung gemessen und ausgewertet.
  • Von Nachteil bei der o.g. Vorgehensweise ist u.a., dass beim Kalibrieren des Test-Geräts die Kalibrier-Signale über zusätzliche Pins (nämlich die o.g. SPP-Kontakt-Nadeln) geleitet werden müssen, was zu Ungenauigkeiten führen kann.
  • Ein weiterer Nachteil ist, dass – wie oben erläutert – SPP und probecard in Bezug auf die Kalibrier-Einrichtung (NAC) bewegt, und dabei jeweils exakt so ausgerichtet werden müssen, dass jeweils entsprechende SPP- oder probecard-Kontakt-Nadeln entsprechende NAC-Pads kontaktieren. Dies kann – insbesondere z.B. bei Fehlausrichtung der Kontakt-Nadeln – zu Störungen führen.
  • In der Druckschrift DE 197 55 659 A1 ist eine Einrichtung zum Kalibrieren eines Netzwerk-Analysators beschrieben, insbesondere eines n-Tor-Netzwerk-Analysators, z.B. eines Netzwerk-Analysators zum Analysieren einer Mobilfunk-Basis-Station.
  • Zum Kalibrieren des Netzwerk-, insbesondere Mobilfunk-Basis-Station-Analysators wird eine Kalibrier-Schaltmatrix mit n Referenztoren und m Kalibrierstandard-Anschlußtoren verwendet.
  • Die Erfindung hat zur Aufgabe, ein neuartiges System und ein neuartiges Kalibrier-Verfahren zur Verfügung zu stellen.
  • Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1 und 5.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung des prinzipiellen Aufbaus von – gemäß dem Stand der Technik – zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems verwendeten Einrichtungen, und eines Testgeräts; und
  • 2 eine schematische Darstellung des prinzipiellen Aufbaus einer – gemäß einem Ausführungsbeispiel der Erfindung – zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems verwendeten Einrichtung, und eines Testgeräts.
  • In 1 ist eine schematische Darstellung des prinzipiellen Aufbaus von – gemäß dem Stand der Technik – zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems verwendeten Einrichtungen 1, 2 (hier: einer SPP-Einrichtung 1 (SPP = short pin plate), sowie einer NAC-Einrichtung 2 (NAC = needle auto calibration) – bzw. genauer deren Kontakt-Platte 2 (needle auto calibration plate 2) –) gezeigt.
  • Das Halbleiter-Bauelement-Test-System weist ein Testgerät 4 (hier: ein DC-Testgerät) 4 auf, welches dazu dient, an einer Test-Station 3 mehrere – auf einer Silizium-Scheibe bzw. einem Wafer gefertigte – Halbleiter-Bauelemente zu testen.
  • Bei den Halbleiter-Bauelementen kann es sich z.B. um entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise handeln, und/oder um Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) oder Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMS), insbesondere um SRAMs oder DRAMs (hier z.B. um DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher) mit doppelter Datenrate (DDR-DRAMs = Double Data Rate – DRAMs)).
  • Die zum Testen der – und noch auf der Silizium-Scheibe bzw. dem Wafer befindlichen – Halbleiter-Bauelemente benötigten Test-Signale werden von dem Testgerät 4 über eine oder mehrere entsprechende Signalleitungen an eine – hier nicht dargestellte – Halbleiter-Bauelement-Test-Karte bzw. probecard weitergeleitet, und – über entsprechende, an der probecard vorgesehene Kontakt-Nadeln – an entsprechende auf den Halbleiter-Bauelementen vorgesehene Anschlüsse bzw. Pads.
  • Die in Reaktion auf die eingegebenen Test-Signale an entsprechenden (z.B. den o.g., oder hiervon unterschiedlichen) Halbleiter-Bauelement-Anschlüssen bzw. Pads ausgegebenen Signale werden – entsprechend umgekehrt wie oben beschrieben – von entsprechenden Kontakt-Nadeln der probecard abgegriffen, und über die o.g. oder eine oder mehrere weitere Signalleitungen dem Testgerät 4 zugeführt, wo dann eine Auswertung der entsprechenden Signale stattfinden kann.
  • Wie aus 1 hervorgeht, sind die o.g. probecard, die zu testenden Halbleiter-Bauelemente (bzw. der Wafer), die SPP-Einrichtung 1, und die NAC-Einrichtung 2 – bzw. die NAC-Kontakt-Platte 2 – (sowie ggf. auch das o.g Testgerät 4, und – hier nicht dargestellte – Signal-Ausgabe- und Signal- Auswerte-Einrichtungen der o.g. NAC-Einrichtung 2 (s.u.)) an der Test-Station 3 in einem – von der Umwelt abgeschlossenen – Sub-System (z.B. einem entsprechenden Mikro-Reinraum-System) angeordnet.
  • Gemäß 1 ist bzw. wird das Testgerät 4 zum Kalibrieren des Testgeräts 4 (bzw. zur Durchführung eines entsprechenden Testgerät-Setup-Verfahrens – vor der Durchführung der eigentlichen Testverfahren -) über eine entsprechende Signalleitung 5 (z.B. die o.g. Signalleitung, oder eine weitere Signalleitung) an die o.g. SPP-Einrichtung 1 angeschlossen.
  • Diese weist – z.B. an deren Unterseite – mehrere, z.B. drei, nadelförmige Anschlüsse bzw. Kontakt-Nadeln 7a, 7b, 7c auf.
  • Die erste Kontakt-Nadel 7a steht mit der o.g. Signalleitung 5 in Verbindung (und somit mit dem Testgerät 4); die zweite und dritte Kontakt-Nadel 7b, 7c sind über eine Leitung 6 kurzgeschlossen.
  • An der NAC-Einrichtung 2 (NAC = needle auto calibration) – bzw. genauer: deren Kontakt-Platte 2 (needle auto calibration plate 2) sind – z.B. an der Oberseite – mehrere, z.B. drei Anschlüsse (Pads) 8a, 8b, 8c vorgesehen.
  • Wie aus 1 weiter hervorgeht, ist das NAC-Pad 8b mit einer Leitung 9b verbunden (und über diese mit der – hier nicht dargestellten – Signal-Auswerte-Einrichtung der o.g. NAC-Einrichtung 2).
  • Des weiteren ist das NAC-Pad 8c mit einer Leitung 9c verbunden (und über diese mit der – hier ebenfalls nicht dargestellten – Signal-Ausgabe-Einrichtung der o.g. NAC-Einrichtung 2), und das NAC-Pad 8a mit einer Leitung 9a (und über diese mit einem Oszilloskop).
  • Die SPP-Einrichtung 1 ist so ausgestaltet, daß sie innerhalb des Mikro-Reinraum-Systems z.B. in vertikaler und/oder horizontaler Richtung (z.B. in Richtung der in 1 gezeigten Pfeile A, B, C, etc.) bewegt werden kann.
  • Zur Durchführung des o.g. Testgerät-Kalibrier- bzw. -Setup-Verfahrens wird die SPP-Einrichtung 1 von einer entsprechenden Position oberhalb der NAC-Einrichtung 2 nach unten hin bewegt (vgl. Pfeil A), bis die – jeweils gewünschten – SPP-Kontakt-Nadeln 7a, 7b, 7c die – jeweils gewünschten – Anschlüsse 8a, 8b, 8c (Pads) der NAC-Einrichtung 2 kontaktieren (z.B. die SPP-Kontakt-Nadel 7a das Pad 8b (oder beliebige andere Pads, z.B. das Pad 8c, etc., etc.)).
  • Dadurch kann z.B. erreicht werden, daß ein von dem Testgerät 4 über die o.g. Signalleitung 5 ausgegebenes Kalibrier-Signal (Referenz-Signal) z.B. über die Kontakt-Nadel 7a (und z.B. das NAC-Pad 8b, und die Leitung 9b) an die Signal-Auswerte-Einrichtung der o.g. NAC-Einrichtung weitergeleitet, und dort gemessen und ausgewertet werden kann (oder z.B., daß – auf entsprechend umgekehrte Weise – ein von der Signal-Ausgabe-Einrichtung der o.g. NAC-Einrichtung über die Leitung 9c ausgegebenes (weiteres) Kalibrier-Signal (Referenz-Signal) z.B. über das NAC-Pad 8c (und z.B. die Kontakt-Nadel 7a, und die Signalleitung 5) an das Testgerät 4 weitergeleitet, und dort gemessen, und ausgewertet werden kann).
  • Nach der Kalibrierung des Testgeräts 4 kann dann die SPP-Einrichtung 1 wieder von der der NAC-Einrichtung 2 wegbewegt werden (z.B. zunächst in vertikaler Richtung nach oben (Pfeil B), und dann z.B. in horizontaler Richtung nach links (Pfeil C)).
  • Als nächstes kann auch die o.g. probecard – ähnlich wie das Testgerät 4 – einem entsprechenden Kalibrier- bzw. Setup-Verfahren (bzw. Test-Verfahren) unterzogen werden.
  • Hierzu kann die probecard z.B. zunächst in eine Position oberhalb der NAC-Einrichtung 2 bewegt werden, und dann – z.B. in Richtung des Pfeils A – nach unten hin.
  • Dadurch kann erreicht werden, daß die – jeweils gewünschten – probecard-Kontakt-Nadeln die – jeweils gewünschten – Anschlüsse 8a, 8b, 8c (Pads) der NAC-Einrichtung 2 kontaktieren.
  • Ein entsprechendes, von der NAC-Einrichtung 2 ausgesendetes Kalibrier- bzw. Test-Signal wird dann – über ein entsprechendes NAC-Pad (z.B. das Pad 8c), und eine entsprechende, dieses kontaktierende probecard-Kontakt-Nadel – an die probecard weitergeleitet.
  • Das in Reaktion auf das eingegebene Kalibrier-Signal von der probecard an einer entsprechenden Kontakt-Nadel ausgegebene Signal wird dann von einem entsprechenden – mit der Kontakt-Nadel in Kontakt stehenden – Pad der NAC-Einrichtung 2 (z.B. dem Pad 8b) abgegriffen, so daß in der NAC-Einrichtung 2 dann eine Messung und Auswertung des entsprechenden Signals stattfinden kann.
  • In 2 ist eine schematische Darstellung des prinzipiellen Aufbaus einer – bei einem Ausführungsbeispiel der Erfindung – zum Kalibrieren und/oder Testen eines Halbleiter-Bauelement-Test-Systems verwendeten Einrichtung 11 (hier: einer – weiter unten noch im Detail erläuterten – Schalt-Einrichtung 11), und eines Testgeräts 14 gezeigt.
  • Mit dem in 2 gezeigten Testgerät 14, der Schalt-Einrichtung 11, sowie einer – hier nicht dargestellten – probecard, und einer – hier ebenfalls nicht dargestellten – Kalibrier-Einrichtung können – wie im folgenden noch genauer erläutert wird – im Prinzip dieselben Halbleiter-Bauelement-Testverfahren und/oder Testgerät-Kalibrier- bzw. -Setup-Verfahren und/oder probecard-Kalibrier- bzw. -Setup-Verfahren (bzw. -Testverfahren) durchgeführt werden, wie mit dem in Zusammenhang mit 1 erläuterten System.
  • Wie aus 2 hervorgeht, ist das Testgerät 14 über eine – der in 1 gezeigten Signalleitung 5 entsprechenden – Signalleitung 15 an die Schalt-Einrichtung 11 angeschlossen.
  • Die Schalt-Einrichtung 11 weist eine Vielzahl von – matrixartig auf einer entsprechenden Schalt-Platine angeordneten bzw. montierten – Schaltern auf, z.B. eine Vielzahl von Relais-Schaltern 17a, 17b, 17c, 17d, 17e, 17f, 17g.
  • Gemäß 2 ist die – an das Testgerät 14 angeschlossene – Signalleitung 15 über einen entsprechenden Anschluß der Schalt-Einrichtung 11 mit einer Leitung 18m der Schalt-Einrichtung 11 verbunden, und über diese mit einer Leitung 181, die mit einem ersten Anschluß des Relais-Schalters 17g verbunden ist, und mit einer – mit einer Leitung 18o und einer Leitung 18f verbundenen – Leitung 18n.
  • Eine – hier ebenfalls nicht dargestellte – Signal-Ausgabe-Einrichtung der o.g. Kalibrier-Einrichtung ist über eine – der in 1 gezeigten Leitung 9c entsprechenden – Leitung 19c mit einem entsprechenden – weiteren – Anschluß der Schalt-Einrichtung 11 verbunden, der über eine Leitung 18a, und über eine mit dieser verbundenen Leitung 18d an einen ersten Anschluß des Relais-Schalters 17f angeschlossen ist.
  • Auf entsprechende Weise ist eine – hier ebenfalls nicht dargestellte – Signal-Auswerte-Einrichtung der Kalibrier-Einrichtung über eine – der in 1 gezeigten Leitung 9b entsprechenden – Leitung 19b mit einem entsprechenden – dritten – Anschluß der Schalt-Einrichtung 11 verbunden, der über eine Leitung 18v, und über eine mit dieser verbundenen Leitung 18k an einen zweiten Anschluß des Relais-Schalters 17g angeschlossen ist.
  • Wie aus 2 weiter hervorgeht, ist ein – hier ebenfalls nicht dargestelltes – Oszilloskop über eine – der in 1 gezeigten Leitung 9a entsprechenden – Leitung 19a mit einem entsprechenden – vierten – Anschluß der Schalt-Einrichtung 11 verbunden, der über eine Leitung 18p an einen ersten Anschluß des Relais-Schalters 17d angeschlossen ist.
  • Ein zweiter Anschluß des Relais-Schalters 17d ist über eine Leitung 18q mit einer Leitung 18s verbunden, und mit einer – – an einen ersten Anschluß des Relais-Schalters 17c angeschlossenen – Leitung 18r.
  • An einen zweiten Anschluß des Relais-Schalters 17c ist die o.g. – mit den Leitungen 18f und 18n verbundene – Leitung 18o angeschlossen.
  • Gemäß 2 sind die o.g. – miteinander verbundenen – Leitungen 18v und 18k an eine Leitung 18h angeschlossen, die mit einer Leitung 18i verbunden ist, und mit einer – an einen zweiten Anschluß des o.g. Relais-Schalters 17f angeschlossenen – Leitung 18g.
  • Des weiteren sind die o.g. – miteinander verbundenen – Leitungen 18a und 18d an eine Leitung 18b angeschlossen, die mit einer Leitung 18c verbunden ist, und mit einer – an einen ersten Anschluß des Relais-Schalters 17e angeschlossenen – Leitung 18e.
  • Die o.g. Leitung 18i ist an eine Leitung 18x angeschlossen, die an einen ersten Anschluß des Relais-Schalters 17b angeschlossenen ist.
  • Des weiteren ist die o.g. Leitung 18f an eine Leitung 18w angeschlossen, die mit einem zweiten Anschluß des Relais-Schalters 17e verbunden ist.
  • Wie aus 2 weiter hervorgeht, ist die o.g. – mit den Leitungen 18b und 18e verbundene – Leitung 18c an einen ersten Anschluß des Relais-Schalters 17a angeschlossenen, dessen zweiter Anschluß mit einer Leitung 18u verbunden ist.
  • Die – miteinander verbundenen – Leitungen 18q und 18r sind an die o.g. Leitung 18s angeschlossen, die mit der o.g. Leitung 18u, sowie einer – an einen entsprechenden Anschluß der Schalt-Einrichtung 11 angeschlossenen – Leitung 20, und einer – an einen zweiten Anschluß des Relais-Schalters 17b angeschlossenen – Leitung 18t verbunden ist.
  • Das in 2 gezeigte Testgerät 14 kann in Funktion und Aufbau dem in 1 gezeigten Testgerät 4 entsprechen (und entsprechend auch die – in 2 nicht dargestellte – probecard der – im Zusammenhang mit 1 erläuterten – probecard, die an die Leitungen 19c bzw. 19b angeschlossene Signal-Auswerte- und Signal-Ausgabe-Einrichtung den entsprechenden – im Zusammenhang mit 1 erläuterten – (NAC-)Signal-Auswerte- und -Ausgabe-Einrichtungen, und das an die Leitung 19a angeschlossene Oszilloskop dem entsprechenden – im Zusammenhang mit 1 erläuterten – Oszilloskop).
  • Wie aus 2 hervorgeht, sind die o.g. probecard (sowie die mit deren Hilfe zu testenden – auf einem Wafer angeordneten – Halbleiter-Bauelemente), die Schalt-Einrichtung 11 (sowie ggf. auch das o.g Testgerät 14, und die – hier nicht dargestellte – Signal-Ausgabe- und Signal-Auswerte-Einrichtungen der o.g. Kalibrier-Einrichtung) an einer – der in 1 gezeigten Test-Station 3 entsprechenden – Test-Station 13 in einem – von der Umwelt abgeschlossenen – Sub-System (z.B. einem entsprechenden Mikro-Reinraum-System) angeordnet. Die Schalt-Einrichtung 11 kann z.B. an der probecard, oder an einer beliebigen anderen Einrichtung der Test-Station 13, insbesondere des Mikro-Reinraum-Systems montiert (d.h. – gegenüber der probecard, dem Testgerät 14, und/oder der Kalibrier-Einrichtung – im Mikro-Reinraum-System fixiert) sein.
  • Die o.g. Relais-Schalter 17a, 17b, 17c, 17d, 17e, 17f, 17g können mit Hilfe einer – mit der Schalt-Einrichtung 11 verbundenen, hier nicht dargestellten, entsprechende Relais-Schalter-Steuersignale aussendenden – Steuereinrichtung entsprechend so jeweils geöffnet und/oder geschlossen werden, daß – ohne daß die probecard, und/oder entsprechende, weitere (z.B. – wie im Zusammenhang mit 1 erläutert – einer SPP-Einrichtung entsprechende) Einrichtungen innerhalb der Test-Station 13, insbesondere innerhalb des Mikro-Reinraum-Systems entsprechend bewegt werden müssten – die o.g. Halbleiter-Bauelement-Testverfahren und/oder Testgerät-Kalibrier- bzw. Setup-Verfahren und/oder probecard-Kalibrier- bzw. -Test-Verfahren durchgeführt werden können.
  • Beispielsweise kann zur Durchführung eines – dem oben im Zusammenhang mit 1 erläuterten Testgerät-Kalibrierbzw. -Setup-Verfahren entsprechenden – Testgerät-Kalibrierbzw. -Setup-Verfahrens der o.g. Relais-Schalter 17g geschlossen (und die übrigen Relais-Schalter 17a, 17b, 17c, 17d, 17e, 17f geöffnet) werden.
  • Dadurch wird erreicht, daß ein von dem Testgerät 14 über die o.g. Signalleitung 15 ausgegebenes Kalibrier-Signal (Referenz-Signal) über die o.g. Leitungen 18m, 18l, den – geschlossenen – Relais-Schalter 17g, die Leitung 18k, die Leitung 18v, und die mit dieser verbundenen Leitung 19b an die Signal-Auswerte-Einrichtung der o.g. Kalibrier-Einrichtung weitergeleitet, und dort gemessen und ausgewertet werden kann.
  • Dadurch kann sichergestellt werden, dass die vom jeweiligen Halbleiter-Bauelement – beim späteren, eigentlichen Test – vom Testgerät 14 empfangenen – durch das o.g. Kalibrier-Signal simulierten – Signale den für den jeweiligen Test jeweils gewünschten Test-Signalen entsprechen (mit möglichst exakt den jeweils gewünschten Spannungshöhen, und/oder mit möglichst exakt dem jeweils gewünschten, zeitlichen Verlauf, etc.).
  • Des weiteren kann z.B. durch entsprechendes Schließen von z.B. den Relais-Schaltern 17a und 17c (und Öffnen der übrigen Relais-Schalter 17b, 17d, 17e, 17f, 17g) erreicht werden, daß – entsprechend umgekehrt – ein von der Signal-Ausgabe-Einrichtung der o.g. Kalibrier-Einrichtung über die Leitung 19c ausgegebenes (weiteres) Kalibrier-Signal (Referenz-Signal) z.B. über die o.g. Leitungen 18a, 18b, 18c, den – geschlossenen – Relais-Schalter 17a, die Leitungen 18u, 18s, 18r, den – geschlossenen – Relais-Schalter 17c, und die Leitungen 18o, 18n, 18m, und die mit dieser verbundenen Signalleitung 15 an das Testgerät 14 weitergeleitet, und dort gemessen, und ausgewertet werden kann.
  • Als nächstes kann z.B. die probecard – ohne daß diese und/oder etwaige weitere Einrichtungen bewegt werden müßten – einem entsprechenden Kalibrier-/Setup- bzw. Test-Verfahren unterzogen werden.
  • Wie aus 2 hervorgeht, ist die o.g. Leitung 20 (bzw. der mit dieser verbundene Anschluß der Schalt-Einrichtung 11) – z.B. über eine entsprechende (hier nicht dargestellte) Leitung – mit einem entsprechenden probecard-Anschluß verbunden (bzw. mit einer – mit diesem verbundenen – Kontakt-Nadel bzw. Pin der probecard) (sowie ggf. weitere – entsprechend ähnlich wie der mit der Leitung 20 verbundene Anschluss der Schalt-Einrichtung 11 mit den o.g. Relais-Schaltern und/oder weiteren Relais-Schaltern verbundene – Anschlüsse der Schalt-Einrichtung 11 (über entsprechende Leitungen) mit entsprechenden, weiteren probecard-Anschlüssen (bzw. entsprechenden – mit diesen verbundenen – probecard-Kontakt-Nadeln bzw. Pins)).
  • Zur Durchführung eines – dem oben im Zusammenhang mit 1 erläuterten probecard-Kalibrier-/Setup- bzw. -Test-Verfahren entsprechenden – probecard-Kalibrier-/Setup- bzw. -Test-Verfahrens kann dann z.B. der o.g. Relais-Schalter 17a geschlossen (und die übrigen Relais-Schalter 17b, 17c, 17d, 17e, 17f, 17g geöffnet) werden.
  • Dadurch wird erreicht, daß ein von der o.g. Ausgabe-Einrichtung des Kalibrier-Einrichtung an der o.g. Leitung 19c ausgegebenes Kalibrier-Signal (Referenz-Signal) über die o.g. Leitungen 18a, 18b, 18c, den – geschlossenen – Relais-Schalter 17a, die Leitung 18u, und die mit dieser verbundenen Leitung 20 an die probecard (insbesondere den o.g. probecard-Anschluß bzw. die o.g. probecard-Kontakt-Nadel) weitergeleitet werden kann.
  • Das in Reaktion auf das eingegebene Kalibrier-Signal von der probecard an einer entsprechenden Kontakt-Nadel bzw. an einem entsprechenden probeard-Anschluß ausgegebene Signal wird dann – auf entsprechend ähnliche Weise, wie für das o.g.
  • Kalibrier-Signal beschrieben – über eine entsprechende, mit einem entsprechenden Anschluß der Schalt-Einrichtung 11 (und den o.g., und/oder weiteren Relais-Schaltern) verbundene Leitung, und z.B. die Leitung 19b an die Auswerte-Einrichtung des Kalibrier-Einrichtung weitergeleitet, wo dann eine Messung und Auswertung des entsprechenden Signals stattfinden kann, etc.
  • Nach der Durchführung der o.g. Kalibrier-/Setup- bzw. Test-Verfahren können dann – mit Hilfe des Testgeräts 14 (hier: einem DC-Testgerät 14) die – eigentlichen – Halbleiter-Bauelement-Testverfahren durchgeführt werden.
  • Bei den zu testenden Halbleiter-Bauelementen kann es sich – entsprechen wie oben im Zusammenhang mit 1 beschrieben – z.B. um entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise handeln, und/oder um Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) oder Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMS), insbesondere um SRAMs oder DRAMs (hier z.B. um DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher) mit doppelter Datenrate (DDR-DRAMs = Double Data Rate – DRAMs)).
  • Zur Durchführung eines – dem oben im Zusammenhang mit 1 erläuterten Halbleiter-Bauelement-Testverfahren entsprechenden – Halbleiter-Bauelement-Testverfahrens kann z.B. der o.g. Relais-Schalter 17c geschlossen (und die übrigen Relais-Schalter 17a, 17b, 17d, 17e, 17f, 17g geöffnet) werden.
  • Dadurch wird erreicht, daß ein von dem Testgerät 14 an der o.g. Signalleitung 15 ausgegebenes Test-Signal über die o.g. Leitungen 18m, 18n, 18o, den – geschlossenen – Relais-Schalter 17c, die Leitungen 18r, 18s, und die mit dieser verbundenen Leitung 20 an die probecard, und von dort an die entsprechende probecard-Kontakt-Nadel weitergeleitet werden kann.
  • Über die Kontakt-Nadel wird das Test-Signal dann an ein entsprechendes Pad bzw. einen entsprechenden Anschluß des entsprechenden – noch auf der Silizium-Scheibe bzw. dem Wafer befindlichen, zu testenden – Halbleiter-Bauelements weitergeleitet.
  • Das in Reaktion auf das eingegebene Test-Signal an einem entsprechenden Halbleiter-Bauelement-Anschluß bzw. Pad ausgegebene Signal wird dann – entsprechend umgekehrt wie oben beschrieben – von einer entsprechenden Kontakt-Nadel der probecard abgegriffen, und über eine entsprechende, mit einem entsprechenden Anschluß der Schalt-Einrichtung 11 (und den o.g., und/oder weiteren Relais-Schaltern) verbundene Leitung, und eine (hier nicht dargestellte) weitere Signalleitung an das Testgerät 14 weitergeleitet, wo dann eine Auswertung des entsprechenden Signals stattfinden kann.
  • 1
    SSP
    2
    NAC
    3
    Test-Station
    4
    Testgerät
    5
    Signalleitung
    6
    Leitung
    7a
    Kontakt-Nadeln
    7b
    Kontakt-Nadeln
    7c
    Kontakt-Nadeln
    8a
    Pad
    8b
    Pad
    8c
    Pad
    9a
    Leitung
    9b
    Leitung
    9c
    Leitung
    11
    Schalt-Einrichtung
    13
    Test-Station
    14
    Testgerät
    15
    Signalleitung
    17a
    Relais-Schalter
    17b
    Relais-Schalter
    17c
    Relais-Schalter
    17d
    Relais-Schalter
    17e
    Relais-Schalter
    17f
    Relais-Schalter
    17g
    Relais-Schalter
    18a
    Leitung
    18b
    Leitung
    18c
    Leitung
    18d
    Leitung
    18e
    Leitung
    18f
    Leitung
    18g
    Leitung
    18h
    Leitung
    18i
    Leitung
    18k
    Leitung
    181
    Leitung
    18m
    Leitung
    18n
    Leitung
    18o
    Leitung
    18p
    Leitung
    18q
    Leitung
    18r
    Leitung
    18s
    Leitung
    18t
    Leitung
    18u
    Leitung
    18v
    Leitung
    18w
    Leitung
    18x
    Leitung
    19a
    Leitung
    19b
    Leitung
    19c
    Leitung
    20
    Leitung

Claims (5)

  1. System, welches aufweist: eine Einrichtung (11), welche aufweist: einen ersten Anschluß, an welchem ein Kalibrier-Signal eingegeben werden kann; und einen zweiten und dritten Anschluß, an welchem das Kalibrier-Signal ausgegeben werden kann, wobei an den zweiten Anschluß ein Halbleiter-Bauelement-Test-Gerät (14) angeschlossen werden kann, und an den dritten Anschluß eine probecard zum Kontaktieren von durch das Test-Gerät (14) zu testenden Halbleiter-Bauelementen; wobei der erste Anschluß über eine entsprechende Leitung (18a, 18b) mit einer ersten Schalter-Einrichtung (17e) verbunden bzw. verbindbar ist, welche mit dem zweiten Anschluß verbunden bzw. verbindbar ist, und mit einer zweiten Schalter-Einrichtung (17a), welche mit dem dritten Anschluß verbunden bzw. verbindbar ist; und wobei das System außerdem aufweist: ein – an den ersten Anschluß angeschlossenes – Kalibrier-Gerät, mit welchem – abhängig vom Zustand der ersten und zweiten Schalter-Einrichtung (17e, 17a) – wahlweise das Halbleiter-Bauelement-Test-Gerät (14), oder die probecard kalibriert werden kann.
  2. System nach Anspruch 1, bei welchem entweder die erste Schalter-Einrichtung (17e) geschlossen, und die zweite Schalter-Einrichtung (17a) geöffnet ist, so daß das Signal an den zweiten Anschluß, und nicht an den dritten Anschluß weitergeleitet wird, oder die erste Schalter-Einrichtung (17e) geöffnet, und die zweite Schalter-Einrichtung (17a) geschlossen ist, so daß das Signal an den dritten, und nicht an den zweiten Anschluß weitergeleitet wird.
  3. System nach Anspruch 1 oder 2, bei welchem die Schalter-Einrichtungen (17e, 17a) Relais sind.
  4. System nach Anspruch 1 oder 2, bei welchem die Schalter-Einrichtungen (17e, 17a) Transistoren sind.
  5. Kalibrier-Verfahren, insbesondere unter Verwendung eines Systems nach einem der Ansprüche 1 bis 4, welches die Schritte aufweist: – Eingeben eines Kalibrier-Signals an einem ersten Anschluß des Systems; – Wahlweises Weiterleiten des Signals an einen zweiten Anschluß des Systems, und Sperren des Signals für einen dritten Anschluß des Systems, oder Weiterleiten des Signals an den dritten Anschluß des Systems, und Sperren des Signals für den zweiten Anschluß des Systems, durch entsprechenden Öffnen oder Schließen einer mit dem ersten Anschluß verbundenen bzw. verbindbaren ersten Schalter-Einrichtung (17e), welche mit dem zweiten Anschluß verbunden bzw. verbindbar ist, und Öffnen oder Schließen einer ebenfalls mit dem ersten Anschluß verbundenen bzw. verbindbaren zweiten Schalter-Einrichtung (17a), welche mit dem dritten Anschluß verbunden bzw. verbindbar ist; – wobei an den zweiten Anschluß ein Halbleiter-Bauelement-Test-Gerät (14) angeschlossen werden kann, und an den dritten Anschluß eine probecard zum Kontaktieren von durch das Test-Gerät (14) zu testenden Halbleiter-Bauelementen, und wobei mit einem – an den ersten Anschluß angeschlossenen – Kalibrier-Gerät abhängig vom Zustand der ersten und zweiten Schalter-Einrichtung (17e, 17a) wahlweise das Halbleiter-Bauelement-Test-Gerät (14), oder die probecard kalibriert wird.
DE10330043A 2003-06-30 2003-06-30 System und Kalibrierverfahren Expired - Fee Related DE10330043B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10330043A DE10330043B4 (de) 2003-06-30 2003-06-30 System und Kalibrierverfahren
US10/878,681 US7061227B2 (en) 2003-06-30 2004-06-29 Apparatus and method for calibrating a semiconductor test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10330043A DE10330043B4 (de) 2003-06-30 2003-06-30 System und Kalibrierverfahren

Publications (2)

Publication Number Publication Date
DE10330043A1 DE10330043A1 (de) 2005-02-03
DE10330043B4 true DE10330043B4 (de) 2007-09-27

Family

ID=33559846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10330043A Expired - Fee Related DE10330043B4 (de) 2003-06-30 2003-06-30 System und Kalibrierverfahren

Country Status (2)

Country Link
US (1) US7061227B2 (de)
DE (1) DE10330043B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031436B4 (de) 2004-06-29 2006-07-27 Infineon Technologies Ag Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts
DE102004035556B3 (de) * 2004-07-22 2005-12-08 Infineon Technologies Ag Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
WO2012084028A1 (en) 2010-12-22 2012-06-28 Verigy (Singapore) Pte. Ltd. Calibration module for a tester and tester

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19755659A1 (de) * 1997-12-15 1999-06-17 Rohde & Schwarz Anordnung zum Kalibrieren eines Netzwerkanalysators zur industriellen Serienmessung von n-Tor-Netzwerken

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE31056E (en) * 1977-03-23 1982-10-12 Fairchild Camera & Instrument Corp. Computer controlled high-speed circuit for testing electronic devices
JP2688941B2 (ja) * 1988-08-29 1997-12-10 株式会社アドバンテスト 位相補正装置
US5929628A (en) * 1996-12-05 1999-07-27 Teradyne, Inc. Apparatus and method for performing amplitude calibration in an electronic circuit tester
JP3616247B2 (ja) * 1998-04-03 2005-02-02 株式会社アドバンテスト Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス
TW575733B (en) * 1999-08-16 2004-02-11 Advantest Corp Timing correction method of IC test apparatus and IC test apparatus using the correction function of the correction method
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
DE10141025B4 (de) * 2001-08-22 2007-05-24 Infineon Technologies Ag Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer
KR100518546B1 (ko) * 2002-12-13 2005-10-04 삼성전자주식회사 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
US6911814B2 (en) * 2003-07-01 2005-06-28 Formfactor, Inc. Apparatus and method for electromechanical testing and validation of probe cards
DE10333101B4 (de) * 2003-07-21 2008-05-21 Qimonda Ag Kalibrierungseinrichtung für die Kalibrierung eines Testerkanals einer Testereinrichtung, Testersystem und Verfahren zum Kalibrieren eines Testerkanals
US6847212B1 (en) * 2003-08-26 2005-01-25 The United States Of America As Represented By The Secretary Of The Navy Apparatus and method for calibrating voltage spike waveforms

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19755659A1 (de) * 1997-12-15 1999-06-17 Rohde & Schwarz Anordnung zum Kalibrieren eines Netzwerkanalysators zur industriellen Serienmessung von n-Tor-Netzwerken

Also Published As

Publication number Publication date
US20050024059A1 (en) 2005-02-03
DE10330043A1 (de) 2005-02-03
US7061227B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
DE102004057772B3 (de) Einsetzbare Kalibriervorrichtung
DE3812654C2 (de)
EP0470118A1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen.
EP3491406B1 (de) Testsystem zur überprüfung von elektronischen verbindungen
EP3491404B1 (de) Testsystem zur überprüfung von elektrischen verbindungen von elektronischen bauteilen mit einer leiterplatte
DE19537574C2 (de) Sockel zum Kontaktieren einer elektronischen Schaltung während eines Tests
DE10044408A1 (de) Pinblockstruktur zur Halterung von Anschlußpins
DE19743709B4 (de) IC-Testgerät
DE10330043B4 (de) System und Kalibrierverfahren
WO2018024463A1 (de) Testsystem zur prüfung von elektrischen verbindungen von bauteilen mit einer leiterplatte
DE102004035556B3 (de) Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
WO2018024422A1 (de) Testsystem zur überprüfung von elektronischen verbindungen von bauteilen mit einer leiterplatte und leiterplatte
DE10208757A1 (de) Verfahren und Magazinvorrichtung zur Prüfung von Halbleitereinrichtungen
DE102004031436B4 (de) Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts
DE10146177A1 (de) Verfahren zum Testen einer integrierten Schaltung mit einem zusätzlichen Schaltungsteil sowie integrierte Schaltung
EP1046921A2 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE19832307A1 (de) Integrierte Schaltung mit einer Selbsttesteinrichtung
DE10243603B4 (de) Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System
DE2938567A1 (de) Baustein fuer hochintegrierte schaltkreise
DE102004013707B9 (de) Vorrichtung zum Testen von Substraten
DE4139153C2 (de) Verfahren zum Programmieren von programmierbaren integrierten Schaltkreisen
DE102005007593B4 (de) Sockel-Vorrichtung zum Testen von Halbleiter-Bauelementen und Verfahren zum Aufnehmen eines Halbleiter-Bauelements in einer Sockel-Vorrichtung
DE10358691B4 (de) Verfahren zum Beladen einer Sockel-Einrichtung mit einem entsprechenden Halbleiter-Bauelement
DE3839539A1 (de) Multikompatible halteeinrichtung fuer zu pruefende leiterplatten bzw. flachbaugruppen, und fuer kontaktstift-traegerplatten und niederhalteplatten zur verwendung in pruefgeraeten
DE102005056279A1 (de) Test-Vorrichtung und Verfahren zum Testen von elektronischen Bauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee