DE10141025B4 - Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer - Google Patents
Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer Download PDFInfo
- Publication number
- DE10141025B4 DE10141025B4 DE10141025A DE10141025A DE10141025B4 DE 10141025 B4 DE10141025 B4 DE 10141025B4 DE 10141025 A DE10141025 A DE 10141025A DE 10141025 A DE10141025 A DE 10141025A DE 10141025 B4 DE10141025 B4 DE 10141025B4
- Authority
- DE
- Germany
- Prior art keywords
- calibration
- wafer
- tested
- test
- test device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Abstract
Verfahren
zum Testen von zu testenden Wafern (101) in einer Testeinrichtung
(100), bei dem die Testeinrichtung (100) kalibrierbar ist, mit den
Schritten:
a) Einbringen (S301) eines Kalibrierwafers (102) in die Testeinrichtung (100) mittels einer Handhabungseinheit (103), wobei
a1) mindestens ein Kalibrierwafer (102), der hinsichtlich seiner Geometrie und seinen Kontaktierungsanschlüssen (111) identisch zu einem zu testenden Wafer (101) ist, vorgebbar während mindestens eines Testablaufs, bei dem zu testende Wafer (101) getestet werden, in die Testeinrichtung (100) eingeschleust wird; und
a2) baugleiche Kalibrierbauelemente (107) für unterschiedliche Anordnungen von Kontaktierungsanschlüssen (111) bereitgestellt werden;
b) Bestimmen (S302) von Kalibrierwerten der Testeinrichtung (100) mittels einer Steuerung durch eine Kalibrierablaufsteuerungseinheit (105);
c) Speichern (S303) der bestimmten Kalibrierwerte in einer Speichereinheit (106);
d) Kalibrieren (S304) der Testeinrichtung (100) mittels der gespeicherten Kalibrierwerte;
e) Ausgeben des Kalibrierwafers (102) aus der kalibrierten Testeinrichtung (100);
f) Einbringen (S301) eines zu testenden Wafers...
a) Einbringen (S301) eines Kalibrierwafers (102) in die Testeinrichtung (100) mittels einer Handhabungseinheit (103), wobei
a1) mindestens ein Kalibrierwafer (102), der hinsichtlich seiner Geometrie und seinen Kontaktierungsanschlüssen (111) identisch zu einem zu testenden Wafer (101) ist, vorgebbar während mindestens eines Testablaufs, bei dem zu testende Wafer (101) getestet werden, in die Testeinrichtung (100) eingeschleust wird; und
a2) baugleiche Kalibrierbauelemente (107) für unterschiedliche Anordnungen von Kontaktierungsanschlüssen (111) bereitgestellt werden;
b) Bestimmen (S302) von Kalibrierwerten der Testeinrichtung (100) mittels einer Steuerung durch eine Kalibrierablaufsteuerungseinheit (105);
c) Speichern (S303) der bestimmten Kalibrierwerte in einer Speichereinheit (106);
d) Kalibrieren (S304) der Testeinrichtung (100) mittels der gespeicherten Kalibrierwerte;
e) Ausgeben des Kalibrierwafers (102) aus der kalibrierten Testeinrichtung (100);
f) Einbringen (S301) eines zu testenden Wafers...
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Testen von zu testenden Wafern in einer Testeinrichtung, und betrifft insbesondere ein Verfahren zum Testen von zu testenden Wafern in einer Testeinrichtung, welche mit einem Kalibrierwafer kalibrierbar ist.
- Herkömmliche Testeinrichtungen erfordern es, dass Signalverläufe hinsichtlich ihrer Pegel und Zeit- bzw. Phasenbeziehungen kalibriert werden. Signallaufzeiten von Testsignalen weichen sowohl innerhalb einer Testeinrichtung als auch bei einer Signalübertragung von der Testeinrichtung zu den zu testenden Wafern, welche zu testende Halbleiterbauelemente enthalten können, ab.
- Weiterhin ist es beim Testen von zu testenden Wafern ein Problem, dass ebenfalls die unterschiedlichen Signallaufzeiten von Signalen vom zu testenden Bauelement (zu testenden Wafer) zurück zu der Testeinrichtung kompensiert werden müssen. Eine Kalibrierung von Testeinrichtungen wird insbesondere dann zwingend erforderlich, wenn die durch Signallaufzeiten hervorgerufenen Abweichungen in der gleichen Größenordnung wie eine typische Zykluszeit der zu testenden Bauelemente auf einem zu testenden Wafer liegen, da andernfalls ein korrektes Testen von zu testenden Bauelementen unmöglich wird.
- In herkömmlichen Testeinrichtungen sind zum Ausgleich unterschiedlicher Signallaufzeiten variable Verzögerungselemente angeordnet, die während einer Kalibrierung einer Testeinrichtung derart eingestellt werden, dass Laufzeitdifferenzen minimiert bzw. beseitigt werden.
-
4 zeigt schematisch ein Ablaufdiagramm zum Testen eines zu testenden Wafers in einer herkömmlichen Testeinrichtung. In herkömmlicher Weise wird ein Anschluss von Peripheriegeräten, wie beispielsweise geeigneten Messinstrumenten (Oszilloskop, Spannungs- und Strommesser, Laufzeitdifferenz-, Zeitdifferenz-, Phasendifferenzmessgeräte, etc.) erforderlich. - Bei einem Schritt S401 beginnt ein Test- bzw. Kalibrierablauf.
- In einem Schritt S402 werden zunächst die oben genannten Peripheriegeräte angeschlossen, um entsprechende Laufzeitmessungen, Phasendifferenzmessungen, Zeitdifferenzmessungen etc. durchführen zu können.
- In herkömmlicher Weise werden im Wesentlichen zwei unterschiedliche Verfahren verwendet:
- (i) Eine Reflexionsmessung (Time Domain Reflectometry TDR):
- Hierbei werden zunächst Treibereinheiten der Testeinrichtung vermessen, d.h. ein Signalpfad von der Testeinrichtung zu einem zu testenden Wafer bzw. zu einem zu testenden Bauelement. Hierzu werden Kontaktierungen an einer Schnittstelle des zu testenden Bauelements entweder unbeschaltet gelassen oder nach Masse kurzgeschlossen.
- Daraus folgt, dass die von Treibereinheiten ausgehenden Signale an der Schnittstelle des zu testenden Bausteins reflektiert (Reflexionsmessung) werden. Ein zeitlicher Unterschied (Laufzeitdifferenz, Phasendifferenz, Zeitdifferenz) zwischen den ursprünglich ausgesandten Signalen und den reflektierten Signalen wird mit einer geeigneten Messeinrichtung bestimmt, worauf eine Kompensation von vorhandenen Laufzeitdifferenzen ermöglicht wird.
- Ein wesentlicher Nachteil des TDR-Verfahrens besteht darin, dass ein reflektiertes Signal im allgemeinen durch Diskontinuitäten eines Wellenwiderstandes auf dem Signalpfad gestört bzw. beeinträchtigt wird, wobei diese Störung insbesondere dadurch verursacht wird, dass das reflektierte Signal den Signalpfad in nachteiliger Weise zweimal passieren muss.
- Bei einer automatischen Bestimmung einer zeitlichen Position des reflektierten Signals bezügliche eines Referenzsignals ergibt sich dadurch ein nicht tolerierbarer Fehler. Weitere Fehler treten bei dem herkömmlichen Verfahren zur Kalibrierung einer Testeinrichtung dadurch auf, dass an einer Schnittstelle eines zu testenden Bausteins ein idealer Kurz- schluss (Verbindung nach Masse) bzw. ein idealer Leerlauf (unbeschalteter Zustand) nicht erreicht werden kann, wodurch eine Signalform Modifikationen unterworfen ist.
- Ein weiterer Nachteil des TDR-Verfahrens besteht darin, dass für jede Einzelmessung ein kompletter Hin- und Rücklauf des Signals von der Testeinrichtung zu dem zu testenden Bauelement (dem zu testenden Wafer) und von dort zurück abgewartet werden muss, um beispielsweise eine Zeitdifferenzmessung durchzuführen. Dadurch wird eine maximale Wiederholrate und eine sinnvoll erreichbare statistische Stabilität der Messergebnisse unzweckmäßigerweise eingeschränkt.
- Es ist weiterhin nachteilig, dass das TDR-Verfahren nur sehr eingeschränkt parallelisiert werden kann, so dass eine Kalibrierungszeit mit einer steigenden Anzahl von Signalpfaden ansteigt.
- (ii) Verfahren unter Verwendung eines externen Messinstruments (z.B. ein Oszilloskop):
- Hierbei werden ein oder mehrere Eingangsanschlüsse des Messinstruments über eine geeignete Einrichtung mit jedem einzelnen Ausgangsanschluss einer Schnittstelle des zu testenden Bausteins verbunden, wobei hierzu bei automatischen Testeinrichtungen ein Roboterarm oder eine Relaismatrix bereitgestellt werden müssen. Hierbei ist es insbesondere nachteilig, dass eine Kalibrierung sehr viel Zeit benötigt, da einzelne Signalpfade (Kanäle) sequenziell vermessen werden müssen. Zusammen mit erheblichen Rüstzeiten bei einer Verwendung einer externen Kalibrierausrüstung ist dieses Verfahren sehr ineffizient.
- Nach einer in einem Schritt S403 erfolgten Kalibrierung schreitet die Verarbeitung zu einem Schritt S404 fort. In dem Schritt S404 wird ein zu testender Wafer in die Testeinrichtung eingebracht und anschließend in einem Schritt S405 getestet.
- Das Testergebnis, welches insbesondere Laufzeitdifferenzen in zu testenden Signalpfaden umfasst, wird in einem Schritt S406 ausgewertet. In einem Schritt S407 wird abgefragt, ob vorgebbare Kriterien hinsichtlich einer Güte einer Kalibrierung der Testeinrichtung erfüllt sind oder nicht. Eine Kalibriergüte kann anhand von Messergebnissen einer Vielzahl von Wafern bestimmt werden. Eine Entscheidung, ob eine erneute Kalibrierung erforderlich ist, ergibt sich beispielsweise aus einer vom Hersteller der Testeinrichtung vorgegebenen Gültigkeitsdauer einer kalibrierung oder aus Betrachtungen der Testergebnisse von zu testenden Wafern. Wird nun bestimmt, dass eine Kalibrierung erforderlich ist, schreitet die Verarbeitung zu dem Schritt S402 fort, um einen erneuten Kalibriermodus zu durchlaufen. Sind die in den Schritt S407 eingegebenen Kriterien erfüllt, so schreitet die Verarbeitung zu einem Schritt S408 fort, in welchem abgefragt wird, ob ein nächster Wafer getestet werden soll.
- Wird in dem Schritt S408 festgestellt, dass ein nächster Wafer zu testen ist, so schreitet die Verarbeitung zu einem Schritt S409 fort, in welchem ein neuer zu testender Wafer bereitgestellt wird. Der in dem Schritt S409 bereitgestellte neue zu testende Wafer wird in dem Schritt S404 in den Testablauf der Testeinrichtung eingebracht.
- Wird in dem Schritt S408 festgestellt, dass keine weiteren Wafer zu testen sind, so schreitet die Verarbeitung zu einem Schritt S410 fort, in welchem der Testablauf in der Testeinrichtung beendet wird.
- Es ist insbesondere ein Nachteil herkömmlicher Verfahren zum Testen von zu testenden Wafern, dass zwischen einem Kalibrierablauf und einem Testablauf erhebliche Unterschiede hinsichtlich des Testablaufs, der Testumgebung, der Testgeometrie etc. bestehen.
- Es ist in nachteiliger Weise nicht möglich, in einem automatischen Testablauf in einer Testeinrichtung einen Kalibrierablauf mit ausreichender Genauigkeit zu integrieren, da einerseits umfangreiche Reflexionsmessungen. (obenstehend unter (i) beschrieben) durchgeführt werden müssen, bzw. ein erheblicher Aufwand bei einem Anschluss von Peripheriegeräten (obenstehend unter Punkt (ii) und unter Bezugnahme auf
4 beschrieben) erforderlich ist. Um eine Kalibrierung mit einer ausreichenden Genauigkeit bereitzustellen, muss bei Kalibrierverfahren nach dem Stand der Technik manuell vorgegangen werden. - Die Druckschrift
DE 198 17 762 C2 beschreibt ein Verfahren zum Kalibrieren einer Messvorrichtung, wobei eine Kalibrier-Halbleiterscheibe hergestellt wird, die in integrierter Form Vergleichs-Schaltungseinheiten enthält, die über Messpunkte auf der Oberfläche der Kalibrier-Halbleiterscheibe kontaktierbar sind. - In der Druckschrift
US 4 497 056 ist ein IC-Tester zum Zuführen eines Testmusters zu einer zu testenden integrierten Schaltung offenbart, wobei relative Phasendifferenzen zwischen beispielsweise einer Vielzahl von Testmustersignalen bestimmt werden und Verzögerungszeiten für variable Verzögerungsschaltungen eingestellt und als Testdaten gespeichert werden. - Die Druckschrift
US 4 724 378 beschreibt ein automatisches Testsystem, wobei eine Kalibrierung mittels einer externen Kalibriereinrichtung durchgeführt wird, die mit einem Testkopf verbindbar ist. - In der Druckschrift
US 6 146 908 A ist ein Verfahren zum Herstellen einer Testschaltung auf einem Silizium-Wafer beschrieben. In dem in derUS 6 146 908 A vorgeschlagenen Verfahren muss eine Testsonde extern kalibriert werden, wobei Kalibrationsschaltungen auf einem Silizium-Wafer angeordnet sind, der ebenfalls zu testende integrierte Schaltungen enthält. - Die Druckschrift
US 5 539 324 A offenbart eine elektrische Testausrüstung, welche eine verbesserte Handhabungseffizienz bei einem Test durch eine angepasste Wafertestvorrichtung bereitstellt. Ein Testen bezüglich eines dynamischen "Burnin" und weiterer Parameter wie elektrischer Eigenschaften, eines Betriebsverhaltens und Geschwindigkeitsparameter bezüglich eines Felds von Halbleitermatrizen auf einem Wafer wird somit ermöglicht. - Die Druckschrift
US 5 712 855 A beschreibt eine Vorrichtung zum Messen von Signalen zum Testen und Messen einer elektronischen Einrichtung und ein Verfahren zum Kalibrieren ihrer Zeitgebungs- und Spannungspegel, wobei insbesondere Eingangs- und Ausgangs-Zeitgebungen von mehrfachen Testsignalmustern und Spannungspegeln genau und schnell kalibriert werden. - Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Kalibrierablauf einer Testeinrichtung, die zum Testen von zu testenden Wafern dient, in bestehende Testabläufe in einer einfachen Weise zu integrieren, wobei das Kalibrierverfahren eine hohe Genauigkeit aufweist.
- Diese Aufgabe wird erfindungsgemäß durch das im Patentanspruch 1 angegebene Verfahren sowie durch einen Kalibrierwafer mit den Merkmalen des Patentanspruchs 8 gelöst.
- Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Ein wesentlicher Gedanke der Erfindung besteht darin, dass in einer Testeinrichtung zwischen einem Testablauf beim Testen von zu testenden Wafern und einem Kalibrierablauf beim Kalibrieren der Testeinrichtung kein Unterschied besteht, d.h. eine Geometrie einer Testeinrichtung sowie Kontaktierungsanschlüsse sind bei einem Kalibrierablauf und bei einem Testablauf identisch.
- Hierzu wird in die Testeinrichtung ein Kalibrierwafer eingebracht, der hinsichtlich einer Geometrie und hinsichtlich Kontaktierungsanschlüssen identisch zu einem zu testenden Wafer ist, wobei sämtliche relevanten Kalibrierabläufe zum Kalibrieren der Testeinrichtung mit dem Kalibrierwafer durchgeführt werden können.
- Das erfindungsgemäße Verfahren zum Testen von zu testenden Wafern in einer Testeinrichtung, bei dem die Testeinrichtung kalibrierbar ist, weist im Wesentlichen die folgenden Schritte auf:
- a) Einbringen eines Kalibrierwafers in die Testeinrichtung mittels einer Handhabungseinheit, wobei
- a1) mindestens ein Kalibrierwafer, der hinsichtlich seiner Geometrie und seinen Kontaktierungsanschlüssen identisch zu einem zu testenden Wafer ist, vorgebbar während mindestens eines Testablaufs, bei dem zu testende Wafer getestet werden, in die Testeinrichtung eingeschleust wird; und
- a2) baugleiche Kalibrierbauelemente für unterschiedliche Anordnungen von Kontaktierungsanschlüssen bereitgestellt werden;
- b) Bestimmen von Kalibrierwerten der Testeinrichtung mittels einer Steuerung durch eine Kalibrierablaufsteuerungseinheit;
- c) Speichern der bestimmten Kalibrierwerte in einer Speichereinheit;
- d) Kalibrieren der Testeinrichtung mittels der gespeicherten Kalibrierwerte;
- e) Ausgeben des Kalibrierwafers aus der kalibrierten Testeinrichtung;
- f) Einbringen eines zu testenden Wafers in die kalibrierte Testeinrichtung mittels der Handhabungseinheit; und
- g) Testen des zu testenden Wafers in der kalibrierten Testeinrichtung mittels einer Steuerung durch eine Testablaufsteuerungseinheit, wobei die gespeicherten Kalibrierwerte angelegt werden, derart, dass ein Kalibrieren der Testeinrichtung und ein Testen von zu testenden Wafern mit identischen Nadelkartenkontaktierungseinrichtungen durchgeführt werden.
- In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
- Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung werden als Kalibrierwerte der Testeinrichtung Laufzeitwerte bestimmt, welche Laufzeitdifferenzen in Signalpfaden zwischen der Testeinrichtung und einem zu testenden Bauelement des zu testenden Wafers bestimmt.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden als Kalibrierwerte der Testeinrichtung Phasendifferenzwerte auf Signalpfaden bestimmt.
- Wird nach einem vorausgegangenen Testablauf bestimmt, dass eine Kalibrierung erforderlich ist, wird diese in jedem Fall vor einem Test eines zu testenden Wafers ausgeführt.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird eine Temperatur von mindestens einem Kalibrierbauelement, welches auf einem Kalibrierwafer angeordnet ist, über eine Waferauflage modifiziert, wodurch Temperatureinflüsse auf das Kalibrierergebnis verringert werden und eine Temperaturstabilisierung des gesamten Kalibrierwafern bereitgestellt wird.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird mittels einer Phasendifferenzeinheit bestimmt, ob ein Signal auf einem zu kalibrierenden Signalpfad einem Referenzsignal vorauseilt oder nachläuft.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden Signalpfade entsprechend eines Kalibrierergebnisses mit Hilfe von Verzögerungselementen korrigiert.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird eine Phasendifferenz mindestens eines Signalpfads quantifiziert und als mindestens ein Zahlenwert in der Speichereinheit gespeichert.
- Der erfindungsgemäße Kalibrierwafer zur Kalibrierung einer Testeinrichtung, in der zu testende Wafer getestet werden, weist weiterhin auf:
- a) eine Trägerplatte;
- b) mindestens ein Kalibrierbauelement, welches mittels einer Klebeschicht auf der Trägerplatte angebracht ist;
- c) mindestens eine Verbindungseinrichtung, die auf dem mindestens einen Kalibrierbauelement aufgebracht ist; und
- d) Kontaktierungsanschlüsse, die auf der mindestens einen Verbindungseinrichtung aufgebracht sind, wobei der Kalibrierwafer hinsichtlich seiner Geometrie und seinen Kontaktierungsanschlüssen identisch zu einem zu testenden Wafer ist, wobei die Trägerplatte in ihren Abmessungen mit dem zu testenden Wafer übereinstimmt, und die Verbindungseinrichtung modifizierbar bereitgestellt ist, um frei wählbare Verbindungen zwischen den Kontaktierungsanschlüssen und den Kalibrierbauelementanschlüssen bereitzustellen.
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
- In den Zeichnungen zeigen:
-
1(a) einen Querschnitt durch einen Teil eines erfindungsgemäßen Kalibrierwafers entlang einer Linie 1-1' der1(b) ; -
1(b) eine Draufsicht auf einen Abschnitt eines Kalibrierwafers, auf welchem Kalibrierbauelemente angeordnet sind; -
2 ein Blockbild eines internen Aufbaus eines Kalibrierbauelementes; -
3 ein Ablaufdiagramm des erfindungsgemäßen Verfahrens zum Testen von zu testenden Wafern; -
4 ein Ablaufdiagramm eines herkömmlichen Verfahrens zum Testen von zu testenden Wafern; und -
5 einen schematischen Aufbau einer Testeinrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei Kalibrierwafer und zu testende Wafer eingebracht werden. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
-
5 zeigt ein Übersichts-Blockbild einer erfindungsgemäßen Testeinrichtung100 mit ihren wesentlichen Funktionseinheiten. In einer Testablaufsteuerungseinheit104 wird ein Testablauf gemäß eines vorgebbaren Testprogramms gesteuert, wenn ein zu testender Wafer101 über eine Handhabungseinheit103 an die Testeinrichtung100 über eine Nadelkartenkontaktierungseinrichtung113 angeschlossen worden ist. - Die nach einem derartigen Testablauf erhaltenen Testergebnisse werden in einer Speichereinheit
106 gespeichert und mit von einer Kalibrierablaufsteuerungseinheit erhaltenen Kalibrierwerten bewertet. Erfindungsgemäß kann durch eine identische Geometrie und identische Anordnung von Kontaktierungsanschlüssen111 eines Kalibrierwafers102 (siehe1 ) ein Kalibrierwafer102 einfach in einen Testablauf eingeschleust werden, wobei mit dem Kalibrierwafer102 ein Kalibrierablauf gestartet wird. - Die Kalibrierablaufsteuerungseinheit
105 steuert den Kalibrierablauf entsprechend eines weiteren vorgebbaren Programms, wobei die erhaltenen Kalibrierwerte, wie oben erwähnt, in der Speichereinheit106 gespeichert werden. In ähnlicher Weise wie der zu testende Wafer101 über eine Nadelkartenkontaktie rungseinrichtung113 an die Testeinrichtung100 angeschlossen wird, wird der Kalibrierwafer102 über eine identische Nadelkartenkontaktierungseinrichtung113 an die Testeinrichtung100 angeschlossen. - Die
1(a) und die1(b) zeigen den Kalibrierwafer102 in größerem Detail.1(a) veranschaulicht einen Querschnitt des Kalibrierwafers102 entlang einer in1(b) dargestellten Linie 1-1'.1(b) verdeutlicht einen Ausschnitt des Kalibrierwafers102 (Viertelkreissegment) mit darauf angebrachten Kalibrierbauelementen107 . - Es sei darauf hingewiesen, dass ein oder mehrere Kalibrierbauelemente
107 auf einer Trägerplatte108 angebracht sein können, die genaue Anzahl von Kalibrierbauelementen107 jedoch von der spezifischen Auslegung des Kalibrierwafers102 im Hinblick auf einen Kalibrierablauf abhängt. - Die Trägerplatte
108 weist dabei eine zu den zu testenden Wafern101 identische Geometrie (insbesondere, aber nicht ausschließlich einen identischen Durchmesser) auf. Dadurch wird erreicht, dass der Kalibrierwafer102 in einer beliebigen, vorgebbaren Weise in einer Anzahl von zu testenden Wafern (in einem Los) der Testeinrichtung100 zugeführt werden kann, ohne dass ein Umbau der Testeinrichtung100 oder ein Anschluss von Peripheriegeräten erforderlich ist. Wird während eines Testablaufs, bei welchem zu testende Wafer101 getestet werden, ein Kalibrierwafer102 detektiert, übernimmt die Kalibrierablaufsteuerungseinheit105 die Prozesssteuerung, um in einem Unterprogramm einen Kalibrierablauf zu starten. - Wie in
1(a) gezeigt, ist das mindestens eine Kalibrierbauelement107 mittels einer Klebeschicht109 auf der Trägerplatte108 aufgebracht. Zwischen den einzelnen Kalibierbauelementen107 kann in vorteilhafter Weise ein Füllkleber114 eingebracht werden, um eine Stabilität des Kalibrierwafers102 zu erreichen und eine Füllung von Zwischenräumen zwischen einzelnen Kalibrierbauelementen107 bereitzustellen. - Die Kalibrierbauelementanschlüsse
112 werden mittels einer Verbindungseinrichtung110 (Interposer) zu von außen zugänglichen Kontaktierungsanschlüssen111 durchgeschaltet. Ein wesentliches Merkmal der Kontaktierungseinrichtung110 besteht darin, dass eine variable Zuordnung von Kalibrierbauelementanschlüssen112 zu Kontaktierungsanschlüssen111 bereitgestellt werden kann. - Die Kontaktierungsanschlüsse
111 entsprechen dabei exakt jenen Kontaktierungsanschlüssen eines in der Testeinrichtung100 zu testenden Wafers101 bzw. einer Anzahl (Los) von zu testenden Wafern101 . - Auf diese Weise kann eine vorhandene Nadelkontaktierungseinrichtung
113 (siehe5 ) für eine Kontaktierung sowohl des Kalibrierwafers102 als auch der zu testenden Wafers101 mit der Testeinrichtung100 in vorteilhafter Weise eingesetzt werden. Somit ist der Kalibrierablauf in einfacher Weise automatisierbar. - Die Verbindungseinrichtung
110 ist weiterhin modifizierbar bereitgestellt, um es zu gestatten, dass frei wählbare Verbindungen zwischen den Kontaktierungsanschlüssen111 und den Kalibrierbauelementanschlüssen112 bereitgestellt werden. Die Trägerplatte108 , die in ihren Abmessungen derart ausgelegt ist, dass sie in ihrem Durchmesser mit dem zu testenden Wafer101 übereinstimmt, bildet das Substrat (Basisplatte) für den Kalibrierwafer102 . In vorteilhafter Weise ist die Trägerplatte108 aus dem Material Invar gebildet. -
2 zeigt ein in1(b) dargestelltes Kalibrierbauelement (107 ) in größerem Detail, wobei insbesondere auf den inneren Aufbau des Kalibrierelementes107 eingegangen wird. Die in1(a) dargestellten Kalibrierbauelementanschlüsse112 dienen einerseits einer Eingabe von Signalen in eine Eingangsselektionseinrichtung205 , andererseits einer Ausgabe von Signalen aus einer Ausgangsselektionseinrichtung204 . - Typischerweise sind auf einem Kalibrierwafer 100 200 bis 400 einzelne Kalibrierbauelemente
107 angeordnet, wodurch sich, bei einer Bereitstellung von ca. 20 bis 40 Kontaktierungsanschlüssen111 pro Kalibrierbauelement107 bis zu ca. 16000 mit einer Nadelkartenkontaktierungseinrichtung113 zu realisierende Kontaktierungen ergeben. - In vorteilhafter Weise sind die einzelnen Kalihrierbauelemente
107 identisch aufgebaut. Die Eingangsselektionseinrichtung205 wählt die über die Verbindungseinrichtung110 von den Kalibrierbauelementanschlüssen112 durchgeschalteten Kontaktierungsanschlüsse111 aus einer Gesamtzahl von Kontaktierungsanschlüssen111 . - Ein durch einen gewählten Kontaktierungsanschluss
111 errichteter Signalpfad wird mit der Phasendifferenzeinheit201 verbunden, in welcher eine Phasendifferenz zwischen einem Referenzsignal (typischerweise einem Taktsignal206 ) und einem von der Testeinrichtung100 erzeugten periodischen Signal auf dem zu kalibrierenden Signalpfad (Eingangs-Kalibrierbauelementanschluss112 ) gemessen wird. - Hierbei kann lediglich festgestellt werden, ob das Signal auf dem jeweils zu kalibrierenden Signalpfad gegenüber einem Referenzwert vorauseilt oder zurückbleibt, oder es wird darüber hinaus eine entsprechende Phasendifferenz quantifiziert und als ein Zahlenwert ausgegeben. Der Messwert einer Phasendifferenz wird jeweils in einer digitalen Form in einem Phasendifferenzregister
202 zwischengespeichert. - Durch eine Steuerung mittels einer Steuereinheit
203 wird der Messwert von der Testeinrichtung aus den einzelnen Kalibrierbauelementen107 über die Ausgangsselektionseinrichtung204 ausgelesen. Mit Hilfe von Verzögerungselementen (nicht gezeigt) werden die jeweiligen Signalpfade entsprechend der gemessenen Phasendifferenzwerte korrigiert, dieser Prozess wird mehrmals wiederholt, bis eine minimale Phasendifferenz erreicht ist. - Weiterhin werden spezifische Einstellelemente bereitgestellt, welche beispielsweise aus Eingangskapazitäten, Verzögerungselementen etc. bestehen, um eine Verfälschung von Signallaufzeiten durch die Kalibrierbauelemente
107 zu verhindern, wobei eine interne Signalpfadlänge in den Kalibrierbauelementen107 berücksichtigt wird. - Es sei darauf hingewiesen, dass die Möglichkeit besteht, ebenso viele Phasendifferenzeinheiten
201 in einem Kalibrierbauelement107 zu integrieren, wie Eingangs-Kalibrierbauelementanschlüsse112 vorhanden sind, und bei einer Kalibrierung der Ausgangsanschlüsse sämtliche Ausgangsanschlüsse gleichzeitig über Treiber mit einem Taktpfad zu verbinden, um den gesamten Kalibrierablauf parallel ausführen zu können und ihn dadurch weiter zu beschleunigen. -
3 zeigt schließlich schematisch ein Ablaufdiagramm des erfindungsgemäßen Verfahrens zum Testen von zu testenden Wafern in einer Testeinrichtung, wobei die Testeinrichtung kalibrierbar ist. Nach einem Start der Verarbeitung wird in einem Wafer-Einbringungsschritt S301 entweder ein neuer zu testender Wafer101 oder ein Kalibrierwafer102 eingebracht, wobei, wie obenstehend unter Bezugnahme auf die1 und5 erwähnt, für die Testeinrichtung100 generell kein Unterschied zwischen einem zu testenden Wafer101 und einem Kalibrierwafer102 besteht. - Wurde in dem Schritt S301 ein Kalibrierwafer
102 eingebracht, so schreitet die Verarbeitung zu einem Kalibrierwertbestimmungsschritt S302 fort. In einem Schritt S303 werden die bestimmten Kalibrierwerte gespeichert und einem Schritt S304 zugeführt, in welchem korrigierte Laufzeitwerte berechnet werden. Daraufhin folgen zwei Abfrageschritte S307 und S308, wobei ein manueller Eingriff durch einen Bediener der Testeinrichtung100 in diesen Abfrageschritten S307 und S308 möglich ist. - Wird in dem Schritt S307 festgestellt, dass vorgebbare, auch manuell einbringbare Kriterien hinsichtlich einer Kalibrierung der Testeinrichtung
100 erfüllt sind, so schreitet die Verarbeitung zu dem Schritt S308 fort. Wird in dem Schritt S307 bestimmt, dass die vorgebbaren Kriterien nicht erfüllt sind, so kehrt die Verarbeitung unter einer erneuten Einbringung eines Kalibrierwafers102 zu dem Schritt S301 fort, wodurch eine Kalibrierung der Testeinrichtung100 wiederholt wird. - In dem Schritt S308 wird abgefragt, ob ein zu testender Wafer
101 (ein weiterer zu testender Wafer101 ) zu testen ist. Ist dies der Fall, so schreitet die Verarbeitung zu dem Schritt S301 fort, wobei ein neuer zu testender Wafer in die Testeinrichtung100 eingebracht wird. Die Testeinrichtung erkennt einen zu testenden Wafer, wodurch die Verarbeitung nach dem Schritt S301 zu einem Testschritt S306 fortschreitet, in welchem ein Testen des zu testenden Wafers entsprechend eines vorgebbaren, durch eine Testablaufsteuerungseinheit104 (5 ) bereitgestellten Programms durchgeführt wird. - Hierbei werden die über den Schritt S304 zugeführten, korrigierten Laufzeitwerte aus einer vorangegangenen Kalibrierung der Testeinrichtung
100 berücksichtigt. Wird in dem Schritt S308 bestimmt, dass keine weiteren zu testenden Wafer101 in die Testeinrichtung100 einzubringen sind, wird die Verarbeitung bei einem Schritt S305 gestoppt. - Durch das erfindungsgemäße Verfahren zum Testen von zu testenden Wafern in einer Testeinrichtung, wobei die Testeinrichtung kalibrierbar ist, wird es durch eine Einbringung eines Kalibrierwafers, der aus aktiven Kalibrierbauelementen zusammengesetzt ist, ermöglicht, eine genaue und zugleich eine in einem Produktionsprozess einfach zu integrierende Kalibrierung für Testabläufe bereitzustellen, wodurch eine hochpräzise Kalibrierung einer Testeinrichtung vollautomatisch ohne Modifikationen an einer Testzelle bzw. einer Testumgebung erfolgen kann.
- Bezüglich dem in
4 dargestellten Ablaufdiagramm eines herkömmlichen Verfahrens zum Testen von zu testenden Wafern und zum Kalibrieren einer Testeinrichtung wird auf die Beschreibungseinleitung verwiesen. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
-
- 100
- Testeinrichtung
- 101
- Zu testender Wafer
- 102
- Kalibrierwafer
- 103
- Handhabungseinheit
- 104
- Testablaufsteuerungseinheit
- 105
- Kalibrierablaufsteuerungseinheit
- 106
- Speichereinheit
- 107
- Kalibrierbauelement
- 108
- Trägerplatte
- 109
- Klebeschicht
- 110
- Verbindungseinrichtung
- 111
- Kontaktierungsanschluss
- 112
- Kalibrierbauelementanschluss
- 113
- Nadelkartenkontaktierungseinrichtung
- 114
- Füllkleber
- 201
- Phasendifferenzeinheit
- 202
- Phasendifferenzregister
- 203
- Steuereinheit
- 204
- Ausgangsselektionseinrichtung
- 205
- Eingangsselektionseinrichtung
- 206
- Taktsignal
- S301
- Wafer-Einbringungsschritt
- S302
- Kalibrierwertbestimmungsschritt
- S303
- Speicherungsschritt
- S304
- Kalibrierungsschritt
- S305
- Stopp
- 306
- Testschritt
- S307
- Erster Abfrageschritt
- S308
- Zweiter Abfrageschritt
Claims (12)
- Verfahren zum Testen von zu testenden Wafern (
101 ) in einer Testeinrichtung (100 ), bei dem die Testeinrichtung (100 ) kalibrierbar ist, mit den Schritten: a) Einbringen (S301) eines Kalibrierwafers (102 ) in die Testeinrichtung (100 ) mittels einer Handhabungseinheit (103 ), wobei a1) mindestens ein Kalibrierwafer (102 ), der hinsichtlich seiner Geometrie und seinen Kontaktierungsanschlüssen (111 ) identisch zu einem zu testenden Wafer (101 ) ist, vorgebbar während mindestens eines Testablaufs, bei dem zu testende Wafer (101 ) getestet werden, in die Testeinrichtung (100 ) eingeschleust wird; und a2) baugleiche Kalibrierbauelemente (107 ) für unterschiedliche Anordnungen von Kontaktierungsanschlüssen (111 ) bereitgestellt werden; b) Bestimmen (S302) von Kalibrierwerten der Testeinrichtung (100 ) mittels einer Steuerung durch eine Kalibrierablaufsteuerungseinheit (105 ); c) Speichern (S303) der bestimmten Kalibrierwerte in einer Speichereinheit (106 ); d) Kalibrieren (S304) der Testeinrichtung (100 ) mittels der gespeicherten Kalibrierwerte; e) Ausgeben des Kalibrierwafers (102 ) aus der kalibrierten Testeinrichtung (100 ); f) Einbringen (S301) eines zu testenden Wafers (101 ) in die kalibrierte Testeinrichtung (100 ) mittels der Handhabungseinheit (103 ); und g) Testen (S306) des zu testenden Wafers (101 ) in der kalibrierten Testeinrichtung (100 ) mittels einer Steuerung durch eine Testablaufsteuerungseinheit (104 ), wobei die gespeicherten Kalibrierwerte angelegt werden, derart, dass ein Kalibrieren der Testeinrichtung (100 ) und ein Testen von zu testenden Wafern (101 ) mit identischen Nadelkartenkontaktierungseinrichtungen (113 ) durchgeführt werden. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Kalibrierwerte der Testeinrichtung (
100 ) Laufzeitwerte bestimmt werden. - Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Kalibrierwerte der Testeinrichtung (
100 ) Phasendifferenzwerte bestimmt werden. - Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine Temperatur von mindestens einem Kalibrierbauelement (
107 ) über eine Waferauflage modifiziert werden kann, wodurch Temperatureinflüsse auf das Kalibrierergebnis verringert werden. - Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass mittels einer Phasendifferenzeinheit (
201 ) in einem Kalibrierbauelement (107 ) bestimmt wird, ob ein Signal auf einem zu kalibrierenden Signalpfad einem Referenzsignal vorauseilt oder nachläuft. - Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Signalpfade entsprechend eines Kalibrierergebnisses mit Hilfe von Verzögerungselementen korrigiert werden.
- Verfahren nach einem voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine Phasendifferenz mindestens eines Signalpfads quantifiziert wird und als mindestens ein Zahlenwert in der Speichereinheit (
106 ) gespeichert wird. - Kalibrierwafer mit: a) einer Trägerplatte (
108 ); b) mindestens einem Kalibrierbauelement (107 ), welches mittels einer Klebeschicht (109 ) auf der Trägerplatte (108 ) angebracht ist; c) mindestens einer Verbindungseinrichtung (110 ), die auf dem mindestens einen Kalibrierbauelement (107 ) aufgebracht ist; und d) Kontaktierungsanschlüssen (111 ), die auf der mindestens einen Verbindungseinrichtung (110 ) aufgebracht sind, wobei e) der Kalibrierwafer (102 ) hinsichtlich seiner Geometrie und seinen Kontaktierungsanschlüssen (111 ) identisch zu einem zu testenden Wafer (101 ) ist, wobei f) die Trägerplatte (108 ) in ihren Abmessungen mit dem zu testenden Wafer (101 ) übereinstimmt; und g) die Verbindungseinrichtung (110 ) modifizierbar bereitgestellt ist, um frei wählbare Verbindungen zwischen den Kontaktierungsanschlüssen (111 ) und den Kalibrierbauelementanschlüssen (112 ) bereitzustellen. - Kalibrierwafer nach Anspruch 8, dadurch gekennzeichnet, dass das mindestens eine Kalibrierbauelement (
107 ) als zentrale Einheit eine Phasendifferenzeinheit (201 ) enthält, welche eine Phasendifferenz zwischen einem Signal auf einem zu kalibrierenden Signalpfad und einem Referenzsignal bestimmt. - Kalibrierwafer nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass eine Eingangsselektionseinrichtung (
205 ) in dem Kalibrierbauelement (107 ) zur Eingabe von an Kalibrierbauelementanschlüssen (112 ) anliegenden Signalen bereitgestellt ist. - Kalibrierwafer nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass eine Ausgangsselektionseinrichtung (
204 ) in dem Kalibrierbauelement (107 ) zur Ausgabe von Signalen über Kalibrierbauelementanschlüsse (112 ) bereitgestellt ist. - Kalibrierwafer nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass mehrere Phasendifferenzeinheiten (
201 ) in einem Kalibrierbauelement (107 ) bereitgestellt sind, um einen Kalibrierablauf zu parallelisieren und damit zu beschleunigen.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10141025A DE10141025B4 (de) | 2001-08-22 | 2001-08-22 | Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer |
US10/225,617 US6897646B2 (en) | 2001-08-22 | 2002-08-22 | Method for testing wafers to be tested and calibration apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10141025A DE10141025B4 (de) | 2001-08-22 | 2001-08-22 | Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10141025A1 DE10141025A1 (de) | 2003-03-13 |
DE10141025B4 true DE10141025B4 (de) | 2007-05-24 |
Family
ID=7696172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10141025A Expired - Fee Related DE10141025B4 (de) | 2001-08-22 | 2001-08-22 | Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer |
Country Status (2)
Country | Link |
---|---|
US (1) | US6897646B2 (de) |
DE (1) | DE10141025B4 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10131712B4 (de) * | 2001-06-29 | 2009-04-09 | Qimonda Ag | Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung |
DE10330043B4 (de) * | 2003-06-30 | 2007-09-27 | Infineon Technologies Ag | System und Kalibrierverfahren |
US6911814B2 (en) * | 2003-07-01 | 2005-06-28 | Formfactor, Inc. | Apparatus and method for electromechanical testing and validation of probe cards |
DE102004031436B4 (de) | 2004-06-29 | 2006-07-27 | Infineon Technologies Ag | Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts |
DE102004035556B3 (de) * | 2004-07-22 | 2005-12-08 | Infineon Technologies Ag | Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts |
DE102004052246B3 (de) * | 2004-10-27 | 2006-06-14 | Infineon Technologies Ag | Halbleiterbauelement, Anordnung und Verfahren zur Charakterisierung eines Prüfgerätes für Halbleiterbauelemente |
DE102004057772B3 (de) | 2004-11-30 | 2006-05-24 | Infineon Technologies Ag | Einsetzbare Kalibriervorrichtung |
US8825444B1 (en) | 2005-05-19 | 2014-09-02 | Nanometrics Incorporated | Automated system check for metrology unit |
JP6833685B2 (ja) | 2014-11-10 | 2021-02-24 | ブルックス オートメーション インコーポレイテッド | ツールの自動教示方法および装置 |
CN112731241B (zh) * | 2020-12-23 | 2024-01-19 | 华虹半导体(无锡)有限公司 | 晶圆测试机台的校准工具和校准方法 |
EP4354152A1 (de) * | 2022-10-14 | 2024-04-17 | Rohde & Schwarz GmbH & Co. KG | Leistungskalibrierungsadapter, messanwendungssystem, verfahren |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4497056A (en) * | 1981-08-19 | 1985-01-29 | Takeda Riken Co. Ltd. | IC Tester |
US4724378A (en) * | 1986-07-22 | 1988-02-09 | Tektronix, Inc. | Calibrated automatic test system |
US5539324A (en) * | 1988-09-30 | 1996-07-23 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
US5712855A (en) * | 1992-10-30 | 1998-01-27 | Hewlett-Packard Company | Apparatus for testing and measuring electronic device and method of calibrating its timing and voltage level |
US6146908A (en) * | 1999-03-12 | 2000-11-14 | Stmicroelectronics, S.A. | Method of manufacturing a test circuit on a silicon wafer |
DE19817763C2 (de) * | 1998-04-21 | 2001-02-15 | Texas Instruments Deutschland | Verfahren zum Kalibrieren einer Meßvorrichtung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5589765A (en) * | 1995-01-04 | 1996-12-31 | Texas Instruments Incorporated | Method for final testing of semiconductor devices |
-
2001
- 2001-08-22 DE DE10141025A patent/DE10141025B4/de not_active Expired - Fee Related
-
2002
- 2002-08-22 US US10/225,617 patent/US6897646B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4497056A (en) * | 1981-08-19 | 1985-01-29 | Takeda Riken Co. Ltd. | IC Tester |
US4724378A (en) * | 1986-07-22 | 1988-02-09 | Tektronix, Inc. | Calibrated automatic test system |
US5539324A (en) * | 1988-09-30 | 1996-07-23 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
US5712855A (en) * | 1992-10-30 | 1998-01-27 | Hewlett-Packard Company | Apparatus for testing and measuring electronic device and method of calibrating its timing and voltage level |
DE19817763C2 (de) * | 1998-04-21 | 2001-02-15 | Texas Instruments Deutschland | Verfahren zum Kalibrieren einer Meßvorrichtung |
US6146908A (en) * | 1999-03-12 | 2000-11-14 | Stmicroelectronics, S.A. | Method of manufacturing a test circuit on a silicon wafer |
Also Published As
Publication number | Publication date |
---|---|
US20030076126A1 (en) | 2003-04-24 |
US6897646B2 (en) | 2005-05-24 |
DE10141025A1 (de) | 2003-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60121064T2 (de) | Anordnung und verfahren zur zeitkalibrierung eines halbleiterscheibenprüfgeräts für integrierte schaltungen | |
DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
DE19915398B4 (de) | Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät | |
DE10136443B4 (de) | Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion | |
DE4416490C2 (de) | Verfahren zum Überprüfen einer Verbindungseinrichtung zwischen zwei integrierten Schaltungsbausteinen und Vorrichtung zum Durchführen des Verfahrens | |
DE10141025B4 (de) | Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer | |
DE10209804A1 (de) | Eine abtastbasierte Mehrfachringoszillatorstruktur für eine Chip-interne Geschwindigkeitsmessung | |
DE60219502T2 (de) | Gerät und verfahren zur eichung und validierung von hochleistungs-stromversorgungen für testgeräte | |
DE19529489A1 (de) | Kalibrierungsplatine für eine Testeinrichtung für elektronische Schaltungen | |
DE10142293A1 (de) | Systeme und Verfahren zum Ermöglichen einer automatisierten Testausrüstungsfunktionalität innerhalb integrierter Schaltungen | |
DE19636916A1 (de) | Verzögerungszeitkalibrierungsschaltung und -verfahren | |
DE19801557A1 (de) | Halbleitereinrichtung mit Kontakt-Prüfschaltung | |
DE10212617A1 (de) | Kallibrierung von Anschlüssen von Testgeräten für integrierte Schaltungen | |
EP1176606A2 (de) | Verfahren und Vorrichtung zum Einlesen und zur Überprüfung der zeitlichen Lage von aus einem zu testenden Speicherbaustein ausgelesenen Datenantwortsignalen | |
DE2504076A1 (de) | Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen | |
DE10109385A1 (de) | Kalibrierungsverfahren und -vorrichtung für Fassungen | |
DE10056882C2 (de) | Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat | |
DE19817763A1 (de) | Verfahren zum Eichen einer Meßvorrichtung | |
DE10214148A1 (de) | Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems | |
DE10131712B4 (de) | Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung | |
DE10043193B4 (de) | Prüfgerät für Halbleitersubstrate | |
DE102004035556B3 (de) | Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts | |
DE19901460C1 (de) | Integrierte Halbleiterschaltung und Verfahren zur Überprüfung des Übertragungsverhaltens von Pad-Zellen | |
DE102004052246B3 (de) | Halbleiterbauelement, Anordnung und Verfahren zur Charakterisierung eines Prüfgerätes für Halbleiterbauelemente | |
DE102004031436B4 (de) | Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |