DE19915398B4

DE19915398B4 - Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät

Info

Publication number: DE19915398B4
Application number: DE19915398A
Authority: DE
Inventors: Hiroyuki Nagai
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-04-03
Filing date: 1999-04-06
Publication date: 2009-07-09
Anticipated expiration: 2019-04-07
Also published as: JPH11287844A; DE19915398A1; KR100328616B1; US6327678B1; JP3616247B2; KR19990082925A; TW424150B

Abstract

Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten (11A–11N) in einem IC-Testgerät, wobei jede Anschlusskarte
– einem der mehreren Anschlüsse eines IC-Sockels (10) des Testgeräts zugeordnet und mit diesem verbunden ist, sowie
– einen Treiber (DR) zum Zuführen eines Treibersignals (V_DR) als ein Testmustersignal zu einem im Test befindlichen IC,
– eine Vergleichereinrichtung (CP) zum logischen Vergleichen eines von dem im Test befindlichen IC als Reaktion erhaltenen Ausgangssignals mit einem vorbestimmten Erwartungswert, und
wenigstens eine einstellbare Verzögerungsschaltung (DRY1, DRY2) zum Einstellen der Verzögerungszeit des Treibersignals an dem jeweiligen Anschluss des IC-Sockels (10) aufweist,
wobei das Verfahren die Schritte umfasst:
Auswählen einer der Anschlusskarten (11N) als eine Referenzanschlusskarte, so dass die Vergleichereinrichtung (CP_N) dieser Referenzanschlusskarte (11N) als Referenzerfassungseinrichtung bestimmt wird,
Bereitstellen einer Mehrzahl von Pseudoeinrichtungen (12), von denen jede eine andere Verbindungsleitung (12A–12M) aufweist, mit der sie, wenn sie an den IC-Sockel...

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten (11A–11N) in einem IC-Testgerät sowie auf einen Satz von Pseudoeinrichtungen für die Verwendung in dem Verfahren.
2. Beschreibung des Standes der Technik
Die DE 196 36 916 A1 offenbart eine Vorrichtung und ein Verfahren zur Laufzeitkalibrierung einer Mehrzahl von Anschlußkarten in einem IC-Testgerät. Jede Anschlußkarte weist einen Eingangsanschluß, einen Ausgangsanschluß und einen Kalibrierungsausgang auf. Der Kalibrierungsausgang ist mit dem Ausgangsanschluß verbunden. Zwischen dem Eingangsanschluß und dem Ausgangsanschluß weist jede Anschlußkarte die Reihenschaltung aus einer Pufferschaltung (Treiber), einem Verzögerungsglied und einer weiteren Pufferschaltung auf. An den Eingangsanschluß der Anschlußkarten werden über jeweils zugeordnete externe Verzögerungsglieder Kalibrierungssignale angelegt. Der Kalibrierungsausgang ist mit einer Meßvorrichtung verbunden, so daß die Laufzeit des Kalibrierungssignals für die einzelnen Karten gemessen werden kann. Die externen Verzögerungsglieder, nicht die der Anschlußkarten, werden so eingestellt, daß die Laufzeit bei allen Anschlußkarten gleich ist. Bei diesem Stand der Technik werden also die Zeitlagen der Eingangssignale an den Eingangsanschlüssen der einzelnen Anschlußkarten so eingestellt, daß die Zeitlagen der von mit den einzelnen Anschlußkarten ausgegebenen Signale übereinstimmen.
Die EP 0 566 823 A2 offenbart eine Vorrichtung und ein Verfahren zur Laufzeitkalibrierung in einem Testgerät für gedruckte Leiterplatten mit einer Vielzahl von Testkanälen. Mit einer zu prüfenden gedruckten Leiterplatte zu verbindende Anschlüsse des Testgeräts sind über eine oder mehrere Anschlußkarten mit der Testeinrichtung verbunden. Jede Anschlußkarte umfaßt mehrere Treiber/Empfänger-Paare mit zugehöriger Verzögerungseinrichtung. Die Druckschrift beschreibt ein Grob- und ein Feinkalibrierungsverfahren zur Einstellung der Verzögerungszeit dieser Verzögerungseinrichtungen derart, daß die Laufzeiten für die einzelnen Treiber/Empfänger-Paare untereinander und mit einer Referenzzeit übereinstimmen. Hierzu müssen die Anschlüsse des Testgeräts einzeln mit einer Tastspitze verbunden werden.
Die DE 37 19 176 C2 beschreibt einen mehrpoligen DIP-Schalter mit Dual-In-Line Form, der längs seinen beiden Längsseiten Paare von jeweils nebeneinander liegenden Anschlußstiften aufweist. Die Anschlußstifte jedes Paares können über einen zugehörigen verstellbaren Kontakt miteinander verbunden oder voneinander getrennt werden. Jeder einzelne Kontaktstift kann somit mit genau einem einzigen anderen Kontakt verbunden werden.
Bei einem zum Testen von ICs, beispielsweise Speichern, dienenden IC-Testgerät ist es üblich, periodisch eine Einstellung durchzuführen, bei der der Zeitpunkt zum Anlegen eines Testmustersignals an jeden der Eingangsanschlüsse (an einen Dateneingangsanschluß und einen Adreßeingangsanschluß) eines im Test befindlichen ICs, und der Zeitpunkt zum Auslesen eines als Reaktion erhaltenen Ausgangssignals von einem Ausgangsanschluß des im Test befindlichen ICs oder von einem I/O-Anschluß (Eingangs/Ausgangsanschluß) des im Test befindlichen ICs während dessen Ausgabemodus mit einem vorbestimmten Sollwert für jeden Anschluß zur Übereinstimmung gebracht werden. Diese Einstellung wird in dem vorliegenden technischen Gebiet häufig auch mit dem aus dem Englischen abgeleiteten Begriff Skew-Einstellung bezeichnet.
In einem Testkopf des IC-Testgeräts ist eine gedruckte Platine untergebracht, die als Stift- bzw. Anschlußkarte bezeichnet wird und beispielsweise einen Treiber zum Anlegen eines Testmustersignals an einen im Test befindlichen IC über einen IC-Sockel, der an der Oberseite des Testkopfs angebracht ist, und einen Vergleicher zum Vergleichen eines als Reaktion erhaltenen Ausgangssignals, das über den IC-Sockel von dem im Test befindlichen IC erhalten wird, mit einem Erwartungswertsignal, und dergleichen aufweist. Die gedruckte Platine wird im folgenden als Anschlußkarte bezeichnet. Üblicherweise ist eine Mehrzahl von Anschlußkarten enthalten, deren Anzahl der Anzahl von Anschlüssen (Stiften) eines im Test befindlichen ICs entspricht. In 3 ist der Schaltungsaufbau einer derartigen Anschlußkarte lediglich als Beispiel schematisch dargestellt. Da die Anschlußkarten 11A, 11B, 11C, ..., 11N jeweils den gleichen Schaltungsaufbau aufweisen, ist in 3 die Schaltungskonfiguration lediglich der Anschlußkarte 11A dargestellt. Die Anschlußkarten 11A bis 11N sind jeweils so ausgelegt, daß dann, wenn sie in dem Testkopf an ihren vorbestimmten Positionen angebracht sind, die Ausgangsanschlüsse der Treiber mit einem IC-Sockel elektrisch verbunden sind und ein Eingangsanschluß jedes der Vergleicher mit dem IC-Sockel elektrisch verbunden ist.
Wie in 3 dargestellt ist, weist die Anschlußkarte 11A einen Wellenformgenerator FF, einen Treiber DR zum Verstärken eines durch den Wellenformgenerator FF erzeugten Testmustersignals und zum Anlegen des verstärkten Testmustersignals an einen im Test befindlichen IC über einen Anschluß P₁ eines IC-Sockels 10, sowie einen Spannungsvergleicher CP zum Vergleichen eines von dem im Test befindlichen IC als Reaktion erhaltenen Ausgangssignals mit einem Erwartungswertsignal auf.
Der IC-Sockel 10, mit dem der im Test befindliche, nicht gezeigte IC elektrisch zu verbinden ist, weist Anschlüsse (Stifte) P₁, P₂, P₃, ..., P_N auf, deren Anzahl der Anzahl von Anschlüssen (Stiften) des im Test befindlichen ICs entspricht, mit denen die Anschlüsse P₁ bis P_N verbunden werden. An die Anschlüsse P₁ bis P_N sind jeweils der Ausgangsanschluß des Treibers DR und ein Eingangsanschluß des Spannungsvergleichers CP der zugehörigen der Anschlußkarten 11A bis 11N angeschlossen.
Der Wellenformgenerator FF ist bei diesem Beispiel durch ein RS-Flipflop gebildet, das mit einem Setzanschluß S und einem Rücksetzanschluß R ausgestattet ist. Wenn an den Setzanschluß S des RS-Flipflops ein Setzeingangssignal P_SET (in 4B gezeigt) von einem Eingangsanschluß SET der Anschlußkarte 11A über eine variable Verzögerungsschaltung DRY1 angelegt wird, erzeugt das RS-Flipflop FF ein Treibersignal V_DR, das auf logisch H (hoher Pegel) übergeht, wie dies in 4D dargestellt ist.
Wenn auf der anderen Seite an den Rücksetzanschluß R des RS-Flipflops ein Rücksetzeingangssignal P_RESET (in 4C gezeigt) von einem Eingangsanschluß RESET der Anschlußkarte 11A über eine variable Verzögerungsschaltung DRY2 angelegt wird, legt das RS-Flipflop FF das Treibersignal V_DR auf den logischen Wert L (niedriger Pegel), wie dies in 4D dargestellt ist.
In dieser Weise erzeugt das RS-Flipflop FF das Treibersignal V_DR als Reaktion auf das Anlegen des Setzeingangssignals P_SET und des Rücksetzeingangssignals P_RESET an das RS-Flipflop FF. Das Treibersignal V_DR wird durch den Treiber DR verstärkt, von dem es dann als ein Testmustersignal über den entsprechenden Anschluß P1 des IC-Sockels 10 an den zugehörigen Eingangsanschluß des im Test befindlichen ICs (an einen Adreßeingangsanschluß und einen als Eingang ausgelegten Eingangsanschluß, oder an einen Eingangsanschluß eines kombinierten I/O-Anschlusses in dessen Eingabemodus) angelegt wird. Es erübrigt sich, festzustellen, daß der Wellenformgenerator FF nicht speziell auf ein RS-Flipflop festgelegt ist, sondern auch durch andere Bauelemente oder Schaltungen gebildet sein kann, solange diese den gewünschten Zweck erfüllen.
Das Setzeingangssignal P_SET und das Rücksetzeingangssignal P_RESET werden jeweils relativ zu dem Zeitpunkt der Erzeugung von Periodenimpulsen P_RET, die die Testperiode T_TES gemäß der Darstellung in 4A definieren, um τ₁ bzw. um τ₂ verzögert und werden dann in den Setzeingangsanschluß SET und den Rücksetzeingangsanschluß RESET von jeder der Anschlußkarten 11A bis 11N eingespeist. Die Verzögerungszeiten τ₁ und τ₂ sind durch die Bedingungen für die Erzeugung des Testmusters bestimmt.
Wenn nun angenommen wird, daß die Verzögerungszeiten für das Setzeingangssignal P_SET und für das Rücksetzeingangssignal P_RESET, die an die Eingangsanschlüsse SET und RESET aller Anschlußkarten 11A bis 11N angelegt werden, gleich τ₁ und τ₂ sind, wie dies in den 4B und 4C dargestellt ist, sollten die Testmustersignale mit der gleichen Phasenlage (zu demselben Zeitpunkt) an die jeweiligen Anschlüsse P₁ bis P_N des IC-Sockels 10 angelegt werden.
In der Praxis ändert sich jedoch die in 3 gezeigte Verzögerungszeit T_pd bei der Signalausbreitung aufgrund von Änderungen der Leitungslängen zwischen den Anschlußkarten 11A bis 11N und den entsprechenden Anschlüssen P₁ bis P_N des IC-Sockels 10 oder aufgrund irgendwelcher anderer Ursachen in entsprechender Weise, was zu Änderungen des Zeitpunkts führt, zu dem die Treibersignale V_DR an den Anschlüssen P₁ bis P_N des IC-Sockels 10 ankommen. Damit diese Änderungen der Zeitpunkte berücksichtigt werden können und demzufolge ein phasengerechtes Anlegen der Testmustersignale an den IC-Sockel sichergestellt wird, sind die Anschlußkarten 11A bis 11N jeweils mit den vorstehend angesprochenen variablen Verzögerungsschaltungen DRY1 und DRY2 versehen. Durch Steuern der Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 werden die Phasenlagen der Treibersignale V_DR, die an alle Anschlüsse P₁ bis P_N des IC-Sockels 10 anzulegen sind, so eingestellt, daß sie mit den Phasenlagen der Setz- und Rücksetzeingangssignale P_SET und P_RESET übereinstimmen, die an die Eingangsanschlüsse SET und RESET der Anschlußkarten 11A bis 11N angelegt werden. Dies stellt die vorstehend angesprochene Skew-Einstellung dar.
Wenn ferner Änderungen in der Ausbreitungsverzögerungszeit T_pd zwischen den Anschlußkarten 11A bis 11N und den entsprechenden Anschlüssen des IC-Sockels 10 vorhanden sind, treten auch Änderungen in der Ausbreitungszeit auf, die das als Reaktion abgegebene und aus dem im Test befindlichen IC ausgelesene Ausgangssignal benötigt, bis es den Spannungsvergleicher CP der zugehörigen der Anschlußkarten 11A bis 11N erreicht. Damit diese Änderungen berücksichtigt werden können, ist eine variable Verzögerungsschaltung DRY3 in einem Pfad angeordnet, über den ein Abtastimpuls P_STRB an den Spannungsvergleicher CP von einem Abtasteingangsanschluß STRB jeder Anschlußkarte angelegt wird. Hierdurch werden auch auf der Seite des Spannungsvergleichers CP Skew-Einstellungen vorgenommen.
Aus der Druckschrift US 5,703,489 A ist eine Testanordnung entsprechend 3 bekannt, die zusätzlich die Ausbreitungsverzögerungszeit T_pd zwischen den Anschlußkarten 11A bis 11N bei der Einstellung berücksichtigt, wobei jedoch für die Kalibrierung nur eine einstellbare Verzögerungsschaltung pro Anschlußkarte vorgesehen ist. Zur Berücksichtigung der Ausbreitungsverzögerungszeit T_pd sind alle Anschlüsse des IC-Sockels mit einem gemeinsamen Schaltungsknoten verbunden, über den das jeweils tatsächlich am IC-Sockelanschluß anstehende Signal abgegriffen wird, so daß die Ausbreitungsverzögerungszeit T_pd in die Gesamtlaufzeit mit eingeht, wenn auch infolge der Verbindung der einzelnen Sockelanschlüsse eine gewisse Beeinflussung auf die Gesamtlaufzeit der jeweils zu kalibrierenden Anschlußkarte zu befürchten ist.
Nachfolgend werden herkömmliche Einstellverfahren im Bereich des Treibers DR und im Bereich des Spannungsvergleichers DP beschrieben.
Herkömmlicherweise wird zur Vornahme von Skew-Einstellungen im Bereich des Treibers DR ein Standard-Spannungsvergleicher STDCP als eine Standardphasenerfassungseinrichtung bereitgestellt, wie dies in 3 gezeigt ist. Ausgangsanschlüsse der Anschlußkarten 11A bis 11N werden selektiv über eine Relais- bzw. Umschaltmatrix RMAX an den Standard-Spannungsvergleicher STDCP in sequentieller Reihenfolge angeschlossen, um hierdurch die Skew-Einstellung für jede der Anschlußkarten 11A bis 11N vorzunehmen. Nachstehend wird als ein Beispiel die Skew-Einstellung hinsichtlich der Anschlußkarte 11A beschrieben.
Der Standard-Spannungsvergleicher STDCP ist mit einem ersten und einem zweiten Vergleicher CP₁ und CP₂ ausgestattet, wie dies in 5 gezeigt ist. Die Vergleicher CP₁ und CP₂ bilden einen Fenstervergleicher. In dem Standard-Spannungsvergleicher STDCP gibt der erste Vergleicher CP₁ einen logischen Pegel L oder H in Abhängigkeit davon ab, ob ein Eingangssignal V_x größer oder kleiner als eine Vergleichsspannung (Referenzspannung) V_H ist. Auf der anderen Seite gibt der zweite Vergleicher CP₂ einen logischen Pegel L oder H in Abhängigkeit davon ab, ob das Eingangssignal V_x kleiner oder größer als eine Vergleichsspannung V_L ist. Demgemäß ist es durch Überwachung der logischen Werte, die an den Ausgangsanschlüssen TVH und TVL des Standard- Spannungsvergleichers STDCP abgegeben werden, möglich, zu erfassen, welche Beziehungen das Eingangssignal V_x gegenüber den Vergleichsspannungen V_H und V_L aufweist.
Es sei nun angenommen, daß die Spannungsbeziehungen zwischen den Vergleichsspannungen V_L und V_H sowie dem Eingangssignal V_x beispielsweise derart eingestellt sind, daß die Vergleichsspannungen V_L und V_H durch Spannungen gebildet sind, die etwas höher als der logische Pegel L bzw. etwas niedriger als der logische Pegel H des Eingangssignals V_x sind, wie dies in 6B gezeigt ist. Weiterhin sei angenommen, daß die Phase eines Referenztakts CLK, der als ein Abtastimpuls an jeden der Vergleicher CP₁ und CP₂ angelegt wird, für jede Testperiode T_TES (6A) in der sequentiellen Reihenfolge gemäß CLK₁, CLK₂, ..., CLKT_n verschoben wird, wie dies in 6C dargestellt ist, wodurch der Zeitpunkt des Vergleichs seitens der Vergleicher CP₁ und CP₂ verschoben wird.
Wenn die Spannung des Eingangssignals V_x in diesem Fall niedriger ist als die Vergleichsspannung V_L, wird der logische Pegel L bzw. der logische Pegel H an den Ausgangsanschlüssen TVL bzw. TVH abgegeben. Wenn die Spannung des Eingangssignals V_x in der Mitte zwischen den Vergleichsspannungen V_H und V_L liegt, wird ein logischer Pegel H an den beiden Ausgangsanschlüssen TVL und TVH abgegeben. Wenn die Spannung des Eingangssignals V_x höher ist als die Vergleichsspannung V_H, werden der logische Pegel H bzw. der logische Pegel L an den Ausgangsanschlüssen TVL bzw. TVH erzeugt. Folglich läßt sich der Zustand des Eingangssignals V_x dadurch erkennen, daß die logischen Werte überwacht werden, die an den Ausgangsanschlüssen TVL und TVH des Standard-Spannungsvergleichers STDCP abgegeben werden. Die Skew-Einstellung in dem Bereich des Treibers TR ist eine Justierung, bei der z. B. der Zeitpunkt der ansteigenden Flanke des Eingangssignals V_x unter Ausnutzung dieser Eigenschaften der Spannungsvergleicher detektiert wird, anschließend die Verzögerungszeit des Eingangssignals V_x auf der Basis des erfaßten Zeitpunkts von dessen ansteigender Flanke gemessen wird, und die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 so eingestellt werden, daß die Verzögerungszeit des Eingangssignals V_x die vorbestimmte Größe annimmt.
Bei dem herkömmlichen Verfahren zur Ausführung der Skew-Einstellung im Bereich des Treibers DR werden, genauer gesagt, die Verzögerungszeiten der variablen Verzögerungsschaltungen der DRY1 und DRY2 vorab auf Referenzwerte eingestellt (z. B. auf die Mittelwerte der zeitlichen Breiten der variablen Verzögerungszeit), wonach dann die Setz- und Rücksetzeingangssignale P_SET und P_RESET, die so eingestellt sind, daß sie um vorbestimmte Zeitintervalle, z. B. um die in 4 gezeigten Zeitintervalle τ₁ und τ₂ verzögert werden, in die Verzögerungsschaltungen eingespeist werden, und das Treibersignal V_DR von dem Treiber DR bereitgestellt wird.
Auf der anderen Seite wird der IC-Sockel 10 von dem zu testenden IC getrennt gehalten und wird zum Reflektieren bzw. Zurückleiten eines Signals an dem Anschluß P₁ veranlaßt. Als Ergebnis dessen wird der Standard-Spannungsvergleicher STDCP mit einer direkten Welle bzw. einem direkten Signal R_x1, das von dem Treiber DR abgegeben wird, und einer reflektierten Welle bzw. einem reflektierten Signal R_x2 gespeist, das um ein Zeitintervall T_Q verzögert ist, das doppelt so lang ist wie die Verzögerungszeit T_pd für die Fortpflanzung zwischen der Anschlußkarte 11A und dem Anschluß P₁ des IC-Sockels 10, wie dies in 7C dargestellt ist.
Demzufolge sind die Vergleichsspannungen V_H und V_L des Standard-Spannungsvergleichers STDCP auf Pegel eingestellt, die sich zu einem Zeitpunkt T₁ mit der ansteigenden Flanke des direkten Signals R_x1 schneiden, und zu einem Zeitpunkt T₂ mit der abfallenden Flanke des reflektierten Signals R_x2 schneiden, wie dies in 7C dargestellt ist. Die Phase des Referenztakts CLK, der als der Abtastimpuls P_STRB an den Standard-Spannungsvergleicher STDCP angelegt wird, wird für jede Testperiode D_TES in der Reihenfolge P_STRB1, P_STRB2, ..., P_STRBn geringfügig verschoben, wie dies in 7D gezeigt ist. Hierdurch ist es möglich, die Zeitpunkte T₁ und T₂ zu erfassen, zu denen das direkte Signal R_x1 und das reflektierte Signal R_x2 an dem Standard-Spannungsvergleicher STDCP ankommen. Auf der Grundlage der in dieser Weise detektierten Zeitpunkte T₁ und T₂ kann die Zeitdifferenz T_Q zwischen dem direkten Signal R_x1 und dem reflektierten Signal R_x2 erfaßt werden. Durch Teilen der Zeitdifferenz T_Q durch Zwei ist es möglich, die Verzögerungszeit T_pd bei der Fortpflanzung zwischen der Anschlußkarte 11A und dem Anschluß P₁ des IC-Sockels 10 zu ermitteln.
Die vorstehend angegebene Messung wird für jede Anschlußkarte durchgeführt, um hierdurch die Verzögerungszeit T_pd für die Fortpflanzung zu erfassen. Danach wird beispielsweise der mittlere Wert aus dem Variationsbereich der bei der Fortpflanzung auftretenden Verzögerungszeit T_pd als ein Referenzwert festgelegt, und es wird die Abweichung der tatsächlich gemessenen Fortpflanzungsverzögerungszeit T_pd von dem Referenzwert für jede Anschlußkarte berechnet. Dann wird eine Verzögerungszeit, die der berechneten Abweichung entspricht, in jeder der variablen Verzögerungsschaltungen DRY1 und DRY2 der jeweiligen Anschlußkarten 11A bis 11N eingestellt, wodurch die Skew-Einstellung in dem Bereich des Treibers abgeschlossen ist.
Hieran schließt sich dann die Justierung des Vergleichszeitpunkts der Spannungsvergleicher CP an, die an den Anschlußkarten 11A bis 11N markiert sind. Der Spannungsvergleicher CP jeder Anschlußkarte kann identischen Aufbau wie der Standard-Spannungsvergleicher STDCP aufweisen, der in 5 gezeigt ist. Durch Einstellen der Vergleichsspannung V_L auf einen Spannungspegel, der geringfügig oberhalb des logischen Pegels L liegt, ist es möglich, den Zeitpunkt der ansteigenden Flanke des Treibersignals V_DR zu erfassen, das der Treiber DR abgibt.
Konkret gesagt, wird die Justierung der zeitlichen Lage des durch den Spannungsvergleicher CP durchgeführten Vergleichs wie folgt vorgenommen: Es wird das in 9B gezeigte Treibersignal V_DR von dem Treiber DR direkt an den Spannungsvergleicher CP angelegt; es wird der Zeitpunkt T_S erfaßt, zu dem die ansteigende Flanke des Treibersignals V_DR sich mit der Vergleichsspannung V_L schneidet, die in 9B gezeigt ist; und es wird der erfaßte Zeitpunkt T_S in der variablen Verzögerungsschaltung DRY3 eingestellt, die in dem Zuführungspfad für den Abtastimpuls P_STRP vorgesehen ist, der von dem Abtasteingangsanschluß STRP zu dem Spannungsvergleicher CP in jeder Anschlußkarte vorhanden ist, wie dies in 8 gezeigt ist. Dies bedeutet, daß die variable Verzögerungsschaltung DRY3 in einen sogenannten Durchgangszustand eingestellt wird, anschließend der Zeitpunkt T_S der Ankunft des von dem Treiber DR stammenden Treibersignals V_DR bei ihr gemessen wird, und die Verzögerungszeit der variablen Verzögerungsschaltung DRY3 so eingestellt wird, daß der gemessene Zeitpunkt T_S mit der Verzögerungszeit τ₁ des eingestellten Signals bzw. Einstellsignals P_SET übereinstimmt. Hierdurch kann erreicht werden, daß die erfaßte zeitliche Lage des Spannungsvergleichers CB mit der Verzögerungszeit im Bereich des Treibers DR übereinstimmt. In 8 sind diejenigen Teile und Elemente, die den in 3 gezeigten Teilen und Elementen entsprechen, mit den gleichen Bezugszeichen versehen.
Wie vorstehend beschrieben, wird bei dem herkömmlichen Einstellverfahren das reflektierte Signal insbesondere für die Skew-Einstellung auf der Seite des Treibers herangezogen und zusätzlich das reflektierte Signal über die Relais- bzw. Verzweigungsmatrix RMAX zu dem Standard-Spannungsvergleicher STDCP geleitet, um hierdurch die Verzögerung der Phase oder die Verzögerung des reflektierten Signals zwischen dem Treiber DR und jedem der Anschlüsse P₁ und P_N des IC-Sockels 10 zu messen. Demzufolge ergibt sich bei dem herkömmlichen Verfahren der Nachteil, daß die Verzögerung der Phase nicht exakt gemessen werden kann.
Anders ausgedrückt, wird die Relais- bzw. Verzweigungsmatrix RMAX lediglich dazu benutzt, den Standard-Spannungsvergleicher STDCP mit den Anschlußkarten 11A bis 11N während der Skew-Einstellung zu verbinden, und wird nicht während des IC-Tests verwendet. Zudem wird sie so geschaltet, daß sie den Standard-Spannungsvergleicher STDCP mit den Treibern DR der jeweiligen Anschlußkarte jeweils einen nach dem anderen verbindet. Wenn demzufolge sich die Verzögerungszeit seitens der Relais- bzw. Verzweigungsmatrix RMAX mit ihrer Umschaltung ändern sollte, wird dann ein Fehler in der für die Fortpflanzung zwischen dem Treiber DR und jedem Anschluß P des IC-Sockels benötigten Verzögerungszeit hervorgerufen, die für jede Anschlußkarte 11 gemessen wird. Da keine reelle Chance gegeben ist, daß es keine Unterschiede in den Leitungslängen zwischen der Relais- bzw. Verzweigungsmatrix RMAX und den jeweiligen Anschlußkarten gibt, ändert sich die durch die Relais- bzw. Verzweigungsmatrix RMAX hervorgerufene Verzögerungszeit mit ihrer Umschaltung. Es ist demzufolge schwierig, ein exaktes, phasengerechtes Anlegen der Testmustersignale von allen Anschlußkarten 11A bis 11N zu den entsprechenden Anschlüssen P₁ bis P_N des IC-Sockels zu erreichen.
Aufgrund der vorstehend erläuterten, nicht exakten Justierung der Verzögerung im Bereich des Treibers mangelt es auch der hierauf basierenden Justierung der Verzögerung bei dem Spannungsvergleicher CP an Genauigkeit.
KURZFASSUNG DER ERFINDUNG
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren der eingangs angegebenen Art zu schaffen, das imstande ist, Verzögerungseinstellungen sowohl im Bereich des Treibers als auch im Bereich des Spannungsvergleichers exakt auszuführen. Es ist ferner Aufgabe der vorliegenden Erfindung, einen Satz Pseudoeinrichtung zu schaffen, der für den Einsatz in dem Einstellverfahren geeignet ist.
Diese Aufgaben werden mit einem Verfahren gemäß Patentanspruch 1 und einen Satz von Pseudoeinrichtungen gemäß Patentanspruch 7 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Da die Verzögerung der Phase im Bereich des Treibers jeder Anschlußkarte in der beanspruchten Weise mit hoher Genauigkeit gemessen werden kann, ist es möglich, eine exakte Einstellung der Verzögerungs- bzw. Laufzeit im Bereich des Treibers jeder Anschlußkarte auszuführen. Ferner führt eine derartige exakte Einstellung im Bereich des Treibers jeder Anschlußkarte zu dem Vorteil, daß die Einstellung hinsichtlich des Spannungsvergleichers ebenfalls mit großer Exaktheit ausgeführt werden kann.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein Blockschaltbild, das einen Abschnitt eines IC-Testgeräts einschließlich von Anschlußkarten veranschaulicht und zum Erläutern des Einstellverfahrens gemäß der vorliegenden Erfindung sowie einer Pseudoeinrichtung für die Verwendung in diesem Verfahren dient,
2 zeigt eine Draufsicht, die ein Ausführungsbeispiel einer Pseudoeinrichtung veranschaulicht, die bei dem Einstellverfahren gemäß der vorliegenden Erfindung nutzbar ist,
3 zeigt ein Blockschaltbild, in dem ein Abschnitt eines IC-Testgeräts einschließlich Anschlußkarten veranschaulicht ist und das zum Erläutern eines herkömmlichen Einstellverfahrens dient,
4 zeigt ein Wellenformdiagramm zum Erläutern der Arbeitsweise der in 3 dargestellten Schaltung,
5 zeigt eine schematische Schaltungsverbindung, wobei ein konkretes Beispiel für einen Standard-Spannungsvergleicher in der Schaltung gezeigt ist, die in 3 dargestellt ist,
6 zeigt ein Wellenformdiagramm zur Erläuterung der Arbeitsweise des Standard-Spannungsvergleichers, der in 5 dargestellt ist,
7 zeigt ein Wellenformdiagramm zur Erläuterung der Art und Weise, wie die Versatzjustierung im Bereich des Treibers bei dem herkömmlichen Einstellverfahren ausgeführt wird,
8 zeigt ein Blockschaltbild, das einen Abschnitt eines IC-Testgeräts einschließlich von Anschlußkarten veranschaulicht und zur Erläuterung der Art und Weise dient, wie die Skew-Einstellung im Bereich des Spannungsvergleichers bei dem herkömmlichen Einstellverfahren ausgeführt wird, und
9 zeigt ein Wellenformdiagramm zur Erläuterung der Arbeitsweise der in 8 gezeigten Schaltung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Unter Bezugnahme auf die 1 und 2 wird nachfolgend eine detaillierte Beschreibung eines Ausführungsbeispiels des Einstellverfahrens ("Skew-Einstellverfahrens") gemäß der vorliegenden Erfindung sowie von Ausführungsbeispielen von Pseudoeinrichtungen gegeben, die für das Verfahren verwendbar sind. In 1 sind diejenigen Teile und Elemente, die den in 3 gezeigten Teilen und Elementen entsprechen, mit den gleichen Bezugszahlen und Zeichen versehen, und es wird deren Beschreibung nicht nochmals wiederholt, soweit dies nicht erforderlich ist.
1 zeigt ein Schaltbild, das einen Abschnitt eines IC-Testgeräts einschließlich von Anschlußkarten veranschaulicht und zum Erläutern des Einstellverfahrens gemäß der vorliegenden Erfindung dient sowie eine Pseudoeinrichtung für den Einsatz bei dem Verfahren zeigt. Die Anschlußkarten 11A bis 11N weisen die gleiche Schaltungskonfiguration auf. Jede der Anschlußkarten 11A und 11N, die in 1 als typische Beispiele gezeigt sind, weist wie in dem in 3 gezeigten Fall einer herkömmlichen Anschlußkarte 11A einen Wellenformgenerator FF, einen Treiber DR, der ein Testmustersignal verstärkt, das von dem Wellenformgenerator FF erzeugt wird, und das verstärkte Signal an einen im Test befindlichen, nicht gezeigten IC über einen Anschluß P₁ bzw. P_N eines IC-Sockels 10 anlegt, einen Spannungsvergleicher CP, der ein als Reaktion von dem im Test befindlichen IC erhaltenes Ausgangssignal herausgreift und dieses mit einem Erwartungswertsignal vergleicht, eine variable Verzögerungsschaltung DRY1, die in dem Pfad der Zuführung eines von einem Eingangsanschluß SET stammenden Setzeingangssignals P_SET zu einem Setzanschluß S des Wellenformgenerators FF vorgesehen ist; eine variable Verzögerungsschaltung DRY2, die in dem Pfad der Zuführung eines von einem Rücksetzeingangsanschluß RESET stammenden Rücksetzeingangssignals P_RESET zu einem Rücksetzanschluß R des Wellenformgenerators FF vorgesehen ist; und eine variable Verzögerungsschaltung DRY3 auf, die in dem Pfad der Zuführung eines von einem Abtasteingangsanschluß STRB stammenden Abtastimpulses zu dem Spannungsvergleicher CP vorgesehen ist.
Bei der vorliegenden Erfindung wird eine der Anschlußkarten 11A bis 11N, die jeweils mit den Anschlüssen P₁ bis P_N des IC-Sockels 10 verbunden sind, als eine Referenzanschlußkarte ausgewählt. Eine Pseudoeinrichtung 12, die elektrische Verbindungen zwischen demjenigen der Anschlüsse des IC-Sockels, mit dem die Referenzanschlußkarte verbunden ist, und einem weiteren Anschluß des IC-Sockels herstellt, der mit einer jeweiligen anderen gegebenen Anschlußkarte verbunden ist, ist an dem IC-Sockel 10 angebracht, um den Treiber der gegebenen Anschlußkarte mit der Referenzanschlußkarte zu verbinden, wobei der Spannungsvergleicher der Referenzanschlußkarte dazu benutzt wird, die Verzögerung der Phase oder die Verzögerung im Bereich des Treibers der gegebenen Anschlußkarte zu messen. Im Anschluß hieran werden diese Pseudoeinrichtungen 12 sequentiell so ausgetauscht, daß die Treiber von allen übrigen Anschlußkarten mit der Referenzanschlußkarte verbunden werden, und daß der Spannungsvergleicher der Referenzanschlußkarte zum Messen der Verzögerung der Phasen im Bereich der Treiber von allen übrigen Anschlußkarten benutzt wird.
Bei dem dargestellten Ausführungsbeispiel wird die Anschlußkarte 11N, die an den Anschluß P_N des IC-Sockels 10 angeschlossen ist, als die Referenzanschlußkarte ausgewählt, und es wird der Spannungsvergleicher CP_N dazu benutzt, die Verzögerung der Phasen im Bereich des Treibers DR von allen übrigen Anschlußkarten 11A bis 11M sequentiell zu messen, wobei die Pseudoeinrichtungen 12 jeweils eine nach der anderen ausgetauscht werden. Es sei mit dem Fall des Messens der Verzögerung der Phase im Bereich des Treibers DR der Anschlußkarte 11A, die an den Anschluß P₁ des IC-Sockels 10 angeschlossen ist, mit Hilfe des Einsatzes des Spannungsvergleichers CP_N der Referenzanschlußkarte 11N begonnen, wobei die Pseudoeinrichtung 12, die die Anschlüsse P₁ und P_N des IC-Sockels 10 miteinander verbindet, an dem IC-Sockel 10 angebracht ist (elektrisch mit diesem verbunden ist).
Die Pseudoeinrichtung 12 enthält eine Verbindungsleitung 12A zum elektrischen Verbinden der Anschlüsse P₁ und P_N des IC-Sockels 10. Durch Anbringen der Pseudoeinrichtung 12 an dem IC-Sockel 10 wird der Treiber DR der Anschlußkarte 11A, die an den Anschluß P₁ angeschlossen ist, mit der Referenzanschlußkarte 11N verbunden.
Anschließend wird dann die Verzögerungszeit der variablen Verzögerungsschaltung DRY3, durch die der Abtastimpuls P_STRB zu dem Spannungsvergleicher CP_N geleitet wird, auf einen vorab bekannten Wert eingestellt. Diese vorab bekannte Verzögerungszeit wird als ein Referenzwert festgelegt, und es wird der Abtastimpuls P_STRB an den Spannungsvergleicher CB_N angelegt. Da der Spannungsvergleicher CP_N mit dem Treibersignal V_DR von der Anschlußkarte 11A über die Pseudoeinrichtung 12 gespeist wird, werden z. B. der Anstiegszeitpunkt und der Abfallzeitpunkt des Treibersignals V_DR unter Verwendung des Abtastimpulses P_STRB gemessen, der an den Spannungsvergleicher CP_N angelegt wird.
Genauer gesagt, können der Anstiegszeitpunkt und der Abfallzeitpunkt des Treibersignals V_DR der Anschlußkarte 11A dadurch gemessen werden, daß die Phase des Abtastimpulses P_STRB für jede Testperiode T_TES jeweils geringfügig verschoben wird, wie dies in 7D mit P_STRB1, P_STRB2, P_STRBn gezeigt ist. Die in dieser Weise gemessene zeitliche Lage wird dann zum Erfassen der Verzögerungszeiten des Anstiegszeitpunkts und des Abfallzeitpunkts des Treibersignals V_DR der Anschlußkarte 11A herangezogen.
2 zeigt Ausführungsbeispiele der Pseudo- bzw. Dummyeinrichtungen 12, die jeweils an dem IC-Sockel 10 angebracht werden. In 2 ist bei A eine Pseudoeinrichtung 12 gezeigt, die eine Verbindungsleitung 12B zur gegenseitigen Verbindung der Anschlüsse P₂ und P_N des IC-Sockels 10 enthält, während B eine Pseudoeinrichtung 12 zeigt, die eine Verbindungsleitung 12C zur gegenseitigen Verbindung der Anschlüsse P₃ und P_N des IC-Sockels 10 enthält, mit C eine Pseudoeinrichtung 12 dargestellt ist, die eine Verbindungsleitung 12D zur gegenseitigen Verbindung der Anschlüsse P₄ und P_N des IC-Sockels 10 enthält, und mit N eine Pseudoeinrichtung 12 bezeichnet, die eine Verbindungsleitung 12M zur gegenseitigen Verbindung der Anschlüsse P_N-1 und P_N des IC-Sockels 10 aufweist.
Nach dem Messen der Verzögerungszeiten im Bereich des Treibers DR der Anschlußkarte 11A werden die in den 2A bis 2N gezeigten Pseudoeinrichtungen 12 sequentiell an dem IC-Sockel 10 angebracht, so daß hierdurch die übrigen Anschlußkarten 11B und 11M sequentiell an die Referenzanschlußkarte 11N angeschlossen werden, um hierdurch die Verzögerungszeiten im Bereich des Treibers DR der Anschlußkarten 11B bis 11M zu messen. Auf der Grundlage der gemessenen Ergebnisse der Verzögerungszeiten im Bereich des Treibers DR von allen Anschlußkarten 11A bis 11M mit Ausnahme der Referenzanschlußkarte 11N werden die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 der Anschlußkarten 11A bis 11M justiert und auf feste Werte eingestellt.
Wenn z. B. die gemessenen Werte des Anstiegszeitpunkts des von dem Treiber DR der Anschlußkarten 11A bis 11M abgegebenen Treibersignals V_DR irgendwo zwischen 7 und 13 ns um eine vorab eingestellte Verzögerungszeit τ₁ (entsprechend τ₁ in 4) liegen, wird als der Referenzwert T1 = 10 ns als deren mittlerer Wert eingestellt. Die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 der Anschlußkarten 11A bis 11M werden derart justiert und eingestellt, daß der Anstiegszeitpunkt der von diesen Anschlußkarten stammenden Treibersignale V_DR bei 10 ns liegen kann.
Das gleiche trifft auch für die gemessenen Werte des Abfallzeitpunkts des Treibersignals V_DR zu. Der mittlere Wert der gemessenen Ergebnisse wird in gleichartiger Weise als ein Referenzwert festgelegt. Die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY2 der Anschlußkarten 11A bis 11M werden so justiert und eingestellt, daß der Abfallzeitpunkt von ihren Treibersignalen V_DR mit dem Referenzwert (dem mittleren Wert) zusammenfallen kann.
Hierbei kann die Phasenverzögerung im Bereich des Treibers der Referenzanschlußkarte 11N dadurch justiert werden, daß das Treibersignal V_DR von dem Treiber DR der Referenzanschlußkarte 11N direkt an den Spannungsvergleicher CP_N angelegt wird, um hierdurch die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 so zu justieren, daß der Anstiegs- und der Abfallzeitpunkt des Treibersignals V_DR mit den vorstehend genannten Referenzwerten (mittleren Werten) zusammenfallen kann.
Nach dem Einstellen der Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 auf der Seite des Treibers wird die Verzögerungszeit der variablen Verzögerungsschaltung DRY3 auf der Seite des Spannungsvergleichers jeder Anschlußkarte entsprechend justiert und eingestellt. Auch in diesem Fall wird irgendeine der Anschlußkarten 11A bis 11N, die an die Anschlüsse P₁ bis P_N der IC-Sockel 10 angeschlossen sind, als eine Referenzanschlußkarte gewählt. Bei diesem Ausführungsbeispiel wird diejenige Anschlußkarte, die gemäß der Beschreibung als die Referenzanschlußkarte zum Messen der Zeitverzögerung im Bereich des Treibers DR ausgewählt worden ist, d. h. die Anschlußkarte 11N, die mit dem Anschluß P_N des IC-Sockels 10 verbunden ist, als die Referenzanschlußkarte festgelegt. Es erübrigt sich jedoch, festzustellen, daß auch eine beliebige andere Anschlußkarte als die Referenzanschlußkarte benutzt werden kann.
Das von dem Treiber DR der Referenzanschlußkarte 11N abgegebene Treibersignal V_DR wird an die Spannungsvergleicher CP_A bis CP_M von allen übrigen Anschlußkarten 11A bis 11N angelegt, indem die Pseudoeinrichtungen 12 in der sequentiellen Reihenfolge ausgetauscht werden. Die Spannungsvergleicher CP_A bis CP_M der Anschlußkarten 11A bis 11M werden dazu benutzt, beispielsweise den Anstiegszeitpunkt des Referenztreibersignals V_DR zu messen, und es wird die Verzögerungszeit der variablen Verzögerungsschaltung DRY3 jeder der Anschlußkarten 11A bis 11M so justiert, daß der gemessene Zeitwert mit einem vorab eingestellten Wert zusammenfallen kann. Mit dieser Justierung sind die Skew-Einstellungen abgeschlossen.
Hierbei kann die Phasenverzögerung auf der Seite des Spannungsvergleichers CP_N der Referenzanschlußkarte dadurch justiert werden, daß das Treibersignal V_DR von dem Treiber DR der Referenzanschlußkarte 11N direkt an den Spannungsvergleicher CP_N angelegt wird, um hierdurch die Verzögerungszeit der variablen Verzögerungsschaltung DRY3 so zu justieren, daß der Anstiegszeitpunkt des Treibersignals V_DR mit dem vorstehend genannten, vorab eingestellten festen Wert zusammenfallen kann. Dies kann auch dadurch erreicht werden, daß das Treibersignal von dem Treiber an irgendeine beliebige der anderen, hinsichtlich des Versatzes justierten Anschlußkarten 11A bis 11M an den Spannungsvergleicher CP_N der Referenzanschlußkarte 11N über die betreffende Pseudoeinrichtung 12 angelegt wird.
Gemäß der vorstehend erläuterten vorliegenden Erfindung ist es einfach, vorab die Verzögerungszeit für die Signalausbreitung von der Referenzanschlußkarte 11N zu dem entsprechenden Anschluß P_N des IC-Sockels 10 sowie die Verzögerungszeit bei der Signalausbreitung in der Pseudoeinrichtung 12 exakt zu messen. Diese vorab exakt gemessenen Werte können dazu benutzt werden, die Fortpflanzungsverzögerungszeiten zwischen allen Anschlußkarten 11A bis 11M mit Ausnahme der Referenzanschlußkarte 11N und den entsprechenden Anschlüssen des IC-Sockels 10 mit großer Genauigkeit zu messen. Die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 jeder Anschlußkarte werden auf der Grundlage der exakt gemessenen Verzögerungszeit bei der Signalfortpflanzung zwischen der Anschlußkarte und dem entsprechendem Anschluß des IC-Sockels eingestellt. Hierdurch wird exakte Einstellung der Verzögerungszeiten der variablen Verzögerungsschaltungen sichergestellt.

Claims

Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten (11A–11N) in einem IC-Testgerät, wobei jede Anschlusskarte – einem der mehreren Anschlüsse eines IC-Sockels (10) des Testgeräts zugeordnet und mit diesem verbunden ist, sowie – einen Treiber (DR) zum Zuführen eines Treibersignals (V_DR) als ein Testmustersignal zu einem im Test befindlichen IC, – eine Vergleichereinrichtung (CP) zum logischen Vergleichen eines von dem im Test befindlichen IC als Reaktion erhaltenen Ausgangssignals mit einem vorbestimmten Erwartungswert, und wenigstens eine einstellbare Verzögerungsschaltung (DRY1, DRY2) zum Einstellen der Verzögerungszeit des Treibersignals an dem jeweiligen Anschluss des IC-Sockels (10) aufweist, wobei das Verfahren die Schritte umfasst: Auswählen einer der Anschlusskarten (11N) als eine Referenzanschlusskarte, so dass die Vergleichereinrichtung (CP_N) dieser Referenzanschlusskarte (11N) als Referenzerfassungseinrichtung bestimmt wird, Bereitstellen einer Mehrzahl von Pseudoeinrichtungen (12), von denen jede eine andere Verbindungsleitung (12A–12M) aufweist, mit der sie, wenn sie an den IC-Sockel (10) montiert ist, eine elektrische Verbindung zwischen einem speziellen Anschluss (P_N), mit dem die Referenzanschlusskarte verbunden ist, und mit einem jeweils anderen der Anschlüsse (P₁–P_M), mit denen die übrigen Anschlusskarten (11A–11M) verbunden sind, herstellt, sequentielles Anbringen einer Mehrzahl von Pseudoeinrichtungen (12) an dem IC-Sockel (10), um hierdurch alle übrigen Anschlusskarten (11A–11M), eine nach der anderen, mit der Referenzerfassungseinrichtung zu verbinden, so dass die Treibersignale, die von den Treibern (DR) der jeweiligen übrigen Anschlusskarten (11A–11M) ausgegeben werden, über die jeweils zugeordnete Pseudoeinrichtung (12) an die Referenzanschlusskarte geliefert werden, um dadurch zu bewirken, dass die Zeitlagen der Treibersignale von den übrigen Anschlusskarten (11A–11M) von der Referenzerfassungseinrichtung der Referenzanschlusskarte erfasst werden, und Einstellen der Verzögerungsschaltungen der jeweiligen übrigen Anschlusskarten (11A–11M) derart, dass die Zeitlagen der Treibersignale der jeweiligen übrigen Anschlusskarten, die auf diese Weise von der Referenzerfassungseinrichtung erfasst wurden, mit einem vorherbestimmten Wert übereinstimmen.
Verfahren nach Anspruch 1, das die weiteren Schritte umfaßt: direktes Liefern des von dem Treiber (DR) der Referenzanschlußkarte (11N) ausgegebenen Treibersignals an die Referenzerfassungseinrichtung, um die Erfassung der Zeitlage des direkt gelieferten Treibersignals durch die Referenzerfassungseinrichtung zu veranlassen; und Einstellen der Verzögerungszeit der einstellbaren Verzögerungsschaltung der Referenzanschlußkarte derart, daß die von der Referenzerfassungseinrichtung erfaßte Zeitlage des Treibersignals mit dem vorbestimmten Wert übereinstimmt.
Verfahren nach Anspruch 1 zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten (11A–11N), von denen jede eine weitere einstellbare Verzögerungsschaltung (DRY3) aufweist, wobei das Verfahren die weiteren Schritte umfasst: Auswählen einer der Anschlusskarten (11N), für die die Laufzeitkalibrierung auf der Treiberseite abgeschlossen ist, als eine Referenzanschlusskarte, so dass der auf dieser Referenzanschlusskarte vorhandene Treiber (DR) als ein Referenztreiber bestimmt wird, sequentielles Montieren einer Mehrzahl von Pseudoeinrichtungen (12) an dem IC-Sockel (10) zum Verbinden aller der übrigen Anschlusskarten (11A–11M), eine nach der anderen, mit dem Referenztreiber, so dass das Treibersignal, das von dem Referenztreiber ausgegeben wird, nacheinander über die jeweilige Pseudoeinrichtung (12) an alle übrigen Anschlusskarten (11A–11M) geliefert wird, um dadurch zu bewirken, dass die Zeitlagen des Treibersignals von dem Referenztreiber von den Vergleichereinrichtungen (CP) der übrigen Anschlusskarten (11A–11M) erfasst werden, und Einstellen der jeweiligen weiteren einstellbaren Verzögerungsschaltung (DRY3) der übrigen Anschlusskarten (11A–11M), derart dass die Zeitlagen der Treibersignale der jeweiligen übrigen Anschlusskarten, die auf diese Wiese von den jeweiligen Vergleichereinrichtungen (CP_A–CP_M) der übrigen Anschlusskarten (11A–11N) erfasst wurden, mit einem voreingestellten Wert übereinstimmen.
Verfahren nach Anspruch 3, das die weiteren Schritte umfaßt: direktes Liefern des von dem Referenztreiber ausgegebenen Treibersignals an die Vergleichereinrichtung (CP_N) der Referenzanschlusskarte, um die Erfassung der Zeitlage des vom Referenztreiber direkt gelieferten Treibersignals durch die Vergleichereinrichtung (CP_N) der Referenzanschlusskarte (11N) zu veranlassen; und Einstellen der Verzögerungszeit der weiteren einstellbaren Verzögerungsschaltung (DRY3) der Referenzanschlusskarte (11N) derart, daß die auf diese Weise von der Vergleichereinrichtung (CP_N) der Referenzanschlusskarte (11N) erfaßte Zeitlage des Treibersignals von dem Referenztreiber mit dem voreingestellten Wert übereinstimmt.
Verfahren nach Anspruch 1 oder 3, bei dem die Vergleichereinrichtung jeder der Anschlusskarten ein Spannungsvergleicher ist, der dazu dient, festzustellen, ob das von dem im Test befindlichen IC als Reaktion abgegebene Ausgangssignal eine vorbestimmte, logisch L entsprechende Spannung oder vorbestimmte logisch H entsprechende Spannung aufweist, und der Schritt des Einstellens der Verzögerungsschaltungen die Schritte umfasst: Messen des Anstiegszeitpunkts und des Abfallzeitpunkts des Treibersignals, und Einstellen der Zeitlagen des Treibersignals jeder Anschlusskarte auf den mittleren Wert der gemessenen Anstiegszeitpunkte oder Abfallzeitpunkte.
Verfahren nach Anspruch 1 oder 3, bei dem die Anzahl der Anschlusskarten (11A–11N) gleich gross ist wie die Anzahl von Anschlüsse (P₁–P_N) des IC-Sockels (10), und bei dem jede der Mehrzahl von Pseudoeinrichtungen (12) mit einer in ihr eingebauten Verbindungsleitung (12A–12M) versehen ist, die wenn die jeweilige Pseudoeinrichtung (12) an dem IC-Sockel (10) angebracht ist, dessen Anschluss (P_N), mit dem die Anschlusskarte mit der Referenzerfassungseinrichtung verbunden ist, mit einem der übrigen Anschlüsse (P₁–P_N-1) des IC-Sockels (10) verbindet.
Satz von Pseudoeinrichtungen für die Verwendung in dem Verfahren nach einem der Ansprüche 1–6, wobei jede Pseudoeinrichtung an dem IC-Sockel angebracht werden kann und in dieser Hinsicht den gleichen Aufbau wie der zu testende IC hat, wobei jede Pseudoeinrichtung eine in ihr eingebaute Verbindungsleitung zum unmittelbaren Verbinden eines bestimmten Anschlusses des IC-Sockels mit mindestens einem der übrigen Anschlüsse des IC-Sockels dann, wenn die Pseudoeinrichtung an dem IC-Sockel angebracht ist, ausgestattet ist, und wobei die Pseudoeinrichtungen dieses Satzes sich darin unterscheiden, dass die Verbindungsleitungen je einen speziellen, bei allen Pseudoeinrichtungen gleichen Anschluss des IC-Sockels mit einem anderen, bei allen Pseudoeinrichtungen verschiedenen Anschluss des IC-Sockels verbinden.