DE19636916A1 - Verzögerungszeitkalibrierungsschaltung und -verfahren - Google Patents

Verzögerungszeitkalibrierungsschaltung und -verfahren

Info

Publication number
DE19636916A1
DE19636916A1 DE19636916A DE19636916A DE19636916A1 DE 19636916 A1 DE19636916 A1 DE 19636916A1 DE 19636916 A DE19636916 A DE 19636916A DE 19636916 A DE19636916 A DE 19636916A DE 19636916 A1 DE19636916 A1 DE 19636916A1
Authority
DE
Germany
Prior art keywords
calibration
delay time
circuit
signal
loops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19636916A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19636916A1 publication Critical patent/DE19636916A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung betrifft eine Verzögerungszeitkalibrie­ rungsschaltung und ein zugeordnetes Kalibrierungsverfahren, die in einem Halbleiterprüfsystem verwendet werden, und insbe­ sondere eine Referenzverzögerungszeitkalibrierungsschaltung, durch die Laufzeitunterschiede zwischen mehreren Prüfkanälen an Punkten in unmittelbarer Nähe eines zu prüfenden Bausteins minimiert werden, und ein Verfahren zum Minimieren dieser Laufzeitunterschiede.
Beim Prüfen eines Halbleiterbausteins durch ein Halblei­ terprüfsystem, wie beispielsweise eine IC-Prüfvorrichtung, werden jedem Anschluß des Halbleiterbausteins Prüfsignale zu­ geführt, und das erhaltene Ausgangssignal des geprüften Halb­ leiterbausteins wird mit erwarteten Daten verglichen, um fest­ zustellen, ob der Halbleiterbaustein korrekt arbeitet oder nicht. Zu diesem Zweck weist das Halbleiterprüfsystem eine große Anzahl von Prüfkanälen auf, die der Anzahl der Anschlüs­ se des zu prüfenden Halbleiterbausteins entspricht.
Alle Prüfkanäle haben einen identischen Schaltungsaufbau mit einer Pinelelektronikschaltplatte bzw. -karte oder -schal­ tung, die als Schnittstelle zwischen dem Halbleiterprüfsystem und dem zu prüfenden Halbleiterbaustein wirkt. Aufgrund von Unterschieden in der physikalischen Position der Prüfkanäle oder von Schwankungen des Betriebsverhaltens von Schaltungskompo­ nenten sind die Signalausbreitungsverzögerungszeiten für die entsprechenden Anschlüsse oder Pins des Bausteins jedoch nicht exakt gleich. Außerdem verändern sich die Verzögerungszeiten in den Prüfkanälen in Abhängigkeit von Temperaturunterschie­ den, die beispielsweise durch unterschiedliche Prüfsignalfre­ quenzen oder physikalische Positionen im Prüfsystem verursacht werden, oder durch unterschiedliche Ansprechverhalten der Schaltungskomponenten bei verschiedenen Temperaturen.
In Verbindung mit der vorliegenden Erfindung wird ein solcher Unterschied in der Signalausbreitungsverzögerungszeit als Laufzeit­ unterschied bezeichnet. Um moderne Halbleiterbausteine vollständig auszuwerten, müssen diese Laufzeitunterschiede minimiert wer­ den, weil diese Halbleiterbausteine bezüglich verschiedener Signale zeitsensitiv arbeiten. Daher betrifft die vorliegende Erfindung eine Schaltungsanordnung und ein Verfahren zum Redu­ zieren von Laufzeitunterschieden in einem Halbleiterprüfsy­ stem.
Fig. 3 zeigt ein Beispiel einer bekannten Schal­ tungsstruktur zum Messen und Einstellen von Laufzeitunter­ schieden in einem Halbleiterprüfsystem. Pinelektronikschaltun­ gen 60 a-60 n sind an den Enden der entsprechenden Prüfkanäle im Halbleiterprüfsystem angeordnet. Das Halbleiterprüfsystem weist außerdem einen Taktgenerator 90 und einen Signalver­ teiler 84 als Teil der Schaltung zum Prüfen eines Halblei­ terbausteins auf. Fig. 3 zeigt jedoch eine Kalibrierungs­ schaltung, bei der die vorstehenden Komponenten in geschlos­ senen Schleifen, d. h. in Rückkopplungsschaltungen, angeord­ net sind, um die Laufzeitunterschiede zu messen und zu kali­ brieren.
Die Kalibrierungsschaltung weist einen Verzögerungs­ zeitzähler 82, ein ODER-Gatter und eine Steuerungseinrich­ tung 86 auf. Jede der geschlossenen Schleifen weist das ODER-Gatter, den Verteiler 84, die Pinelektronikschaltung 60 und den Verzögerungszeitzähler 82 auf. Im Verteiler 84 wird ein Ausgangssignal vom ODER-Gatter über einen Puffer 76 und Verzögerungselemente 78 a-78 n auf Anschlüsse 79 a-79 n verteilt.
Jeder Ausgang der Anschlüsse 79 a-79 n ist durch ein Koaxial­ kabel 40 mit einem entsprechenden Eingangsanschluß 51 der Pinelektronikschaltung 60 verbunden. Bei diesem Beispiel ist in jeder Pinelektronikschaltung 60 zwischen Torschaltungen 52 und 56 ein Verzögerungselement 55 angeordnet. Eine Tor­ schaltung 53 dient dazu, das am Eingangsanschluß 51 empfan­ gene Signal über ein Koaxialkabel dem Verzögerungszeitzähler 82 zuzuführen.
Dadurch wird für jeden Prüfkanal eine Rückkopplungs­ schleife gebildet, durch die ein Impulssignal vom Taktgene­ rator in einer Zeitdauer zirkuliert, die einer Signalaus­ breitungsverzögerungszeit in der Schleife proportional ist. Die Verzögerungszeit in der Schleife wird durch das Verzöge­ rungselement 78 so eingestellt, daß sie der Verzögerungszeit in einer anderen geschlossenen Schleife gleich ist. Bei­ spielsweise wird für die Pinelektronikschaltung 60a eine ge­ schlossene Schleife durch das ODER-Gatter 75, den Puffer 76, das Verzögerungselement 78 a das Koaxialkabel 40 a, die Tor­ schaltung 53 a in der Schaltung 60 a, das Koaxialkabel 45 und den Verzögerungszeitzähler 82 gebildet.
Durch Bereitstellen eines Referenzimpulses durch den Taktgenerator 90 mißt der Verzögerungszeitzähler 82 die Signalausbreitungsverzögerungszeit vom ODER-Gatter 75 zum Anschluß 54 a. Diese Verzögerungszeit kann durch Zählen der Anzahl von Impulsen je Zeiteinheit, d. h. der Frequenz in der geschlossenen Schleife, gemessen werden. Die Verzögerungs­ zeit in dieser Schleife wird durch das Verzögerungselement 78 a auf eine Norm- oder Basisverzögerungszeit TSTD einge­ stellt. Unter der Steuerung durch die Steuerungseinrichtung 86 wird die Verzögerungszeit im nächsten Prüfkanal so einge­ stellt, daß sie der Basisverzögerungszeit TSTD gleich ist.
Dieses Verfahren wird fortgesetzt, bis alle den Pinelektro­ nikschaltungen 60 a-60 n zugeordneten Schleifen auf die glei­ che Weise eingestellt wurden.
Bei dieser bekannten Technologie wird in jeder Pinelek­ tronikschaltung 60 eine Verzögerungszeit vom Eingangsan­ schluß 51 zum Ausgangsanschluß 69 durch Einstellen des Ver­ zögerungselements 55 auf eine vorgegebene Zeitdauer einge­ stellt. Dieser Einstellvorgang wird beispielsweise ausge­ führt, bevor die Pinelektronikschaltungen 60 im Halbleiter­ prüfsystem angeordnet bzw. montiert werden. D.h., die Verzö­ gerungszeit des Pfades oder Weges, der die Torschaltung 52, das Verzögerungselement 55 und die Torschaltung 56 aufweist, ist beim Einstellvorgang der geschlossenen Schleife nicht eingeschlossen sondern wird separat eingestellt.
Obwohl die Verzögerungszeiten in den Pinelektronik­ schaltungen 60 vor der Montage auf feste Werte eingestellt werden, werden die Verzögerungszeiten in den Torschaltungen 52 a-52 n den Verzögerungselementen 55 a-55 n und den Torschal­ tungen 56 a-56 n durch die Umgebungstemperatur oder die durch ihre Wärmeabstrahlung erzeugten Temperaturen verschieden be­ einflußt. Die zum Prüfen eines Halbleiterbausteins tatsäch­ lich verwendeten Prüfsignale werden dem Baustein an den An­ schlüssen 69 a-69 n zugeführt. Daher müssen die Laufzeitunter­ schiede an den Anschlüssen 69 a-69 n. Zum exakten Prüfen des Halbleiterbausteins berücksichtigt werden. Aufgrund der vor­ stehend erwähnten Temperaturunterschiede der Verzögerungs­ zeiten in den Torschaltungen 52 a-52 n, den Verzögerungs­ elementen 55 a-55 n und den Torschaltungen 56 a-56 n können an den Anschlüssen 69 a-69 n keine exakten Kalibrierungen der Laufzeitunterschiede mit hoher Auflösung und hoher Genauig­ keit erhalten werden.
Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Referenzverzögerungszeitkalibrierungsschaltung bereit­ zustellen, durch die Laufzeitunterschiede zwischen mehreren Prüfkanälen eines Halbleiterprüfsystems an Punkten in unmit­ telbarer Nähe eines zu prüfenden Bausteins minimiert werden können.
Ferner wird ein Verfahren zum Einstellen von Laufzeit­ unterschieden zwischen mehreren Prüfkanälen eines Halblei­ terprüfsystems bereitgestellt, durch das ein Signalausbrei­ tungszeitunterschied zwischen diesen Kanälen minimiert wird.
Durch die erfindungsgemäße Verzögerungszeitkalibrie­ rungsschaltung wird eine Kalibrierungsschleife gebildet, die eine geschlossene Schleife zum Messen und Einstellen der Signalausbreitungsverzögerungszeit ist und den Ausgangsan­ schluß der Pinelektronikschaltung aufweist, der in unmittel­ barer Nähe des zu prüfenden Bausteins angeordnet ist.
Durch die vorliegende Erfindung wird eine Verzögerungs­ zeitkalibrierungsschaltung bereitgestellt, durch die Lauf­ zeitunterschiede zwischen mehreren Prüfkanälen eines Halb­ leiterprüfsystems zum Prüfen eines Halbleiterbausteins redu­ ziert werden. Die erfindungsgemäße Verzögerungszeitkalibrie­ rungsschaltung weist auf: mehrere Kalibrierungsschleifen, die jeweils einen der Prüfkanäle aufweisen, wobei jede Kali­ brierungsschleife ein Element zum Einstellen einer variablen Verzögerung bzw. ein variables Verzögerungselement zum Ein­ stellen der Signalausbreitungsverzögerungszeit im Prüfkanal aufweist; einen Impulsgenerator, durch den jeder der Kali­ brierungsschleifen ein Impulssignal zugeführt wird; und eine Meßschaltung zum Messen der Signalausbreitungsverzögerungs­ zeit in jeder der Kalibrierungsschleifen durch Überwachen der Ausbreitungsverzögerungszeit des Impulssignals in der Kalibrierungsschleife; wobei jede der Kalibrierungsschleifen einen Ausgangsanschluß einer Pinelektronikschaltung in jedem der Prüfkanäle aufweist und die Pinelektronikschaltung dem Halbleiterbaustein am Ausgangsanschluß ein Prüfsignal zu­ führt und das variable Verzögerungselement basierend auf dem durch die Überwachungsschaltung gemessenen Wert so einge­ stellt; wird, daß die Signalausbreitungsverzögerung in jeder der Kalibrierungsschleifen einen konstanten Wert annimmt.
Durch die vorliegende Erfindung wird ferner ein Verfah­ ren zum Einstellen von Laufzeitunterschieden zwischen ver­ schiedenen Prüfsignalwegen in einem System, wie beispiels­ weise einem Halbleiterprüfsystem, bereitgestellt, um einen Signalausbreitungszeitunterschied zwischen den Signalwegen zu minimieren. Das erfindungsgemäße Kalibrierungsverfahren weist die Schritte auf: Bilden mehrerer Kalibrierungsschlei­ fen, die jeweils einen der Signalwege aufweisen, wobei jede der Kalibrierungsschleifen einen Ausgangsanschluß des zuge­ ordneten Signalweges aufweist, Zuführen eines Impulssignals zu jeder der Kalibrierungsschleifen, Messen einer Signalaus­ breitungsverzögerungszeit in jeder der Kalibrierungsschlei­ fen durch Überwachen einer Ausbreitungsverzögerungszeit des Impulssignals in der Kalibrierungsschleife und Einstellen einer Verzögerungszeit eines in jedem der Signalwege ange­ ordneten variablen Verzögerungselements basierend auf der gemessenen Verzögerungszeit des Impulssignals derart, daß die Signalausbreitungsverzögerung in jeder der Kalibrie­ rungsschleifen einen konstanten Wert annimmt.
Erfindungsgemäß wird die Verzögerungszeit in jedem Prüfkanal durch eine Kalibrierungsschleife eingestellt, die den in unmittelbarer Nähe des geprüften Bausteins angeordne­ ten Ausgangsanschluß der Pinelektronikschaltung aufweist. Daher werden durch Zeitunterschiede, die aufgrund des durch Temperaturunterschiede verschiedenen Betriebsverhaltens der Schaltungskomponenten in den Schaltungen verursacht werden, die Gesamtlaufzeitunterschiede zwischen den Prüfkanälen nicht beeinflußt. Daher kann durch die vorliegende Erfindung die Takt- bzw. Zeitsteuerungsgenauigkeit beim Prüfen von Halbleiterbausteinen wesentlich verbessert werden.
Die Erfindung wird nachstehend anhand der Zeichnungen näher erläutert.
Fig. 1 zeigt ein Schaltungsdiagramm zum Darstellen ei­ nes Beispiels einer erfindungsgemäßen Verzögerungszeitkali­ brierungsschaltung;
Fig. 2A zeigt ein Schaltungsdiagramm der vorliegenden Erfindung, wobei ein Rückkopplungssignal für eine Verzöge­ rungszeitmessung an einem Differenzausgang der letzten Puf­ fertorschaltung einer Pinelektronikschaltung abgenommen wird;
Fig. 2B zeigt ein Schaltungsdiagramm der vorliegenden Erfindung, wobei ein Rückkopplungssignal für eine Verzöge­ rungszeitmessung über eine Torschaltung mit den gleichen Pa­ rametern wie diejenigen der letzten Puffertorschaltung einer Pinelektronikschaltung abgenommen wird; und
Fig. 3 zeigt ein Schaltungsdiagramm zum Darstellen ei­ nes Beispiels einer bekannten Verzögerungszeitkalibrierungs­ schaltung.
Fig. 1 zeigt ein Beispiel einer erfindungsgemäßen Ver­ zögerungszeitkalibrierungsschaltung. Bei diesem Beispiel wird, um eine Rückkopplungsschleife zum Messen einer Signal­ ausbreitungsverzögerungszeit zu bilden, ein Signal an einem Punkt in unmittelbarer Nähe eines Ausgangsanschlusses 69 ei­ ner Pinelektronikschaltung 60 abgenommen. In Fig. 1 und in Fig. 3 sind sich entsprechende Komponenten durch gleiche Bezugszeichen bezeichnet.
Die in Fig. 1 dargestellte Kalibrierungsschleife wird aus dem Verzögerungszeitzähler 82, dem ODER-Gatter 75, dem Puffer 76, dem Verzögerungselement 78 n, dem Koaxialkabel 40 n, der Torschaltung 52 n, dem Verzögerungselement 55 n, der Torschaltung 56 n und dem Koaxialkabel 45 n gebildet. Auf die gleiche Weise wie im Beispiel von Fig. 3 wird eine Signal­ ausbreitungsverzögerungszeit in jeder geschlossenen Schleife auf eine vorgegebene Verzögerungszeit eingestellt.
D.h., für jeden Prüfkanal wird eine Rückkopplungs­ schleife gebildet, durch die ein Impulssignal vom Taktgene­ rator gemäß einer Verzögerungszeit in der Schleife zirku­ liert. Die Verzögerungszeit in der Schleife wird durch das Verzögerungselement 78 so eingestellt, daß sie einer Basis­ verzögerungszeit bzw. einer Verzögerungszeit in einer ande­ ren geschlossenen Schleife gleich ist. Beispielsweise wird für die Pinelektronikschaltung 60 a eine geschlossene Schlei­ fe durch das ODER-Gatter 75, den Puffer 76, das Verzöge­ rungselement 78 a das Koaxialkabel 40 a, die Torschaltung 52 a, das Verzögerungselement 55 a, die Torschaltung 56 a, das Koa­ xialkabel 45 a und den Verzögerungszeitzähler 82 gebildet.
Durch Bereitstellen eines Referenzimpulses durch den Taktgenerator 90 mißt der Verzögerungszeitzähler die Signal­ ausbreitungsverzögerungszeit einschließlich der Zeitdauer vom ODER-Gatter 75 zum Ausgang der Torschaltung 56 a. Die Verzögerungszeit in dieser Schleife kann durch Einstellen oder Steuern des Verzögerungselements 78 a auf eine Basisver­ zögerungszeit TSTD eingestellt werden. Dann wird unter der Steuerung durch die Steuerungseinrichtung 86 die Verzöge­ rungszeit im nächsten Prüfkanal so eingestellt, daß sie der Basisverzögerungszeit TSTD gleich ist. Dieses Verfahren wird fortgesetzt ausgeführt, bis alle den Pinelektronikschaltun­ gen 60 a-60 n zugeordnete Schleifen auf die gleiche Weise ein­ gestellt wurden.
Weil die Torschaltungen 52 a-52 n, die Verzögerungsele­ mente 55 a-55 n und die Torschaltungen 56 a-56 n, deren Signal­ ausbreitungsverzögerungszeiten auf Temperaturänderungen emp­ findlich sind, in den Kalibrierungsschleifen angeordnet sind und das vorstehend beschriebene Kalibrierungsverfahren immer dann ausgeführt werden kann, wenn dies erforderlich ist, werden die Laufzeitunterschiede durch Kompensieren der Un­ terschiede der Signalausbreitungsverzögerungszeiten mini­ miert. Weil die Kalibrierungsschleife so gebildet ist, daß das Impulssignal an einem Punkt in unmittelbarer Nähe des Ausgangsanschlusses 69 n abgenommen wird, wird unter Verwen­ dung der erfindungsgemäßen Kalibrierungsschaltung ein Prüf­ vorgang für einen IC-Baustein durch das Halbleiterprüfsystem exakt ausgeführt.
Beim Beispiel von Fig. 1 ist der Ausgang der Torschal­ tung 56 n so verbunden, daß die geschlossene Schleife gebil­ det wird. Wie in Fig. 2A dargestellt, kann auch eine Diffe­ renztorschaltung 57 n verwendet werden, um dem Anschluß 69 für den zu prüfenden Baustein ein Ausgangssignal zuzuführen, während das andere Ausgangssignal der geschlossenen Schleife für die Verzögerungszeitkalibrierung zugeführt wird. Außer­ dem kann, wie in Fig. 2B dargestellt, ein Paar Torschaltungen 58 n verwendet werden, die im gleichen Gehäuse angeordnet sind und die gleichen Parameter aufweisen. Eine Torschaltung ist mit dem Anschluß 69 n verbunden, während die andere Tor­ schaltung mit der geschlossenen Schleife für die Kalibrie­ rung verbunden ist.
Gemäß der vorstehenden Beschreibung wurde die vorlie­ gende Erfindung auf ein Halbleiterprüfsystem angewendet, die Erfindung kann jedoch auch auf andere Weise verwendet wer­ den, wie beispielsweise als Signalgenerator, für den mehrere Taktsignale und eine feste Verzögerungszeit für alle Taktsi­ gnale erforderlich sind.
Erfindungsgemäß wird die Verzögerungszeit in jedem Prüfkanal durch eine Kalibrierungsschleife eingestellt, die den in unmittelbarer Nähe des zu prüfenden Bausteins ange­ ordneten Ausgangsanschluß der Pinelektronikschaltung ein­ schließt. Daher werden durch die durch die Schaltungskompo­ nenten beispielsweise durch Temperaturänderungen verursach­ ten Zeitunterschiede die Gesamtlaufzeitunterschiede zwischen den Prüfkanälen nicht beeinflußt. Daher wird durch die vor­ liegende Erfindung die Takt- oder Zeitsteuerungsgenauigkeit beim Prüfen von Halbleiterbausteinen wesentlichen verbessert.

Claims (8)

1. Verzögerungszeitkalibrierungsschaltung zum Einstellen von Signalausbreitungsverzögerungszeiten in mehreren Signalwegen auf einen konstanten Wert, mit:
mehreren Kalibrierungsschleifen, die jeweils einen der Signalwege aufweisen, wobei jede der Kalibrierungs­ schleifen ein variables Verzögerungselement zum Ein­ stellen der Signalausbreitungsverzögerungszeit im Si­ gnalweg aufweist;
einem Impulsgenerator, durch den jeder der Kali­ brierungsschleifen ein Impulssignal zugeführt wird; und
einer Meßschaltung zum Messen der Signalausbrei­ tungsverzögerungszeit in jeder der Kalibrierungsschlei­ fen durch Überwachen einer Ausbreitungsverzögerungszeit des Impulssignals in der Kalibrierungsschleife;
wobei jede der Kalibrierungsschleifen einen Aus­ gangsanschluß eines zugeordneten Signalweges aufweist und das variable Verzögerungselement basierend auf dem durch die Meßschaltung gemessenen Wert so eingestellt wird, daß die Signalausbreitungsverzögerung in jeder der Kalibrierungsschleifen einen konstanten Wert an­ nimmt.
2. Verzögerungszeitkalibrierungsschaltung zum Minimieren von Laufzeitunterschieden zwischen mehreren Prüfkanälen in einem Halbleiterprüfsystem, durch das ein Halblei­ terbaustein geprüft wird, mit:
mehreren Kalibrierungsschleifen, die jeweils einen der Prüfkanäle aufweisen, wobei jede der Kalibrierungs­ schleifen ein variables Verzögerungselement zum Ein­ stellen der Signalausbreitungsverzögerungszeit im Prüf­ kanal aufweist;
einem Impulsgenerator, durch den jeder der Kali­ brierungsschleifen ein Impulssignal zugeführt wird; und
einer Meßschaltung zum Messen der Signalausbrei­ tungsverzögerungszeit in jeder der Kalibrierungsschlei­ fen durch Überwachen einer Ausbreitungsverzögerungszeit des Impulssignals in der Kalibrierungsschleife;
wobei jede der Kalibrierungsschleifen einen Aus­ gangsanschluß einer Pinelektronikschaltung in jedem Prüfkanal aufweist und die Pinelektronikschaltung dem Halbleiterbaustein am Ausgangsanschluß ein Prüfsignal zuführt und das variable Verzögerungselement basierend auf dem durch die Meßschaltung gemessenen Wert so ein­ gestellt wird, daß die Signalausbreitungsverzögerung in jeder der Kalibrierungsschleifen einen konstanten Wert annimmt.
3. Verzögerungszeitkalibrierungsschaltung nach Anspruch 2, wobei der Ausgangsanschluß der Pinelektronikschaltung mit einer Torschaltung verbunden ist, die eine letzte Schaltungskomponente der Pinelektronikschaltung ist.
4. Verzögerungszeitkalibrierungsschaltung nach Anspruch 3, wobei die Torschaltung eine Differenztorschaltung mit zwei Ausgangsanschlüssen ist, wobei einer der Ausgangs­ anschlüsse mit dem Ausgangsanschluß der Pinelektronik­ schaltung verbunden ist, während der andere Ausgangsan­ schluß mit der Kalibrierungsschleife verbunden ist.
5. Verzögerungszeitkalibrierungsschaltung nach Anspruch 3, wobei die Torschaltung aus einem Paar von Torschaltun­ gen mit identischen Parametern besteht, wobei eine der Torschaltungen mit dem Ausgangsanschluß verbunden ist, während die andere Torschaltung mit der Kalibrierungs­ schleife verbunden ist.
6. Verzögerungszeitkalibrierungsschaltung nach einem der Ansprüche 2 bis 5, wobei der Impulsgenerator ein Taktgenerator ist, der Taktsignale für das Halbleiterprüfsystem erzeugt, um dem Halbleiterbaustein zuzuführende Prüfsignale zu er­ zeugen.
7. Verzögerungszeitkalibrierungsschaltung nach Anspruch 6, wobei das variable Verzögerungselement in einer Signal­ verteilerschaltung angeordnet ist, die Taktsignale vorn Taktgenerator empfängt und die Taktsignale an die meh­ reren Prüfkanäle im Halbleiterprüfsystem verteilt.
8. Verfahren zum Einstellen von Signalausbreitungsverzöge­ rungszeiten in mehreren Signalwegen auf einen konstan­ ten Wert, mit den Schritten:
Bilden mehrerer Kalibrierungsschleifen, die je­ weils einen der Signalwege aufweisen, wobei jede der Kalibrierungsschleifen einen Ausgangsanschluß eines zu­ geordneten Signalweges aufweist;
Zuführen eines Impulssignals zu jeder der Kali­ brierungsschleifen;
Messen einer Signalausbreitungsverzögerungszeit in jeder der Kalibrierungsschleifen durch Überwachen einer Ausbreitungsverzögerungszeit in der Kalibrierungs­ schleife; und
Einstellen einer Verzögerungszeit eines in jedem der Signalwege vorgesehenen variablen Verzögerungsele­ ments basierend auf der gemessenen Verzögerungszeit des Impulssignals derart, daß die Signalausbreitungsverzö­ gerung in jeder der Kalibrierungsschleifen einen kon­ stanten Wert annimmt.
DE19636916A 1995-09-11 1996-09-11 Verzögerungszeitkalibrierungsschaltung und -verfahren Ceased DE19636916A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7258136A JPH0980124A (ja) 1995-09-11 1995-09-11 基準遅延時間の校正装置及び調整方法

Publications (1)

Publication Number Publication Date
DE19636916A1 true DE19636916A1 (de) 1997-03-13

Family

ID=17316022

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19636916A Ceased DE19636916A1 (de) 1995-09-11 1996-09-11 Verzögerungszeitkalibrierungsschaltung und -verfahren

Country Status (3)

Country Link
US (1) US5811655A (de)
JP (1) JPH0980124A (de)
DE (1) DE19636916A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327678B1 (en) 1998-04-03 2001-12-04 Advantest Corporation Skew adjusting method in IC testing apparatus and pseudo device for use in the method
DE10034850A1 (de) * 2000-07-18 2002-02-14 Infineon Technologies Ag System zum Test integrierter digitaler Halbleiterbauelemente
DE10061962A1 (de) * 2000-12-13 2002-03-28 Infineon Technologies Ag Verfahren zum Betrieb einer Testvorrichtung für Halbleiterbauelemente
US6417682B1 (en) 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
DE19922907B4 (de) * 1998-05-19 2006-08-10 Advantest Corp. Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163759A (en) * 1997-11-21 2000-12-19 Advantest Corporation Method for calibrating variable delay circuit and a variable delay circuit using the same
US6223314B1 (en) * 1997-12-31 2001-04-24 Karim Arabi Method of dynamic on-chip digital integrated circuit testing
US6820234B2 (en) 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
JP3625400B2 (ja) 1999-09-22 2005-03-02 株式会社東芝 可変遅延素子のテスト回路
US6609077B1 (en) 2000-05-31 2003-08-19 Teradyne, Inc. ATE timing measurement unit and method
US7283917B2 (en) * 2001-12-12 2007-10-16 Alcatel Canada Inc. System and method for calibrating an adjustable delay time for a delay module
US6934896B2 (en) * 2001-12-31 2005-08-23 Advantest Corp. Time shift circuit for functional and AC parametric test
US6956365B2 (en) * 2003-04-08 2005-10-18 Credence Systems Corporation System and method for calibration of testing equipment using device photoemission
US7239971B2 (en) * 2004-04-16 2007-07-03 Formfactor, Inc. Method and apparatus for calibrating communications channels
US7352189B2 (en) * 2005-03-09 2008-04-01 Agilent Technologies, Inc. Time aligned bussed triggering using synchronized time-stamps and programmable delays
US7525360B1 (en) * 2006-04-21 2009-04-28 Altera Corporation I/O duty cycle and skew control
US7706996B2 (en) * 2006-04-21 2010-04-27 Altera Corporation Write-side calibration for data interface
WO2012002935A1 (en) * 2010-06-29 2012-01-05 Teradyne, Inc. Calibrating a channel of a test system
CN102419417B (zh) * 2011-08-17 2014-02-26 北京时代民芯科技有限公司 一种现场可编程逻辑门阵列触发器传播延迟的测试电路
CN115420388B (zh) * 2022-08-17 2023-08-29 长春理工大学 一种光学延迟系统延迟时间非线性校准方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832178A (ja) * 1981-08-19 1983-02-25 Advantest Corp Icテスタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327678B1 (en) 1998-04-03 2001-12-04 Advantest Corporation Skew adjusting method in IC testing apparatus and pseudo device for use in the method
DE19915398B4 (de) * 1998-04-03 2009-07-09 Advantest Corp. Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
US6417682B1 (en) 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
DE19922907B4 (de) * 1998-05-19 2006-08-10 Advantest Corp. Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung
DE10034850A1 (de) * 2000-07-18 2002-02-14 Infineon Technologies Ag System zum Test integrierter digitaler Halbleiterbauelemente
DE10034850B4 (de) * 2000-07-18 2006-06-08 Infineon Technologies Ag System zum Test integrierter digitaler Halbleiterbauelemente
DE10061962A1 (de) * 2000-12-13 2002-03-28 Infineon Technologies Ag Verfahren zum Betrieb einer Testvorrichtung für Halbleiterbauelemente

Also Published As

Publication number Publication date
JPH0980124A (ja) 1997-03-28
US5811655A (en) 1998-09-22

Similar Documents

Publication Publication Date Title
DE19636916A1 (de) Verzögerungszeitkalibrierungsschaltung und -verfahren
DE19915398B4 (de) Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
DE4417573C2 (de) Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser Testanordnung
DE69634783T2 (de) System zur phasenanpassung für eine synchrone logische schaltung
DE10136443B4 (de) Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion
DE10082751C2 (de) Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion
DE69014701T2 (de) Verfahren zum Betreiben einer programmierbaren Verzögerungsschaltung und programmierbare Verzögerungsschaltung.
DE60219502T2 (de) Gerät und verfahren zur eichung und validierung von hochleistungs-stromversorgungen für testgeräte
DE10153657A1 (de) Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür
DE2917237C2 (de)
DE19700513C2 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE10142293A1 (de) Systeme und Verfahren zum Ermöglichen einer automatisierten Testausrüstungsfunktionalität innerhalb integrierter Schaltungen
DE4481362B4 (de) Temperaturkompensationsschaltung für IC-Baustein
DE10109385A1 (de) Kalibrierungsverfahren und -vorrichtung für Fassungen
EP0250620A1 (de) Verfahren und Vorrichtung zum elektrischen Prüfen von Leiterplatten
EP1176606A2 (de) Verfahren und Vorrichtung zum Einlesen und zur Überprüfung der zeitlichen Lage von aus einem zu testenden Speicherbaustein ausgelesenen Datenantwortsignalen
DE3836813C2 (de)
DE10141025B4 (de) Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer
DE10131712B4 (de) Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung
DE10333101A1 (de) Kalibrierungseinrichtung für die Kalibrierung eines Testerkanals einer Testereinrichtung und ein Testsystem
DE10141523A1 (de) Randanordnung und Sterilitätsmessung für elektronische Bauteile
DE69021036T2 (de) Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren.
DE112006003430T5 (de) Prüfvorrichtung und Stiftelektronikkarte
DE102006008028A1 (de) Lastschwankungs-Korrekturschaltung, elektronische Vorrichtung, Prüfvorrichtung und Zeiterzeugungsschaltung
DE10231419B4 (de) Vorrichtung und Verfahren zur Kalibrierung von Signalen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G01R 31/3177

8131 Rejection