DE4417573C2 - Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser Testanordnung - Google Patents
Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser TestanordnungInfo
- Publication number
- DE4417573C2 DE4417573C2 DE4417573A DE4417573A DE4417573C2 DE 4417573 C2 DE4417573 C2 DE 4417573C2 DE 4417573 A DE4417573 A DE 4417573A DE 4417573 A DE4417573 A DE 4417573A DE 4417573 C2 DE4417573 C2 DE 4417573C2
- Authority
- DE
- Germany
- Prior art keywords
- test
- node
- nodes
- receiver
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31915—In-circuit Testers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Die vorliegende Erfindung betrifft eine Testanordnung für
Kurzschluß-Tests auf einer Leiterplatte und ein Verfahren
zum Testen der Verbindung einer Mehrzahl von Knoten auf
einer Leiterplatte unter Verwendung dieser Testanordnung.
Das Testen einer komplexen digitalen Schaltungsanordnung auf
der Leiterplattenebene wird häufig mit einem automatisierten
Testgerätesystem (ATE = Automated Test Equipment) durchge
führt. Das funktionelle Testsystem HPFTS40, erhältlich von
der Hewlett Packard Company, Palo Alto, Kalifornien, ist ein
Beispiel eines ATE-Systems. Das bevorzugte Ausführungsbei
spiel der vorliegenden Erfindung ist unter Verwendung des
HPFTS40 realisiert.
Tests, die mit einem ATE-System durchgeführt werden, enthal
ten einen funktionellen Test und einen schaltungsinternen
Test. Ein funktioneller Test schließt üblicherweise eine
Lieferung von Eingangssignalen an die externen Eingänge ei
ner Leiterplatte oder einer gedruckten Leiterplatte (PWB =
Printed Wiring Board), die einem Test unterzogen wird, und
die Überwachung der Ausgangssignale an den externen Ausgän
gen der PWB ein. Dieser Testtyp wird für große Schaltungen
ziemlich komplex und liefert im allgemeinen begrenzte Dia
gnosen. Sowohl schaltungsinterne Tests, als auch funktionel
le Tests mit ATE-Systemen ermöglichen es, Knoten auf einer
gedruckten Leiterplatte auf Kurzschlüsse, Leerläufe, Verbin
dungen oder andere Herstellungs- oder Gerätemängel zu te
sten, indem ausgewählte Knoten auf der Leiterplatte getrie
ben werden, und die Antwort der anderen Knoten beobachtet
wird. Ein schaltungsinterner Test erfordert die Verwendung
von Kontaktfühlern, die interne Knoten auf der Leiterplatte
kontaktieren können. Signale werden der Platte über diese
Fühler zugeführt und von ihr empfangen. Mit schaltungsinter
nen Tests sind detaillierte Diagnosen erhältlich. Funktio
nelle Tests werden normalerweise mit einem Kantenverbinder
auf der Leiterplatte durchgeführt.
Sowohl funktionelle, als auch herkömmliche digitale schal
tungsinterne Tests machen es erforderlich, der Platte, die
getestet werden soll, Leistung zuzuführen. Die Zuführung von
Leistung kann jedoch Komponenten beschädigen, wenn Kurz
schlüsse vorhanden sind. Deshalb ist es wünschenswert, einen
Niederleistungs-Kurzschlußtest durchzuführen, um Kurzschlüs
se und andere Fehlverbindungen zu erfassen und zu korrigie
ren, bevor die Platte einer vollen Leistung ausgesetzt wird.
Verbindungstests können entweder als Teil eines funktionel
len Tests oder eines schaltungsinternen Tests durchgeführt
werden. Verbindungstests versuchen, Probleme, die während
des Befestigens der integrierten Schaltungschips (ICs) auf
der PWB eingeführt werden, zu lokalisieren. Ein Verbindungs
test schließt das Testen jedes leitenden "Netzes" oder "Kno
tens" auf der PWB ein, um sicherzustellen, daß sie die ord
nungsgemäßen Bauelemente verbinden (z. B. Eingangs-/ und/oder
Ausgangs-Puffer eines oder mehrerer IC-Chips). Ein "Netz"
oder "Knoten" ist als eine Äquipotentialfläche definiert,
die durch einen physikalischen Leiter gebildet wird. Die
primären Probleme, auf die getestet wird, sind Leerläufe und
Kurzschlüsse. Leerläufe resultieren häufig aus gebrochenen
Anschlußstiften oder "kalten" Lötverbindungen. Kurzschlüsse
können durch übermäßiges Lot, das die Lücke von einer IC-An
schlußstiftverbindung zu der nächsten überbrückt, bewirkt
werden.
Bisher ermöglichte es ein schaltungsinterner und/oder funk
tioneller Test mit einem ATE-System, Knoten auf einer ge
druckten Leiterplatte auf Kurzschlüsse zu testen, indem die
Knoten auf der Leiterplatte mit analogen Geräten getrieben
werden. Analoge Geräte ermöglichen es, geringe Spannungen zu
verwenden, um die Leiterplattenanschlußstifte, oder Knoten,
zu treiben. Genaue Messungen können durchgeführt werden. Ty
pischerweise ist eine analoge Messung weniger empfindlich
auf Rauschfehler, da die Messung unter der Verwendung eines
langen Integrationszyklus vollendet werden kann. Das Problem
beim analogen Test liegt darin, daß der Signaldurchsatz
langsam ist. Ein digitaler Test kann den Signaldurchsatz we
sentlich verbessern. Der Nachteil bei der Verwendung digita
ler Signale besteht darin, daß Messungen unter der Verwen
dung langer Integrationszyklen wegen der stufengleichen Cha
rakteristik der digitalen Signale nicht möglich sind. Aus
diesem Grund sind Fehler häufiger. Es wurden Versuche unter
nommen, digitale Signale zu verwenden, während ein funktio
nelles Testen von Leiterplatten durchgeführt wurde. Jedoch
waren spezielle Geräte erforderlich, um Signalfehler zu re
duzieren. Derartige spezielle Geräte schließen gedämpfte
Treiber und Empfänger mit Filtern ein. Diese speziellen Ge
räte addieren Kosten und Größe zum Testsystem. Selbst bei
der Verwendung derartiger spezieller Geräte wurden bei den
digitalen Kurzschlußtests keine zufriedenstellenden Ergeb
nisse erreicht.
Es besteht der Bedarf nach einer Testanordnung und einem
Verfahren zum Durchführen von Niederleistungs-Ver
bindungstests mit einem erhöhten Durchsatz der Testsignale
in einer automatischen Testumgebung, ohne spezialisierte
Geräte zu erfordern, während die Genauigkeit, die mit
herkömmlichen analogen Testsystemen verknüpft ist,
beibehalten wird.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine
Testanordnung und ein Verfahren zum Erfassen von
Kurzschlüssen, Leerläufen und verbundenen Anschlußstiften
auf einer gedruckten Leiterplatte bei einer niederen
Leistung und unter Verwendung eines automatischen Testgeräts
zu schaffen.
Diese Aufgabe wird durch eine Testanordnung nach
Patentanspruch 1, sowie ein Verfahren nach Patentanspruch 8
gelöst.
Die vorliegende Erfindung stellt eine Testanordnung und ein
Verfahren zum Durchführen von Verbindungstests auf einer
Leiterplatte, die eine Mehrzahl von Anschlußstiften oder
Knoten enthält, dar. Die Leiterplattentestanordnung besitzt
einen Testkopf, der eine Mehrzahl von Testkanälen umfaßt,
wobei jeder Testkanal zum Koppeln mit einem der Knoten
konfiguriert ist. Die Leiterplattentestanordnung umfaßt eine
Treibereinrichtung, eine Empfangseinrichtung, eine
Schalteinrichtung und eine Steuereinrichtung zum Steuern der
Treibereinrichtung. Die Treibereinrichtung erzeugt ein
digitales Signal mit einem vorbestimmten Wert. Die
Treibereinrichtung ist kalibriert, um Signalfehler zu
minimieren. Die Empfangseinrichtung empfängt ein Signal von
der Treibereinrichtung und löst bei einem vorbestimmten Wert
"Hoch" oder "Tief" aus. Die Empfangseinrichtung ist
ebenfalls kalibriert, um Signalfehler zu minimieren. Jede
Testeinrichtung hat eine Schaltereinrichtung. Die
Schaltereinrichtung kann einen Knoten mit Masse oder einem
Null-Potential koppeln.
Das Verfahren der Erfindung befaßt sich mit dem Testen der
Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte,
wobei ein automatisiertes Testsystem mit einer Mehrzahl von
Testkanälen verwendet wird. Jeder Testkanal umfaßt einen di
gitalen Treiber, einen digitalen Empfänger, einen Masse
schalter und einen Testfühler, der konfiguriert ist, um ei
nen der Mehrzahl der Knoten auf der Leiterplatte zu kontak
tieren. Die vorliegende Erfindung kalibriert jeden digitalen
Treiber, um eine erste vorbestimmte Signalspannung exakt
auszugeben, und kalibriert dann jeden digitalen Empfänger,
um bei einer zweiten vorbestimmten Signalspannung auszulö
sen. Nach den Kalibrierungen führt die vorliegende Erfindung
einen Verbindungstest auf der Leiterplatte durch. Der Ver
bindungstest umfaßt das Auswählen einer Testgruppe von Kno
ten und das Identifizieren der Klassifikation der Testgruppe
aus einer Knoten-Klassifikationsbibliothek. Basierend auf
dieser Klassifikation wird einer von drei Tests mit der
Testgruppe durchgeführt. Die drei Tests sind: 1) ein Masse
test, um zu testen, ob ein Knoten mit Masse oder einem
Null-Potential kurzgeschlossen ist; 2) ein Verbindungstest,
um zu testen, ob alle Knoten in der Testgruppe miteinander
verbunden sind; und 3) ein Isolierungstest, um zu testen, ob
ein Knoten von allen anderen Knoten isoliert ist.
Ein Vorteil der vorliegenden Erfindung liegt in dem erhöhten
Signaldurchsatz während des Verbindungstests.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Darstellung eines Systems, das die vorliegende
Erfindung beinhaltet;
Fig. 2 eine detailliertere Abbildung des Testkopfs der
vorliegenden Erfindung;
Fig. 3 eine detaillierte Darstellung eines Testkanals der
vorliegenden Erfindung;
Fig. 4 eine detaillierte Darstellung des Testkopfs, wenn
ein Strom-Digital/Analog-Wandler als Treiber bei
der vorliegenden Erfindung verwendet wird;
Fig. 5 eine Darstellung einer Thevenin-Ersatzspannungs
quelle, die als Treiber bei der vorliegenden
Erfindung verwendet wird;
Fig. 6A-F Flußdiagramme des Testverfahrens der vorliegen
den Erfindung.
Die Testanordnung und das Verfahren der vorliegenden
Erfindung schließen Leiterplattentests ein. Insbesondere
erfaßt die vorliegende Erfindung Leerläufe, Kurzschlüsse und
verbundene Knoten auf gedruckten Leiterplatten. Das Testen
aller dieser Bedingungen wird im allgemeinen "Kurzschluß"-
Test genannt.
Die vorliegende Erfindung verwendet ein System, das entweder
analoge Kurzschluß- oder digitale Kurzschluß-Tests einer
Leiterplatte durchführen kann. Analoge Kurzschluß-Tests wer
den unter Verwendung von herkömmlichen analogen Treibern und
digitalen Empfängern durchgeführt. Ein digitaler Test wird
unter Verwendung von digitalen Standardempfängern und dis
kreten digitalen Treibern, die mit Standardkomponenten auf
gebaut sind, durchgeführt. Die vorliegende Erfindung kombi
niert die zwei Testsysteme in einem System, das entweder
während eines funktionellen Tests oder eines schaltungsin
ternen Tests verwendet werden kann. Der optimale Nutzen der
vorliegenden Erfindung tritt auf, wenn die Leiterplatte, die
getestet werden soll, einen Zugriff auf die meisten Knoten
über ihre externen Anschlußstifte liefert.
Fig. 1 stellt eine Umgebung dar, in der das bevorzugte Aus
führungsbeispiel arbeiten kann. Ein Hauptcomputer 102 führt
ein Anwendungsprogramm aus. Bei dem bevorzugten Ausführungs
beispiel ist der Hauptcomputer 102 ein Personalcomputer der
486er-Serie. Der Hauptcomputer 102 kann mit einem Testkopf
105 gekoppelt sein. Der Testkopf umfaßt einen Steuerrechner
106, der eine Mehrzahl von Geräten 108 steuert. Die Geräte
sind mit Multiplexer-Leiterplatten (MUX-Leiterplatten) ge
koppelt, die wiederum mit Anschlußstift-Leiterplatten 116
für einen weiten Spannungsbereich verbunden sind. Der Test
kopf ist in der Lage, eine Kopplung mit einer Leiterplatte,
die einem Test unterzogen wird, die nachfolgend als Prüfling
DUT (DUT = Device Under Test) bezeichnet wird, über ein
DUT-Kabel 118 herzustellen.
Ein lokales Netz (LAN; LAN = Local Area Network) 104 kann
verwendet sein, um den Testkopf 105 und den Hauptcomputer
102 zu verkoppeln. Der Testkopf 105 besteht aus zwei oder
mehr verbundenen VXI-Rahmen, die es zwei oder mehr Geräten
108 ermöglichen, miteinander in Verbindung zu stehen. Die
Geräte können analoge Vorrichtungen, wie z. B. analoge Trei
ber und Empfänger, einschließen, die verwendet werden kön
nen, um einen analogen Test mit einem DUT durchzuführen. Ein
Anwendungsprogramm im Hauptcomputer 102 steht mit einem In
terpretierer in Verbindung, der Aufrufe einer dynamischen
Verbindungsbibliothek (DLL; DLL = Dynamic Link Library)
durchführt, die den Ferntestkopf 105 anweisen, eine speziel
le Funktion durchzuführen. Bei einem bevorzugten Ausfüh
rungsbeispiel schließt der Testkopf einen 486er Personalcom
puter als Steuerrechner 106 ein, der unter einem Echtzeit-
Betriebssystem läuft. Der Testkopf 105 erzeugt ein Testsi
gnal, das er zu dem DUT ausgibt.
Der Steuerrechner 106 empfängt die Anweisungen vom Hauptcom
puter 102. Wenn ein analoger Test durchgeführt werden soll,
weist der Steuerrechner 106 die Geräte und die MUX-Leiter
platten an, einen Test auf einem DUT durchzuführen. Wenn ein
digitaler Test durchgeführt werden soll, weist der Steuer
rechner 106 die Breitspannungsanschlußstift-Leiterplatten
116 an, den Test durchzuführen. Der Steuerrechner 106 be
dient einen Testkanal 212, wie nachfolgend unter Bezugnahme
auf Fig. 2 erörtert wird, direkt über Steuerleitungen 218,
wenn ein digitaler Test auf dem DUT durchgeführt wird.
Fig. 2 zeigt den Testkopf 105 detaillierter. Die MUX-Leiter
platten 204, 208 werden im allgemeinen während eines analo
gen Tests des DUT verwendet. Beim bevorzugten Ausführungs
beispiel sind sechzehn Geräteeingänge 202, wobei jeder eine
Hoch-Leitung 203 und eine Tief-Leitung 205 aufweist, der
Eingang in ein Gerät MUX 204. Das Gerät MUX 204 gibt Signale
auf vier Gerätebusse 206 aus. Der Steuerrechner 106 weist
das Gerät MUX 204 über eine Steuerleitung 214 an, welche
Gerätesignale auf den Gerätebussen 206 plaziert werden sol
len. Die Gerätebusse 206 werden dann zu einer Mehrzahl von
Kanälen über einen Kanal-MUX 208 multiplext.
Der Steuerrechner 106 steuert, welche Signale vom Kanal-MUX
208 über eine Steuerleitung 216 ausgegeben werden. Die Aus
gänge des Kanal-MUX 208 umfassen DUT-Hoch-Leitungen 211 und
DUT-Tief-Leitungen 210. Diese Hoch- und Tief-Leitungen wer
den von einem Gerät 108 erzeugt. Die Hoch- und Tief-Leitun
gen werden während eines analogen Tests als Eingänge des
Testkanals 212 verwendet.
Ein Testkanal 212 ist detaillierter in Fig. 3 gezeigt. Typi
scherweise beträgt die Anzahl der Kanäle näherungsweise 240,
sie kann jedoch bei geringfügigen Erweiterungen der Archi
tektur um ein Vielfaches größer oder kleiner sein. Wenn eine
spezielle Leiterplatte, d. h. ein spezielles DUT getestet
wird, ist die Anzahl der Kanäle, die vom Steuerrechner 106
verwendet wird, im allgemeinen gleich der Anzahl der Knoten,
die auf der Leiterplatte getestet werden sollen.
Fig. 3 zeigt die Struktur jedes Testkanals 212 detaillier
ter. Viele Testkanäle 212 können in einem Ferntestkopf 105
existieren. Bei dem bevorzugten Ausführungsbeispiel der vor
liegenden Erfindung hat jeder Knoten, der auf der gedruckten
Leiterplatte getestet werden soll, einen Testkanal 212, der
ihm zugeordnet ist. Jeder Testkanal 212 umfaßt einen digita
len Treiber 302, einen digitalen Empfänger 304, der mit dem
Ausgang des Treibers 302 gekoppelt ist, ein DUT-Relay 306,
das den Ausgang des Treibers 302 und den Eingang des Empfän
gers 304 mit einem Knoten auf dem DUT verbinden kann, ein
Masse-Relay 308, das zwischen einen Knoten auf dem DUT und
Masse geschaltet ist, ein Hoch-Relay 312 und ein Tief-Relay
310, die jeweils mit den Hoch- und Tief-Leitungen des Ka
nal-MUX 208 und mit einem Knoten auf dem DUT gekoppelt sind.
Wie oben erläutert, können unerwartete Kurzschlüsse eine
starke Beschädigung auf einer Leiterplatte bewirken, wenn
die Platte in einem "leistungsmäßig hochgefahrenen" Zustand
ist. Um eine Komponentenbeschädigung zu vermeiden, sollte
ein Kurzschluß-Test durchgeführt werden, bevor ein lei
stungsmäßig hochgefahrener Leiterplatten-Test stattfindet.
Der Kurzschluß-Test sollte ein Signal an die Leiterplatte
anlegen, das ausreichend klein ist, damit ein Einschalten
der Halbleiterübergänge vermieden wird. Eine Begrenzung der
Treiberspannung auf näherungsweise 200-250 Millivolt (mV)
ermöglicht es, einen Kurzschluß-Test durchzuführen, ohne
Halbleiterübergänge einzuschalten. Der digitale Treiber 302
ist in der Lage, ein derart präzises Spannungssignal zu er
zeugen. Bei einem bevorzugten Ausführungsbeispiel beträgt
die Amplitude dieses präzisen Spannungssignals 200 mv mit
einer Flankenanstiegsgeschwindigkeit von 1 V/ns (Volt pro
Nanosekunde).
Der Testkanal arbeitet auf die folgende Art und Weise. Wenn
das DUT unter Verwendung analoger Signale getestet werden
soll, öffnet der Steuerrechner 106 das DUT-Relay 306, um den
digitalen Treiber 302 vom DUT zu isolieren. Dies ermöglicht
es den analogen Geräten, ein Signal über das Gerät MUX 204
und den Kanal-MUX 208 entweder auf der Hoch-Leitung 211 oder
der Tief-Leitung 210 zu plazieren. Abhängig davon, ob das
Signal auf der Hoch-Leitung 211 oder der Tief-Leitung 210
ist, verbindet entweder das Hoch-Relay 312 oder das Tief-
Relay 310 entweder die Hoch-Leitung 211 oder die Tief-Lei
tung 210 mit einem Knoten auf dem DUT.
Das bevorzugte Ausführungsbeispiel führt digitale Tests und
nicht analoge Tests durch. Ein digitaler Test wird durchge
führt, indem der Steuerrechner 106 in dem Testkopf 105 be
wirkt, daß der digitale Treiber 302 ein Testsignal erzeugt.
Wenn das Testsignal zu einem Knoten auf dem DUT gesendet
werden soll, schließt der Steuerrechner 106 das DUT-Relay.
Der Steuerrechner öffnet ebenfalls das Hoch-Relay 312, um
sicherzustellen, daß keine analogen Signale zu den Knoten
auf dem DUT gesendet werden. Wenn ein Knoten auf dem DUT
geerdet werden soll, was der Testalgorithmus gelegentlich
erfordert, erdet der Steuerrechner den Knoten durch Schlie
ßen des Masse-Relays 308. Bei dem bevorzugten Ausführungs
beispiel muß das Tief-Relay 310 ebenfalls geschlossen sein,
um das DUT zu erden. Alternative Ausführungsbeispiele der
vorliegenden Erfindung erfordern es nicht, das Tief-Relay
310 zu schließen, um das DUT zu erden.
Der digitale Treiber 302 bei dem bevorzugten Ausführungsbei
spiel der vorliegenden Erfindung kann als eine Spannungs
quelle mit zwei Hochgeschwindigkeits-Analogschaltern gestal
tet sein. Das bevorzugte Ausführungsbeispiel der vorliegen
den Erfindung verwendet einen Harris-Schalter, der ein Hoch
geschwindigkeits-Vierfach-Einpol-CMOS-Analogschalter (zur
Festlegung eines logischen Zustands) ist. Bei dem bevor
zugten Ausführungsbeispiel hat der digitale Treiber 302 eine
Ausgangsimpedanz von näherungsweise 60 Ohm. Der digitale
Treiber 302 sollte eine Ausgangsimpedanz haben, die von Null
verschieden ist, um einen Spannungsteiler zwischen der
Ausgangsimpedanz und der nicht-auf-Masse-Impedanz, die auf
dem DUT getestet wird, einzurichten. Bei dem bevorzugten
Ausführungsbeispiel wird die Ausgangsimpedanz aus der Ein-
Impedanz des Schalters und einem Serienwiderstand gebildet.
Der Empfänger 304 liegt aus der Sicht des Treibers 302
parallel zu dem Knoten. Deshalb befindet sich der Empfänger
in einer Position, um die Knotenspannung zu messen, nachdem
die Spannung über der Treiberausgangsimpedanz abfällt.
Der Zweck des Empfängers 304 ist es, ein Spannungssignal,
das vom Treiber ausgegeben wird, zu empfangen. Die Eingangs
spannung des Empfängers ist die Spannung, die vom Treiber
302 erzeugt wird, reduziert durch den Spannungsabfall über
der Ausgangsimpedanz des Treibers. Diese ist das Äquivalent
zu der Spannung zwischen dem Knoten und Masse. Der Empfänger
304 sollte eine hohe Eingangsimpedanz haben, um den Strombe
trag zu minimieren, der von dem Empfänger gezogen wird. Ein
Kurzschlußschwellenwiderstand RS ist derart festgelegt, daß,
wenn die Impedanz durch den Knoten kleiner ist, als diese
Schwellenimpedanz, der Knoten klassifiziert ist, ein Kurz
schluß zu sein. Ein typischer Wert für die Kurzschlußschwel
lenimpedanz RS ist 20 Ohm. Im Empfänger VTH ist eine Schwel
lenspannung eingestellt. Diese stellt die Spannung dar, die
am Empfängereingang vorhanden ist, wenn die Knotenimpedanz
gleich der Kurzschlußschwellenimpedanz RS ist. VTH wird un
ter Verwendung der Formel, die in Gleichung (1) gezeigt ist,
berechnet.
Bei einem bevorzugten Ausführungsbeispiel ist VDH gleich 200
mv, RS ist gleich 20 Ohm und RD ist gleich 60 Ohm. Daher er
gibt sich unter Verwendung der Gleichung (1) VTH zu 50 mv.
Das heißt, wenn während einem Test die Empfängereingangs
spannung kleiner als VTH, oder 50 mv, ist, dann wird der
Knoten als ein Kurzschluß auf Masse betrachtet.
Gemäß Fig. 3 sind sowohl der Ausgang des digitalen Treibers
302, als auch der Eingang des digitalen Empfängers 304 mit
einem DUT-Relay 306 gekoppelt. Das DUT-Relay 306 liefert
eine Einrichtung zum selektiven Verbinden des Treibers 302
und des Empfängers 304 mit einem Knoten auf dem DUT 314. Bei
einem alternativen Ausführungsbeispiel kann ein Treiber mit
drei logischen Zuständen den Treiber 302 ersetzen. Durch die
Eliminierung des Treibers 302 ist das DUT-Relay nicht länger
notwendig. Das Einstellen eines Treibers mit drei logischen
Zuständen auf den Leerlauf-Zustand entspricht dem Öffnen des
DUT-Relays.
Nachfolgend ist ein Beispiel, wie der Testkanal 212 arbei
tet, gegeben. Ein Knoten wird ausgewählt, um getestet zu
werden. Der Test stellt fest, ob der Knoten auf Masse kurz
geschlossen ist. Das Hoch-Relay 312 ist geöffnet, um sicher
zustellen, daß keine analogen Signale zu dem Knoten gesendet
werden. Der Steuerrechner 106 weist das DUT-Relay 306 an, zu
schließen. Dies verbindet den digitalen Treiber 302 und den
digitalen Empfänger 304 mit einem Knoten auf dem DUT. Der
Steuerrechner 106 weist dann den digitalen Treiber 302 an,
ein Kurzschluß-Test-Signal zu erzeugen. Bei einem bevorzug
ten Ausführungsbeispiel erfordert dies die Erzeugung eines
Niederspannungssignals VDL und danach die Erzeugung eines
Hochspannungssignals VDH. Nachdem eine Einstellzeit ver
gangen ist, mißt der Empfänger die Spannung an seinem Ein
gang. Wenn der Knoten auf Masse kurzgeschlossen ist, d. h.,
wenn die Impedanz zwischen dem Empfängereingang und Masse
kleiner ist, als eine Schwellenimpedanz RS, sollte die Span
nung am Empfänger unter einer Schwellenspannung VTH sein.
Dies ist der Fall, da der größte Spannungsanteil über der
Ausgangsimpedanz des digitalen Treibers abfällt, wenn der
Ausgang mit Masse verbunden ist. Wenn der Knoten auf dem DUT
nicht mit Masse kurzgeschlossen ist, ist der Spannungsabfall
über der Ausgangsimpedanz des digitalen Treibers nicht groß
genug, um zu bewirken, daß der digitale Empfänger Tief aus
löst, wobei angezeigt wird, daß der Knoten nicht mit Masse
kurzgeschlossen ist.
Um die Genauigkeit der vorliegenden Erfindung zu maximieren,
sollte der Hysteresewert des digitalen Empfängers 304 für
Kurzschluß-Tests minimiert sein (vorzugsweise auf Null). Der
digitale Treiber 302 besitzt eine große Flankenanstiegsge
schwindigkeit, die bewirken kann, daß die Empfängereingangs
spannung VTH überschreitet. Die Hysterese des Systems wird
bedeutend, wenn diese Überschreitung auftritt. Beim Test
wird die Spannung am Empfängereingang größer als VTH sein,
wenn der Knoten nicht mit Masse kurzgeschlossen ist. Ein
typischer Empfängerhysteresewert ist 75 mv. Deshalb muß,
damit der Empfänger erkennt, daß ein Kurzschluß existiert,
wenn der Empfänger einmal den Hoch-Zustand ausgelöst hat,
eine Spannung von -25 mv (50 mv-75 mv) am Empfänger vor
liegen, um die 75 mV-Hysterese zu kompensieren. Ein Kurz
schluß würde optimalerweise eine Spannung von Null erzeugen,
wenn die Impedanz zwischen den Knoten 0 Ohm ist. Selbst ein
idealer Kurzschluß (theoretisch) wird nicht eine Empfänger
spannung erzeugen, die klein genug ist, um eine 75 mV-Hyste
rese zu überwinden. Deshalb muß die Hysterese minimiert
sein, um Empfängerfehler zu reduzieren.
Das bevorzugte Ausführungsbeispiel verwendet einen Empfänger
mit einer programmierbaren Hysterese. Wenn ein Test auf
Kurzschlüsse stattfindet, wird die Hysterese auf Null ein
gestellt. Das bevorzugte Ausführungsbeispiel der vorliegen
den Erfindung verwendet einen 50-MHZ-Empfänger als den
Empfänger 304. Dies ist ein gebrauchsfertiger
Standard-Anschlußstiftempfänger, der bei vielen Typen von
Tests integrierter Chips und Leiterplatten verwendet wird.
Dieser Empfänger 304 hat einen Hysteresesteuereingang. Die
Hysterese wird auf Null eingestellt, indem die
Hysteresesteuereingangsleitung des Empfängers durch einen
der vier Hochgeschwindigkeits-Analogschalter, die im Treiber
302 verwendet werden, geerdet wird.
Sowohl der Treiber 302 als auch der Empfänger 304 müssen
exakt kalibriert sein, damit die vorliegende Erfindung genau
arbeitet. Diese Kalibrierung ist notwendig, da die vorlie
gende Erfindung Niedersignalspannungen verwendet. Diese Nie
derspannungen müssen vom Treiber aus mehreren Gründen exakt
erzeugt werden, welche folgende Gründe umfassen: (1) Sicher
stellen, daß die Halbleiterübergange auf der Leiterplatte
nicht eingeschaltet werden; und (2) der Empfänger 304 muß
die Spannung an seinem Eingang, die von der Treiberspannung
abhängig ist, messen. Deshalb beeinflußt jeder Signalfehler
durch den Treiber 302 die Genauigkeit des Empfängers 304.
Der Empfänger 304 muß exakt kalibriert sein, um sicherzu
stellen, daß er genau bei VTH auslöst. Der Empfänger mißt
Signalspannungen mit kleiner Amplitude. Deshalb kann selbst
ein kleiner Spannungskalibrierungsfehler ein signifikanter
prozentualer Fehler von VTH sein. Die Technik, die bei der
vorliegenden Erfindung verwendet wird, um den Treiber 302
und den Empfänger 304 zu kalibrieren, ist nachfolgend erör
tert.
Für das funktionelle Testsystem HPFTS40 besitzt Hewlett
Packard ein Standard-Kalibrierverfahren. Dieses Standard-Ka
librierverfahren stellt den Treiber und den Empfänger ein,
um Fehler über dem gesamten Bereich von Betriebsspannungen
zu kompensieren. Das heißt, für Spannungen, die sowohl wäh
rend Kurzschluß-Tests, als auch während Vollspannungsleiter
platten-Tests auftreten. Die Kalibrierung des Treibers wird
erreicht, indem die Ausgangsspannung des Treibers auf eine
Spannung eingestellt wird, die 12 Volt (V) betragen soll,
und danach auf eine Spannung, die -12 V betragen soll. Aus
diesen gemessenen Spannungen werden eine Verstärkung und ein
Versatz berechnet. Der Treiber weist über den ganzen Span
nungsbereich einen linearen Betrieb, so daß die Kalibrierung
eine einfache Berechnung darstellt.
Die Kalibrierung des Empfängers beim bevorzugten Ausfüh
rungsbeispiel wird erreicht, indem eine Gleichsignalspan
nungsquelle an den Empfänger angelegt wird. Die Hysterese
des Empfängers muß vor der Kalibrierung nicht auf Null ein
gestellt werden. Um die Referenzspannung "Hoch" VTH des Emp
fängers zu kalibrieren, wird die Eingangsspannung in den
Zustand "Tief" getrieben, unter den Bereich der Hysterese,
um einen "Empfänger-Tief"-Zustand sicherzustellen. Die Span
nung wird dann fortlaufend erhöht, um die Spannung zu be
stimmen, bei der der Empfänger auslöst. Danach werden eine
Verstärkung und ein Versatz berechnet.
Um die Referenzspannung "Tief" des Empfängers zu kalibrie
ren, wird eine entgegengesetzte Technik durchgeführt. Das
heißt, der Empfänger wird in den Zustand "hoch" getrieben,
aus dem Bereich der Hysterese heraus. Die Spannung wird dann
fortlaufend gesenkt, bis der Empfänger auslöst. Dann werden
die Verstärkung und der Versatz berechnet. Diese Kalibrie
rung ist genau, sogar dann, wenn die Hysterese auf Null ein
gestellt wird, da die Hysterese durch das Treiben in den
Zustand "Tief", bevor die Referenzspannung "Hoch" getestet
wird, und durch das Treiben in den Zustand "Hoch", bevor die
Referenzspannung "Tief" getestet wird, geklärt. Die Verstär
kungs- und Versatzwerte werden verwendet, um den Auslöse
punkt des Empfängers oder die Schwellenspannung auf VTH zu
programmieren.
Ein Rauschen auf den Signalleitungen kann ebenfalls ein Pro
blem für den Empfänger 304 sein. Der Empfänger 304 liegt
deshalb in nächster Nähe des Treibers 302, um das Rauschen
am Eingang des Empfängers zu minimieren.
Die Architektur der vorliegenden Erfindung, insbesondere das
Koppeln jedes Knotens mit einem Testkanal, hat den Vorteil,
daß es möglich ist, daß alle Testkanäle unabhängig hinsicht
lich des Spannungseingangs und der Hysterese programmierbar
sind. Dies ermöglicht eine Testflexibilität. Z. B. kann ein
Testingenieur entscheiden, an bestimmten Knoten keinen Kurz
schluß-Test durchzuführen. Stattdessen kann der Testinge
nieur entscheiden, diese Knoten vorzuspannen, oder er kann
gleichzeitig andere Tests durchführen, wenn es durch den
Leiterplatten-Entwurf möglich ist, gleichzeitige Tests genau
durchzuführen.
Fig. 4 stellt ein Beispiel der Umgebung der vorliegenden Er
findung dar, wenn ein DAW 402 (DAW = Digital/Analog-Wandler)
anstelle eines Treibers 302 verwendet wird. Der DAW ersetzt
den Treiber 302 nicht physikalisch, vielmehr liegt der DAW
im Gerätebereich 108 des Testkopfs 105. Der DAW 402 wirkt
als Stromquelle parallel zu einer Impedanz, z. B. einer Ne
benschlußimpedanz. Bei dem bevorzugten Ausführungsbeispiel
ist die Ausgangsimpedanz 20 Ohm. Diese Impedanz ist so ge
wählt, daß sie, da sie gleich der typischen Kurzschluß
schwellenimpedanz ist, die für diese Erfindung gewählt wur
de, Fehler minimiert. Diese Impedanz kann durch Nebenschlie
ßen bestehen, andernfalls kann ein Widerstand in Serie zu
dem DAW-Ausgang hinzugefügt werden. Die Kurzschlußschwelle
kann durch Verändern von VTH modifiziert werden, siehe obige
Gleichung (1). Die Ausgangssignale "Hoch" und "Tief" des DAW
402 sind mit dem Geräte-MUX 204 gekoppelt. Die Ausgangssi
gnale des Geräte-MUX 204 sind Eingangssignale des Kanal-MUX
208, wie in Fig. 2 beschrieben ist. Das Ausgangssignal des
Kanal-MUX 208 wird über das Hoch-Relay 312 zu dem DUT und zu
dem Masse-Relay 308, das eine Massereferenz für den DAW ist,
wenn es geschlossen ist, gesendet. Ein Masse-Relay 308 kann
ebenfalls mit dem Tief-Ausgang des Kanal-MUX 208 gekoppelt
sein, um eine Masse zu schaffen, die näher bei dem DUT
liegt, als das Signal, das in der Nähe des DAW auf Masse
liegt. Wie dies auch bei Fig. 3 der Fall ist, ist ein Emp
fänger 304 über ein DUT-Relay 312 mit einem Knoten auf dem
DUT gekoppelt.
Fig. 5 zeigt, daß die Thevenin-Ersatzschaltung 502 des DAW
402 ebenfalls verwendet werden kann, d. h. eine Spannungs
quelle in Serie geschaltet mit einem Widerstand. Sowohl in
Fig. 4 als auch in Fig. 5 kann die Masseverbindung entweder
an dem Gerät 402 oder 502, oder durch Verwenden des Geräte-
MUX 204, des Kanal-MUX 208 und des Masse-Relays 308 reali
siert sein.
Die Fig. 6A-F zeigen das Testverfahren der vorliegenden
Erfindung. Schwellenwerte werden eingestellt, bevor das Ver
fahren, das detailliert in Fig. 6 dargestellt ist, beginnt.
Diese Werte basieren auf der Hardware, die in Fig. 3 gezeigt
ist. Der Treiber 302 hat die Fähigkeit, in einen "Hoch-" und
in einen "Tief-"Zustand zu treiben. Dies ermöglicht Kurz
schluß-, Leerlauf- und Verbindungs-Tests der Knoten. Bei dem
bevorzugten Ausführungsbeispiel beträgt die Hoch-Treibespan
nung, VDH des Treibers 200 mV. Dieser Wert kann etwas verän
dert werden, jedoch muß, wie oben erörtert wurde, Vorsicht
geboten sein, um sicherzustellen, daß die Halbleiterübergän
ge der Komponenten auf der Leiterplatte nicht durch die
Hoch-Treffbespannung eingeschaltet werden, wenn das DUT-Relay
306 geschlossen ist. Die Tief-Treffbespannung VDL wird auf
(VTH - 1,0 V) eingestellt. VTH ist eine Schwellenspannung
und wird durch die Formel, die in Gleichung (1) gezeigt ist,
bestimmt. Wie oben erörtert wurde, wird in Gleichung (1) VTH
mit der Empfängerspannung verglichen, um festzustellen, ob
der Knoten mit Masse kurzgeschlossen ist oder mit einem an
deren Knoten kurzgeschlossen ist. In Gleichung (1) ist RS
eine Kurzschlußschwellenimpedanz. Die Impedanz zwischen ei
nem Knoten und Masse oder zwischen verbundenen Knoten muß
nicht 0 Ohm betragen, um als Kurzschluß betrachtet zu wer
den. Bei der vorliegenden Erfindung wird RS typischerweise
zu 20 Ohm gesetzt. Das heißt, daß, wenn die Impedanz zwi
schen einem Knoten und Masse oder zwischen zwei Knoten ge
ringer als 20 Ohm ist, dies als Kurzschluß betrachtet wird.
RD ist die Ausgangsimpedanz des Treibers 302.
Wie in Fig. 6A gezeigt ist, werden im Schritt 602 alle Kno
ten auf einer Leiterplatte klassifiziert. Die Klassifikation
kann durch einen Benutzer eingegeben werden, von dem Compu
ter festgelegt werden, vorausgesetzt es existiert die CAD/-
CAM-Entwurfsdatenbank der Leiterplatte (CAD/CAM = rechnerge
stützte Konstruktion und Fertigung), oder von der automati
schen Testvorrichtung über einen Lernalgorithmus gelernt
werden. Die Klassifikation basiert auf dem Leiterplattenent
wurf und umfaßt die Gruppierung aller Knoten auf einer Lei
terplatte in eine von drei Klassifikationen. Die Knotenklas
sifikationen werden in einer Knoten-Klassifikationsbiblio
thek oder einer Anschlußstift-Klassifikationsbibiliothek im
Hauptcomputer 102 oder einem anderen geeigneten Speicher
platz gespeichert.
Die erste Klassifikation ist, daß der Knoten oder die Gruppe
von Knoten mit Masse kurzgeschlossen ist. Die Anforderung
für diese Klassifikation besteht darin, daß eine gegebene
Knotenimpedanz auf Masse kleiner sein muß, als die vorbe
stimmte Schwellenimpedanz RS. Bei dem bevorzugten Ausfüh
rungsbeispiel ist diese Schwellenimpedanz typischerweise 20
Ohm. Die zweite Klassifikation ist, daß eine Gruppe von Kno
ten miteinander verbunden ist. Die Anforderung für diese
Klassifikation besteht darin, daß alle Knoten in einer Grup
pe miteinander und nicht mit Masse kurzgeschlossen sein müs
sen. Wie oben erwähnt, muß die Impedanz zwischen den Knoten
nicht 0 Ohm betragen, sondern sie muß nur kleiner sein, als
eine vorbestimmte Schwellenimpedanz, die bei der vorliegen
den Erfindung typischerweise zu 20 Ohm gesetzt ist. Die
dritte Klassifikation ist, daß ein einzelner Knoten isoliert
ist. Die Knotenisolierung erfordert es, daß der Knoten weder
mit einem anderen Knoten noch mit Masse kurzgeschlossen ist.
Alle Knoten passen in eine der drei Klassifikationen. Es ist
jedoch möglich, daß eine Situation auftritt, bei der ein
Knoten oder eine Gruppe von Knoten in mehr als einer Klassi
fikation ist. Der Schritt 602 wird durchgeführt, bevor der
Treiber 302 eine Spannung an irgendeinen Knoten anlegt.
Ein Initialisierungsschritt 604 initialisiert den Treiber
302 und den Empfänger 304. Zusätzlich sind alle Masse-Relays
308 und Tief-Relays 310 geschlossen. Das Schließen aller
Masse-Relays 308 und Tief-Relays 310 hat die Wirkung des
Verbindens aller Knoten mit Masse. Im Schritt 606 wird eine
Gruppe von Knoten, die im Schritt 602 zusammen klassifiziert
wurden, als eine Testgruppe ausgewählt. Wenn im Schritt 608
die Testgruppe als auf Masse kurzgeschlossen klassifiziert
wurde, wird die Testgruppe im Schritt 610 getestet, um fest
zustellen, ob eine derartige Klassifikation physikalisch
genau ist. Der Schritt 610 ist in Fig. 6B dargestellt und
wird nachfolgend detailliert beschrieben. Wenn die Testgrup
pe als isoliert klassifiziert wurde, wird die Testgruppe im
Schritt 616 getestet, um festzustellen, ob eine derartige
Klassifikation physikalisch genau ist. Der Schritt 616 ist
in den Fig. 6E und 6F dargestellt und wird nachfolgend de
tailliert beschrieben, nachdem der geeignete Test für alle
Knoten in einer Testgruppe vollendet ist, wird im Schritt
606 eine weitere Testgruppe ausgewählt, bis keine weiteren
Testgruppen übrigbleiben, wie im Schritt 618 festgestellt
wird. Wenn alle Testgruppen getestet wurden, endet der Test
bei Schritt 620.
Der Test 610 zum Feststellen, ob alle Knoten in einer Test
gruppe mit Masse verbunden, d. h. kurzgeschlossen, sind, ist
detaillierter in Fig. 6B beschrieben. Bei dem bevorzugten
Ausführungsbeispiel wird die Programmsteuerung vom Hauptcom
puter 102 zu einem Steuerpersonalrechner 106 in einem Fern
testkopf 105 von Fig. 1 übertragen. Im Schritt 622 werden
alle Masse-Relays zu allen Knoten, selbst den Knoten, die
nicht in der Testgruppe sind, geöffnet.
Die Schritte 626-634 werden dann für alle Knoten in der
Testgruppe durchgeführt. Eine beliebige Technik, die sicher
stellt, daß jeder Knoten in der Testgruppe einzeln getestet
wird, kann verwendet werden. Bei dem bevorzugten Ausfüh
rungsbeispiel wird ein Zähler (i) verwendet. Wenn (N + 1) Kno
ten in der Testgruppe vorliegen, dann wird der Zähler (i) im
Schritt 624 gleich Null gesetzt und im Schritt 638 erhöht,
während jeder Knoten getestet wird. Das DUT-Relay 306 wird
für den ausgewählten Knoten, d. h. Knoten (i), im Schritt
626 geschlossen.
Im Schritt 628 wird dann ein Kurzschlußtest durchgeführt.
Bei dem bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung erfordert der Kurzschlußtest das Treiben in den
"Tief"-Zustand des Knotens (i) und danach das Treiben in den
"Hoch"-Zustand des Knotens (i). Es muß der Knotenspannung
möglich sein, sich einzustellen, bevor sie vom Empfänger
gelesen wird. Die Einstellzeit hängt von der Impedanz-Kapa
zitäts-Zeitkonstante (RC) des Knotens (i) ab. Im Schritt 630
wird die Empfängerspannung VR mit der vorbestimmten Schwel
lenspannung VTH verglichen. Ist VR größer als VTH, ist der
Knoten (i) nicht mit Masse kurzgeschlossen. Daher mißlingt
der Test für diesen Knoten. Eine Fehleranzeige kann entweder
unverzüglich zurückgegeben werden, oder der Fehler kann ge
speichert und nach Abschluß des Tests, wie im Schritt 632
angezeigt ist, zurückgegeben werden. Im Schritt 634 wird das
DUT-Relay 306 für Knoten (i) geöffnet. Wenn, wie im Schritt
636 festgestellt wird, mehrere Knoten existieren, wird ein
weiterer Knoten ausgewählt, und (i) wird im Schritt 638 er
höht.
Nachdem alle Knoten getestet sind, werden beim bevorzugten
Ausführungsbeispiel im Schritt 340 die Masse-Relays 308 zu
allen Knoten geschlossen, um das System in dem gleichen Zu
stand zu belassen, in dem die Testroutine aufgerufen wurde.
Wenn im Schritt 632 irgendwelche Fehler gespeichert wurden,
werden diese dann im Schritt 642 zurückgegeben. Die Steue
rung wird dann dem Hauptcomputer 102 zurückgegeben, um eine
weitere Testgruppe auszuwählen, wie im Schritt 618 angezeigt
ist.
Der Test 614 zum Feststellen, ob alle Knoten in einer Test
gruppe verbunden sind, ist detaillierter in den Fig. 6C und
6D gezeigt. Im Schritt 644 werden alle Masse-Relays zu allen
Knoten geöffnet. Bei dem bevorzugten Ausführungsbeispiel
wird die Programmsteuerung von dem Hauptcomputer 102 zu ei
nem Steuerpersonalrechner 106 in dem Ferntestkopf 105 von
Fig. 1 übertragen. Es sind (N + 1) Knoten in der Testgruppe.
In den Schritten 646 und 648 werden ein primärer Knoten und
ein sekundärer Knoten aus der Testgruppe ausgewählt. Diese
zwei Schritte setzen auch zwei Zähler "i" und "j", um si
cherzustellen, daß schließlich jeder Knoten in der Testgrup
pe ausgewählt wird und in den Schritten 650-662 gegenüber
jedem anderen Knoten in der Testgruppe getestet werden kann.
Eine beliebige Technik kann ohne einen Verlust an Genauig
keit substituiert werden, um das gleiche Ergebnis zu errei
chen.
Im Schritt 650 wird das DUT-Relay 306 für den Knoten (i),
den primären Knoten, geschlossen. Im Schritt 651 wird dann
ein Kurzschlußtest durchgeführt. Der Test, der beim bevor
zugten Ausführungsbeispiel verwendet wird, wurde vorher de
tailliert im Schritt 628 beschrieben. Wenn VR kleiner ist
als VTH, wie in Schritt 652 festgestellt wird, ist der Kno
ten (i) mit Masse kurzgeschlossen. Eine Fehleranzeige wird
im Schritt 653 gegeben. Dann wird ein neuer primärer Knoten
ausgewählt und (i) wird im Schritt 663 erhöht. Ist VR nicht
kleiner als VTH, wie im Schritt 652 festgestellt wird, wird
das Masse-Relay 308 für Knoten (j) im Schritt 654 geschlos
sen. Im Schritt 655 wird dann ein Kurzschlußtest auf Knoten
(i) durchgeführt. Wenn VR größer ist als VTH, wie im Schritt
656 festgestellt wird, dann ist Knoten (i) nicht mit Knoten
(j) kurzgeschlossen. Eine Fehleranzeige kann entweder unver
züglich zurückgegeben werden, oder der Fehler kann gespei
chert werden und nach Abschluß des Tests, wie in Schritt 657
angezeigt ist, zurückgegeben werden.
Das Masse-Relay 308 für Knoten (j) wird im Schritt 658 ge
öffnet. Im Schritt 659 wird festgestellt, ob es irgendwelche
verbliebenen sekundären Knoten gibt, die gegenüber dem pri
mären Knoten getestet werden sollen. Wenn es weitere sekun
däre Knoten existieren, wird im Schritt 660 einer derselben
ausgewählt und der Zähler (j) erhöht. Dann werden die
Schritte 650-659 wiederholt, bis kein sekundärer Knoten für
den ausgewählten primären Knoten übrigbleibt. Wenn kein se
kundärer Knoten für den ausgewählten primären Knoten übrig
bleibt, wird das DUT-Relay 306 für den Knoten (i) im Schritt
661 geöffnet. Im Schritt 662 wird festgestellt, ob irgend
welche Knoten in der Testgruppe verbleiben, die noch nicht
gegenüber jedem anderen Knoten in der Testgruppe getestet
wurden. Wenn derartige Knoten existieren, wird einer dersel
ben im Schritt 663 ausgewählt, um ein primärer Knoten zu
sein, und die Schritte 648-662 werden wiederholt, bis kein
derartiger Knoten übrigbleibt. Wenn kein primärer Knoten
übrigbleibt, werden die Masse-Relays 308 für alle Knoten im
Schritt 664 geschlossen. Alle nicht zurückgegebenen Fehler
werden wie im Schritt 665 angezeigt ist zurückgegeben. Da
nach wird die Steuerung dem Hauptcomputer 102 zurückgegeben,
um eine weitere Testgruppe auszuwählen, wie in Schritt 618
angezeigt ist.
Der Test zum Feststellen, ob alle Knoten in einer Testgruppe
von allen anderen Knoten, sogar denen, die sich außerhalb
der Testgruppe 616 befinden, isoliert sind, ist detaillier
ter in den Fig. 6E und 6F beschrieben. Bei dem bevorzugten
Ausführungsbeispiel wird die Programmsteuerung von dem
Hauptcomputer 102 zu einem Steuerpersonalrechner 106 in dem
Ferntestkopf 105 von Fig. 1 übertragen. Es gibt (N + 1) Knoten
in der Testgruppe. Ein Knoten, Knoten (i), wird im Schritt
670 ausgewählt. Das Masse-Relay 308 für Knoten (i) wird im
Schritt 671 geöffnet. Alle anderen Masse-Relays bleiben ge
schlossen. Im Schritt 672 wird das DUT-Relay 306 für den
Knoten (i) geschlossen. Alle anderen DUT-Relays bleiben of
fen. Im Schritt 673 wird ein Kurzschlußtest durchgeführt.
Der Kurzschluß-Test, der bei dem bevorzugten Ausführungsbei
spiel verwendet wird, ist detailliert im Schritt 628 be
schrieben.
Der Knoten (i) ist isoliert, wenn die Empfängerspannung grö
ßer ist, als die Schwellenspannung. Wenn der Knoten (i) iso
liert ist, was durch den Schritt 674 festgestellt wird, dann
setzt das System die Relays in dem Testkanal, der dem Knoten
(i) zugeordnet ist, zurück. Das Zurücksetzen wird durch das
Öffnen des DUT-Relays 306 des Testkanals und das Schließen
des Masse-Relays 308 des Testkanals in den Schritten 691-692
erreicht. Nach dem Zurücksetzen der Relays wird ein weiterer
Knoten aus der Testgruppe ausgewählt. Im Schritt 695 wird
(i) erhöht, wenn weitere ungetestete Knoten übrigbleiben,
was im Schritt 694 festgestellt wird.
Wenn die Empfängerspannung kleiner ist, als die Schwellen
spannung, was durch Schritt 674 festgestellt wird, dann wer
den alle Masse-Relays im Schritt 675 geöffnet. Im Schritt
676 wird ein Kurzschlußtest durchgeführt. Wenn die Empfän
gerspannung kleiner ist, als die Schwellenspannung, wie im
Schritt 677 festgestellt wird, dann ist der Knoten (i) mit
Masse kurzgeschlossen. Eine derartige Fehleranzeige wird im
Schritt 678 angezeigt oder aufgezeichnet. Nach der Vollen
dung des Schritts 678 wird im Schritt 691 das DUT-Relay im
Testkanal, der dem Knoten (i) zugeordnet ist, geöffnet, die
Masse-Relays für alle Knoten werden im Schritt 692 geschlos
sen, und ein weiterer Knoten wird im Schritt 695 ausgewählt,
wenn weitere Knoten in der Testgruppe übrigbleiben, wie in
Schritt 694 festgestellt wird.
Wenn der Testkopf im Schritt 677 feststellt, daß die Empfän
gerspannung größer ist, als die Schwellenspannung, dann ist
mindestens ein Knoten mit dem Knoten (i) kurzgeschlossen.
Ein Verfahren zum isolieren des Problemknotens wird in den
Schritten 679-685 fortgesetzt. Eine Teilung aller Knoten,
außer dem Knoten (i), in zwei Teilmengen, findet im Schritt
679 statt. Aus diesen Teilmengen wird im Schritt 680 eine
Arbeitsteilmenge ausgewählt. Der Testkopf stellt im Schritt
681 fest, ob der Knoten (i) mit der Arbeitsteilmenge kurz
geschlossen ist. Der Schritt 681 umfaßt das Schließen der
Masse-Relays für alle Knoten in der Arbeitsteilmenge, das
Öffnen der Masse-Relays 308 für alle Knoten, die nicht in
der Teilmenge sind, und das Durchführen eines Kurzschluß-
Tests auf Knoten (i). Wenn die Empfängerspannung kleiner
ist, als die Schwellenspannung, dann ist der Knoten (i) mit
der Arbeitsteilmenge kurzgeschlossen. Die Arbeitsteilmenge
wird dann selbst im Schritt 683 in zwei neue Teilmengen un
terteilt, es sei denn, die Arbeitsteilmenge enthält nur ei
nen Knoten. Diese zwei neuen Teilmengen werden charakteri
siert, eine Stufe unter der Stufe der anfänglichen Teilmen
gen, d. h. deren "Eltern", zu sein. Im Schritt 680 wird dann
eine der neuen Teilmengen als die Arbeitsteilmenge ausge
wählt. Der Testkopf stellt dann im Schritt 681 fest, ob der
Knoten (i) mit der neuen Arbeitsteilmenge kurzgeschlossen
ist. Wenn der Knoten (i) mit der Arbeitsteilmenge kurzge
schlossen ist, dann wird die Arbeitsteilmenge wiederum ge
teilt und gegenüber dem Knoten (i) nach Kurzschlüssen ge
testet, bis die Arbeitsteilmenge nur einen Knoten enthält,
wie durch Schritt 682 festgestellt wird. An diesem Punkt ist
bekannt, daß der einzelne Knoten in der Arbeitsgruppe mit
dem Knoten (i) kurzgeschlossen ist, für dieses Ereignis wird
im Schritt 684 eine Fehleranzeige gegeben.
Wenn nicht alle Teilmengen getestet wurden, wie in Schritt
685 festgestellt wird, wird im Schritt 680 die Teilmenge auf
der untersten Stufe als die Arbeitsteilmenge ausgewählt. Der
Prozeß wird wiederholt, bis alle Teilmengen überprüft worden
sind. Es ist möglich, daß beide Teilmengen auf der gleichen
Stufe nicht mit dem Knoten (i) kurzgeschlossen sind, obwohl
ihre "Eltern"-Teilmenge mit dem Knoten (i) kurzgeschlossen
ist. Diese Situation ist als ein Phantom-Kurzschluß bekannt.
Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Er
findung werden Phantom-Kurzschlüsse nicht angezeigt. Ein
Test zum Isolieren von Phantom-Kurzschlüssen kann jedoch er
reicht werden, indem ein Verfahren, ähnlich dem Teilmengen-
Teilungsverfahren der Schritte 679-685, verwendet wird. Ein
solcher Phantom-Isolierungstest könnte im Schritt 689 statt
finden, d. h. nachdem im Schritt 685 festgestellt wurde, daß
alle Teilmengen getestet wurden. Ein beliebiger anderer
Such- oder Zerhack-Algorithmus könnte statt des beschriebe
nen Zerhack-Algorithmus substituiert werden.
Nachdem alle Teilmengen getestet sind, werden in den Schrit
ten 691-692 alle Masse-Relays geschlossen und das DUT-Relay
für Knoten (i) wird geöffnet. Die Schritte 671-692 werden
für alle Knoten in der Testgruppe wiederholt. Nachdem alle
Knoten in der Testgruppe getestet sind, wie im Schritt 694
festgestellt wird, werden alle Fehler zum Hauptcomputer 102
zurückgegeben, wenn sie nicht schon zurückgegeben worden
sind. Die Steuerung wird dann dem Hauptcomputer 102 zurück
gegeben, um eine weitere Testgruppe auszuwählen, wie im
Schritt 618 angezeigt wird. Der Test ist beendet, wenn alle
Testgruppen ausgewählt und getestet wurden, was im Schritt
620 angezeigt wird.
Claims (11)
1. Testanordnung für Kurzschluß-Tests auf einer
Leiterplatte, mit
einer Mehrzahl von Testkanälen (212), wobei jeder Test kanal (212) zum Koppeln mit einem Knoten auf der Lei terplatte ausgebildet ist und aufweist:
eine Treibereinrichtung (302) zum Anlegen eines digi talen Testsignals an einen Knoten, wobei die Treiber einrichtung (302) eine bekannte Ausgangsimpedanz auf weist, und das Testsignal eine Spannung aufweist, die im wesentlichen über der Ausgangsimpedanz abfällt, wenn ein Ausgang der Treibereinrichtung über eine Impedanz mit Masse verbunden ist, die kleiner als eine Kurzschlußschwellenimpedanz ist;
eine Verbindungseinrichtung (306) zum elektrischen Verbinden des Ausgangs der Treibereinrichtung mit ei nem Knoten auf der Leiterplatte
eine Empfängereinrichtung (304), die elektrisch mit der Verbindungseinrichtung (306) verbunden ist, zum Überwachen des Spannungspegels an dem Knoten und zum Anzeigen, wenn das Testsignal im wesentlichen über der Ausgangsimpedanz der Treibereinrichtung abfällt, derart, daß die Knotenspannung kleiner ist als ein Schwellenwert, wobei der Schwellenwert eine Anzeige dafür ist, daß der Knoten mit Masse kurzgeschlossen ist; und mit
einer Steuereinrichtung (106), die mit den Testkanälen (212) verbunden ist, um zu bewirken, daß die Treiber einrichtung (302) eines ausgewählten Testkanals (212) ein digitales Testsignal an einen ausgewählten Knoten anlegt, und um zu überwachen, ob die Empfängereinrich tung (304) eine Anzeige liefert.
einer Mehrzahl von Testkanälen (212), wobei jeder Test kanal (212) zum Koppeln mit einem Knoten auf der Lei terplatte ausgebildet ist und aufweist:
eine Treibereinrichtung (302) zum Anlegen eines digi talen Testsignals an einen Knoten, wobei die Treiber einrichtung (302) eine bekannte Ausgangsimpedanz auf weist, und das Testsignal eine Spannung aufweist, die im wesentlichen über der Ausgangsimpedanz abfällt, wenn ein Ausgang der Treibereinrichtung über eine Impedanz mit Masse verbunden ist, die kleiner als eine Kurzschlußschwellenimpedanz ist;
eine Verbindungseinrichtung (306) zum elektrischen Verbinden des Ausgangs der Treibereinrichtung mit ei nem Knoten auf der Leiterplatte
eine Empfängereinrichtung (304), die elektrisch mit der Verbindungseinrichtung (306) verbunden ist, zum Überwachen des Spannungspegels an dem Knoten und zum Anzeigen, wenn das Testsignal im wesentlichen über der Ausgangsimpedanz der Treibereinrichtung abfällt, derart, daß die Knotenspannung kleiner ist als ein Schwellenwert, wobei der Schwellenwert eine Anzeige dafür ist, daß der Knoten mit Masse kurzgeschlossen ist; und mit
einer Steuereinrichtung (106), die mit den Testkanälen (212) verbunden ist, um zu bewirken, daß die Treiber einrichtung (302) eines ausgewählten Testkanals (212) ein digitales Testsignal an einen ausgewählten Knoten anlegt, und um zu überwachen, ob die Empfängereinrich tung (304) eine Anzeige liefert.
2. Testanordnung nach Anspruch 1, bei der die Empfänger
einrichtung einen Hysteresewert von Null hat.
3. Testanordnung nach Anspruch 1 oder 2, bei der der Pegel
des digitalen Testsignals veränderlich ist und über ei
nen breiten Pegelbereich einstellbar ist.
4. Testanordnung nach einem der Ansprüche 1 bis 3, bei der
die Treibereinrichtung (302) ein Digital/Analog-Wandler
ist.
5. Testanordnung nach einem der Ansprüche 1 bis 4, bei der
die Steuereinrichtung (106) aufweist:
eine Einrichtung zum Feststellen, ob alle Knoten in ei ner ausgewählten Testgruppe mit Masse gekoppelt sind, mit
einer Schaltereinrichtung (308), die mit dem Knoten verbunden ist, um die Verbindungseinrichtung (306) wählbar mit Masse zu koppeln;
einer Einrichtung, die mit der Treibereinrichtung (302) jedes Testkanals gekoppelt ist, um zu bewirken, daß eine ausgewählte Treibereinrichtung (302), die einem ersten ausgewählten Knoten zugeordnet ist, ein Kurzschlußtestsignal an denselben anlegt;
einer Einrichtung, die mit der Schaltereinrichtung (308) jedes Testkanals gekoppelt ist, zum Öffnen jeder der Schaltereinrichtungen (308); und mit
einer Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, um anzuzeigen, daß der erste ausgewählte Knoten nicht mit Masse gekoppelt ist, wenn die Spannung für den ersten ausgewählten Knoten über dem Schwellenwert liegt.
eine Einrichtung zum Feststellen, ob alle Knoten in ei ner ausgewählten Testgruppe mit Masse gekoppelt sind, mit
einer Schaltereinrichtung (308), die mit dem Knoten verbunden ist, um die Verbindungseinrichtung (306) wählbar mit Masse zu koppeln;
einer Einrichtung, die mit der Treibereinrichtung (302) jedes Testkanals gekoppelt ist, um zu bewirken, daß eine ausgewählte Treibereinrichtung (302), die einem ersten ausgewählten Knoten zugeordnet ist, ein Kurzschlußtestsignal an denselben anlegt;
einer Einrichtung, die mit der Schaltereinrichtung (308) jedes Testkanals gekoppelt ist, zum Öffnen jeder der Schaltereinrichtungen (308); und mit
einer Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, um anzuzeigen, daß der erste ausgewählte Knoten nicht mit Masse gekoppelt ist, wenn die Spannung für den ersten ausgewählten Knoten über dem Schwellenwert liegt.
6. Testanordnung nach einem der Ansprüche 1 bis 5, bei der
die Steuereinrichtung (106) aufweist:
eine Einrichtung zum Feststellen, ob alle Knoten in ei ner Testgruppe miteinander gekoppelt sind, mit
einer Einrichtung, die mit der Treibereinrichtung (302) jedes Testkanals gekoppelt ist, um zu bewirken, daß eine ausgewählte Treibereinrichtung (302), die einem ersten Knoten zugeordnet ist, ein Kurzschluß- Testsignal an denselben anlegt;
einer Schaltereinrichtung (308), die mit dem Knoten verbunden ist, um die Verbindungseinrichtung (306) wählbar mit Masse zu koppeln;
einer Einrichtung, die mit der Schaltereinrichtung (308) jedes Testkanals gekoppelt ist, zum Öffnen je der der Schaltereinrichtungen (308);
einer Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, um anzuzeigen, daß der erste ausgewählte Knoten mit Masse gekoppelt ist, wenn die Spannung für den ersten ausgewählten Knoten unter dem Schwellenwert liegt;
einer Einrichtung, die mit der Schaltereinrichtung (308) jedes Testkanals gekoppelt ist, zum Öffnen ei ner Schaltereinrichtung (308), die einem zweiten aus gewählten Knoten zugeordnet ist; und mit
einer Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, um anzuzeigen, daß der erste ausgewählte Knoten nicht mit dem zweiten ausgewählten Knoten gekoppelt ist, wenn die Spannung für den er sten ausgewählten Knoten über dem Schwellenwert liegt.
eine Einrichtung zum Feststellen, ob alle Knoten in ei ner Testgruppe miteinander gekoppelt sind, mit
einer Einrichtung, die mit der Treibereinrichtung (302) jedes Testkanals gekoppelt ist, um zu bewirken, daß eine ausgewählte Treibereinrichtung (302), die einem ersten Knoten zugeordnet ist, ein Kurzschluß- Testsignal an denselben anlegt;
einer Schaltereinrichtung (308), die mit dem Knoten verbunden ist, um die Verbindungseinrichtung (306) wählbar mit Masse zu koppeln;
einer Einrichtung, die mit der Schaltereinrichtung (308) jedes Testkanals gekoppelt ist, zum Öffnen je der der Schaltereinrichtungen (308);
einer Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, um anzuzeigen, daß der erste ausgewählte Knoten mit Masse gekoppelt ist, wenn die Spannung für den ersten ausgewählten Knoten unter dem Schwellenwert liegt;
einer Einrichtung, die mit der Schaltereinrichtung (308) jedes Testkanals gekoppelt ist, zum Öffnen ei ner Schaltereinrichtung (308), die einem zweiten aus gewählten Knoten zugeordnet ist; und mit
einer Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, um anzuzeigen, daß der erste ausgewählte Knoten nicht mit dem zweiten ausgewählten Knoten gekoppelt ist, wenn die Spannung für den er sten ausgewählten Knoten über dem Schwellenwert liegt.
7. Testanordnung nach einem der Ansprüche 1 bis 6, bei der
die Steuereinrichtung (106) aufweist:
eine Einrichtung zum Feststellen, ob ein Testknoten von allen anderen Knoten isoliert ist, mit
einer Schaltereinrichtung (308), die mit dem Knoten verbunden ist, um die Verbindungseinrichtung (306) wählbar mit Masse zu koppeln;
einer Einrichtung, die mit jeder der Schaltereinrich tungen (308) gekoppelt ist, zum Öffnen jeder der Schaltereinrichtungen (308);
einer Einrichtung, die mit der Treibereinrichtung (303) jedes Testkanals gekoppelt ist, um zu bewirken, daß eine ausgewählte Treibereinrichtung (302), die einem ersten ausgewählten Knoten zugeordnet ist, ein Kurzschluß-Testsignal an denselben anlegt;
eine Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, um anzuzeigen, daß ein erster ausgewählter Knoten mit Masse gekoppelt ist, wenn die Spannung für den ersten ausgewählten Knoten unter dem Schwellenwert liegt; und mit
einer Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, zum Feststellen, welcher Knoten in der Testgruppe mit dem ersten ausgewählten Knoten kurzgeschlossen ist, wenn der Empfängereingangssi gnal-Wert höher ist als eine vorbestimmte Schwelle.
eine Einrichtung zum Feststellen, ob ein Testknoten von allen anderen Knoten isoliert ist, mit
einer Schaltereinrichtung (308), die mit dem Knoten verbunden ist, um die Verbindungseinrichtung (306) wählbar mit Masse zu koppeln;
einer Einrichtung, die mit jeder der Schaltereinrich tungen (308) gekoppelt ist, zum Öffnen jeder der Schaltereinrichtungen (308);
einer Einrichtung, die mit der Treibereinrichtung (303) jedes Testkanals gekoppelt ist, um zu bewirken, daß eine ausgewählte Treibereinrichtung (302), die einem ersten ausgewählten Knoten zugeordnet ist, ein Kurzschluß-Testsignal an denselben anlegt;
eine Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, um anzuzeigen, daß ein erster ausgewählter Knoten mit Masse gekoppelt ist, wenn die Spannung für den ersten ausgewählten Knoten unter dem Schwellenwert liegt; und mit
einer Einrichtung, die mit den Empfängereinrichtungen (304) gekoppelt ist, zum Feststellen, welcher Knoten in der Testgruppe mit dem ersten ausgewählten Knoten kurzgeschlossen ist, wenn der Empfängereingangssi gnal-Wert höher ist als eine vorbestimmte Schwelle.
8. Verfahren zum Testen der Verbindung einer Mehrzahl von
Knoten auf einer Leiterplatte unter Verwendung einer
Testanordnung nach einem der Ansprüche 1 bis 7, das
folgende Schritte aufweist:
- 1. Kalibrieren (604) jeder Treibereinrichtung auf ei ne erste vorbestimmte Signalspannung;
- 2. Kalibrieren (604) jeder Empfängereinrichtung auf eine zweite vorbestimmte Signalspannung, um eine Anzeige zu erzeugen, wenn dieselbe empfangen wird; und
- 3. Durchführen eines Verbindungstests auf der Leiter
platte, der folgende Schritte aufweist:
- a) Auswählen von einem der Mehrzahl von Knoten zum Testen (606);
- b) Festlegen einer Klassifikation einer beabsich tigten Verbindung des ausgewählten Knotens be züglich Masse oder anderer Knoten aus einer Knoten-Klassifikationsbibliothek; und
- c) Durchführen eines Erdungstests mit dem ausge
wählten Knoten, wenn der Knoten laut Klassifi
kation mit Masse kurzgeschlossen sein soll,
wobei der Erdungstest folgende Schritte auf
weist:
- (i) Kontaktieren eines ersten Knotens mit einer Verbindungseinrichtung eines er sten Testkanals;
- (ii) Anlegen der ersten vorbestimmten Signal spannung an den ersten Knoten durch die Treibereinrichtung des ersten Testkanals (628); und
- (iii) Feststellen, ob die Empfängereinrichtung des ersten Testkanals anzeigt, daß der erste Knoten nicht mit Masse kurzge schlossen ist (630).
9. Verfahren nach Anspruch 8, das vor Schritt (3) folgen
den Schritt aufweist:
- (2.1) Minimieren eines Hysteresewertes der Empfänger einrichtung.
10. Verfahren nach Anspruch 8 oder 9, bei dem der Verbin
dungstest von Schritt (3) folgende Schritte aufweist:
- a) Auswählen einer Testgruppe aus einer Knoten-Klas sifikationsbibliothek (606);
- b) Durchführen eines Verbindungstests mit den Knoten
der Testgruppe (608), wenn die Knoten laut Klassi
fikation alle miteinander verbunden sein sollen
(614), wobei der Verbindungstest folgende Schritte
aufweist:
- a) Kontaktieren jedes Knotens der Testgruppe mit einer Verbindungseinrichtung der Mehr zahl von Testkanälen (212);
- b) Öffnen der Schaltereinrichtung in jedem der Testkanäle (644);
- c) Anlegen eines Testsignals mit der ersten vorbestimmten Signalspannung an einen ersten Knoten (651) über die Treibereinrichtung des ersten Testkanals (212);
- d) Bestimmen (652), ob die Empfängereinrichtung des ersten Testkanals anzeigt, daß der erste Knoten mit Masse kurzgeschlossen ist, und Weiterspringen zu Schritt (ix), wenn der Empfänger anzeigt, daß der erste Knoten mit Masse kurzgeschlossen ist;
- e) Schließen der Schaltereinrichtung (654) in einem zweiten Testkanal, wobei ein zweiter Knoten in der Testgruppe kontaktiert wird;
- f) Anlegen eines Testsignals mit der ersten vorbestimmten Signalspannung (655) an den ersten Knoten durch die Treibereinrichtung des ersten Testkanals;
- g) Bestimmen (656), ob die Empfängereinrichtung des ersten Testkanals anzeigt, daß der erste Knoten und der zweite Knoten nicht miteinan der kurzgeschlossen sind;
- h) Öffnen der Schaltereinrichtung in dem zwei ten Testkanal (658); und
- i) Wiederholen der Schritte (e) (ii)-(e) (viii) für alle Kombinationen aus ersten Knoten und zweiten Knoten in der Testgruppe.
11. Verfahren nach einem der Ansprüche 8 bis 10, bei dem
der Verbindungstest (612) von Schritt (3) folgende
Schritte aufweist:
- a) Auswählen einer Testgruppe aus einer Knoten-Klas sifikationsbibliothek (606);
- b) Durchführen eines Isolationstests mit der Testgrup
pe (616), wenn die Testgruppe laut Klassifikation
Knoten aufweisen soll, die von allen anderen Knoten
isoliert sind, wobei der Isolationstest folgende
Schritte aufweist:
- a) Kontaktieren jedes Knotens der Testgruppe mit einer Verbindungseinrichtung der Mehr zahl von Testkanälen;
- b) Schließen der Schaltereinrichtungen (692) der Mehrzahl der Testkanäle;
- c) Öffnen der Schaltereinrichtung in einem Testkanal (671), der mit einem ersten Knoten der Testgruppe gekoppelt ist;
- d) Anlegen eines Testsignals mit der ersten vorbestimmten Signalspannung an den ersten Knoten über die Treibereinrichtung des er sten Testkanals (673);
- e) Bestimmen (674), ob die Empfängereinrichtung des ersten Testkanals anzeigt, daß der erste Knoten von der Mehrzahl der Knoten isoliert ist, und Weiterspringen zu Schritt (e) (x), wenn die Empfängereinrichtung anzeigt, daß der erste Knoten von der Mehrzahl der Knoten isoliert ist;
- f) Öffnen der Schaltereinrichtungen der Mehr zahl der Testkanäle (675);
- g) Anlegen eines Testsignals mit der ersten vorbestimmten Signalspannung (676) an den ersten Knoten über die Treibereinrichtung des ersten Testkanals;
- h) Feststellen (677), ob die Empfängereinrich tung des ersten Testkanals anzeigt, daß der erste Knoten mit Masse kurzgeschlossen ist, und Weiterspringen zu Schritt (e) (x), wenn die Empfängereinrichtung anzeigt, daß der erste Knoten mit Masse kurzgeschlossen ist;
- i) Feststellen (681), ob der erste Knoten mit einem oder mehreren der Mehrzahl der Knoten kurzgeschlossen ist; und
- j) Wiederholen der Schritte (e) (i)-(e) (ix) für alle Knoten der Testgruppe.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/114,592 US5504432A (en) | 1993-08-31 | 1993-08-31 | System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4417573A1 DE4417573A1 (de) | 1995-03-09 |
DE4417573C2 true DE4417573C2 (de) | 1999-07-29 |
Family
ID=22356197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4417573A Expired - Fee Related DE4417573C2 (de) | 1993-08-31 | 1994-05-19 | Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser Testanordnung |
Country Status (4)
Country | Link |
---|---|
US (5) | US5504432A (de) |
JP (1) | JP3611603B2 (de) |
DE (1) | DE4417573C2 (de) |
GB (1) | GB2281403B (de) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5422891A (en) * | 1993-07-23 | 1995-06-06 | Rutgers University | Robust delay fault built-in self-testing method and apparatus |
US5504432A (en) | 1993-08-31 | 1996-04-02 | Hewlett-Packard Company | System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment |
JP3163909B2 (ja) * | 1994-08-19 | 2001-05-08 | 株式会社富士通ゼネラル | 安全試験の自動化装置 |
KR100277728B1 (ko) * | 1997-03-13 | 2001-01-15 | 윤종용 | 인쇄회로기판 검사장치 |
KR100207994B1 (ko) | 1997-06-17 | 1999-07-15 | 윤종용 | 내전압 검사장치 및 자동 검사방법 |
DE19748029C2 (de) * | 1997-10-30 | 2001-02-01 | Siemens Nixdorf Inf Syst | Verfahren zum Testen von elektrische Bauelemente aufweisenden Baugruppen |
US5983377A (en) * | 1997-11-17 | 1999-11-09 | Ncr Corporation | System and circuit for ASIC pin fault testing |
US6192496B1 (en) | 1997-11-26 | 2001-02-20 | Agilent Technologies, Inc. | System for verifying signal timing accuracy on a digital testing device |
US6025708A (en) * | 1997-11-26 | 2000-02-15 | Hewlett Packard Company | System for verifying signal voltage level accuracy on a digital testing device |
DE19923384A1 (de) * | 1999-05-21 | 2000-11-23 | Atg Test Systems Gmbh | Vorrichtung zum automatischen Testen von unbestückten Leiterplatten |
US6968302B1 (en) * | 1999-08-11 | 2005-11-22 | Agilent Technologies, Inc. | System and method for remote analysis and control of test and measurement devices |
US6675362B1 (en) * | 2000-06-12 | 2004-01-06 | Agilent Technologies, Inc. | Method and apparatus for managing circuit tests |
US6556938B1 (en) | 2000-08-29 | 2003-04-29 | Agilent Technologies, Inc. | Systems and methods for facilitating automated test equipment functionality within integrated circuits |
US6683449B1 (en) | 2000-10-06 | 2004-01-27 | Dell Products, L.P. | Apparatus and method for detecting a mechanical component on a computer system substrate |
US6577980B1 (en) * | 2000-11-28 | 2003-06-10 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad receivers of integrated circuits |
US6658613B2 (en) * | 2001-03-21 | 2003-12-02 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad receivers of integrated circuits |
CA2348799A1 (fr) * | 2001-05-22 | 2002-11-22 | Marcel Blais | Appareil d'essai de composants electroniques |
US6721920B2 (en) | 2001-06-07 | 2004-04-13 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad drivers of integrated circuits |
US6701270B1 (en) * | 2001-09-20 | 2004-03-02 | Lsi Logic Corporation | Method for reliability testing leakage characteristics in an electronic circuit and a testing device for accomplishing the source |
US6734683B2 (en) * | 2001-09-27 | 2004-05-11 | Intel Corporation | Method and apparatus for in-circuit testing of sockets |
KR100459701B1 (ko) * | 2002-02-18 | 2004-12-04 | 삼성전자주식회사 | 접점 개폐 장치 제어 회로 및 이를 이용한 반도체 칩테스트 시스템 및 테스트 방법 |
US6986085B2 (en) * | 2002-03-08 | 2006-01-10 | Agilent Technologies, Inc. | Systems and methods for facilitating testing of pad drivers of integrated circuits |
US6762614B2 (en) * | 2002-04-18 | 2004-07-13 | Agilent Technologies, Inc. | Systems and methods for facilitating driver strength testing of integrated circuits |
US6801863B1 (en) * | 2003-03-10 | 2004-10-05 | Agilent Technologies, Inc. | Method for detecting the connectivity of electrical conductors during automated test using longitudinal balance measurements |
GB0308550D0 (en) * | 2003-04-10 | 2003-05-21 | Barker Colin | Improvements to an automatic test machine |
US6956387B2 (en) * | 2003-08-15 | 2005-10-18 | Intel Corporation | Socket connection test modules and methods of using the same |
US7073109B2 (en) * | 2003-09-30 | 2006-07-04 | Agilent Technologies, Inc. | Method and system for graphical pin assignment and/or verification |
US7447964B2 (en) * | 2005-01-03 | 2008-11-04 | International Business Machines Corporation | Difference signal path test and characterization circuit |
US7596763B2 (en) * | 2005-10-24 | 2009-09-29 | International Business Machines Corporation | Automatic 3D object generation and deformation for representation of data files based on taxonomy classification |
US7881430B2 (en) * | 2006-07-28 | 2011-02-01 | General Electric Company | Automatic bus management |
DE102006047262A1 (de) * | 2006-10-04 | 2008-04-10 | Endress + Hauser Gmbh + Co. Kg | Verfahren zum Testen einer Elektronikeinheit |
US7411407B2 (en) * | 2006-10-13 | 2008-08-12 | Agilent Technologies, Inc. | Testing target resistances in circuit assemblies |
DE102006051135B4 (de) * | 2006-10-30 | 2016-11-17 | Polaris Innovations Ltd. | Test-Verfahren, sowie Halbleiter-Bauelement, insbesondere Daten-Zwischenspeicher-Bauelement |
KR100739883B1 (ko) | 2006-11-07 | 2007-07-16 | (주)피엘텍 | 프로브카드 신호채널의 검사장치 및 방법 |
US7996162B1 (en) | 2008-03-28 | 2011-08-09 | Kelsey-Hayes Company | Detection of shorted output pins |
US8269505B2 (en) * | 2009-12-15 | 2012-09-18 | International Business Machines Corporation | Locating short circuits in printed circuit boards |
US7969171B1 (en) | 2010-01-06 | 2011-06-28 | General Electric Company | Test circuit and system |
US10088501B2 (en) | 2010-11-24 | 2018-10-02 | Ziota Technology Inc. | Universal mate-in cable interface system |
US20120242357A1 (en) * | 2011-03-23 | 2012-09-27 | Hamilton Sundstrand Corporation | Automatic fault insertion, calibration and test system |
CN102435929B (zh) * | 2011-10-10 | 2014-04-02 | 上海捷策创电子科技有限公司 | 自动测试装置终测环境下调试晶圆级测试方案的装置 |
CN103472347A (zh) * | 2012-06-08 | 2013-12-25 | 富泰华工业(深圳)有限公司 | 辅助测试电路及具有该辅助测试电路的芯片及电路板 |
NL2009490C2 (en) * | 2012-09-19 | 2014-03-20 | Prodrive B V | Testing device for printed circuit boards. |
TWI494573B (zh) | 2013-07-11 | 2015-08-01 | Realtek Semiconductor Corp | 用於判斷第一接腳與第二接腳之連接狀態的檢測電路與檢測方法 |
JP6314392B2 (ja) * | 2013-08-30 | 2018-04-25 | 富士通株式会社 | 測定装置および測定方法 |
JP6138640B2 (ja) * | 2013-09-13 | 2017-05-31 | 日置電機株式会社 | 回路基板検査装置 |
US20180095110A1 (en) * | 2016-09-30 | 2018-04-05 | Xcerra Corporation | Compact testing system |
CN110031742B (zh) * | 2018-01-12 | 2022-07-15 | 神讯电脑(昆山)有限公司 | 线路板连锡检测电路 |
CN108646117B (zh) * | 2018-06-22 | 2020-12-08 | 武汉光迅科技股份有限公司 | 一种光有源器件的老化方法 |
CN110514949A (zh) * | 2019-09-09 | 2019-11-29 | 珠海格力智能装备有限公司 | 印制电路板组件的检测方法、装置、存储介质和处理器 |
CN112014725B (zh) * | 2020-09-02 | 2023-03-10 | 韩熔 | 电子电路板的多结点波形预存储故障检测方法 |
US11537114B2 (en) * | 2021-03-01 | 2022-12-27 | Renesas Electronics America Inc. | Device and method for pre-bootup fault control of a driver output |
CN114236352B (zh) * | 2021-12-13 | 2023-09-22 | 航天科技控股集团股份有限公司 | 车载终端模块印制板的全自动检测系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4620304A (en) * | 1982-09-13 | 1986-10-28 | Gen Rad, Inc. | Method of and apparatus for multiplexed automatic testing of electronic circuits and the like |
US4714875A (en) * | 1984-04-16 | 1987-12-22 | Mars, Inc. | Printed circuit board fault location system |
DD268306A1 (de) * | 1987-12-05 | 1989-05-24 | Robotron Elektronik | Verfahren und schaltungsanordnung zum pruefen der verbindungsleitungen von auf mehrlagenleiterplatten angeordneten multichipmodulen |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE137978C (de) * | ||||
GB268306A (en) * | 1926-03-24 | 1927-08-18 | Michael Polanyi | Apparatus for determining the composition of copper and zinc alloys |
US3763430A (en) * | 1972-01-14 | 1973-10-02 | Burroughs Corp | Circuit testing method and apparatus |
SE380102B (de) * | 1974-11-25 | 1975-10-27 | Malmoe Testequipment Ab | |
US4176780A (en) * | 1977-12-06 | 1979-12-04 | Ncr Corporation | Method and apparatus for testing printed circuit boards |
US4194113A (en) * | 1978-04-13 | 1980-03-18 | Ncr Corporation | Method and apparatus for isolating faults in a logic circuit |
US4565966A (en) * | 1983-03-07 | 1986-01-21 | Kollmorgen Technologies Corporation | Method and apparatus for testing of electrical interconnection networks |
US4635259A (en) * | 1983-08-01 | 1987-01-06 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring response signals during automated testing of electronic circuits |
US4625313A (en) * | 1984-07-06 | 1986-11-25 | Tektronix, Inc. | Method and apparatus for testing electronic equipment |
GB2172403B (en) * | 1985-03-15 | 1988-11-02 | Membrain Ltd | Method for operating automatic test equipment |
US4709366A (en) * | 1985-07-29 | 1987-11-24 | John Fluke Mfg. Co., Inc. | Computer assisted fault isolation in circuit board testing |
US5032783A (en) * | 1985-10-23 | 1991-07-16 | Texas Instruments Incorporated | Test circuit and scan tested logic device with isolated data lines during testing |
US5153521A (en) * | 1986-09-18 | 1992-10-06 | Digital Equipment Corporation | Broken wire detector for use in a massively parallel array processing system |
US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
US4791359A (en) * | 1987-11-18 | 1988-12-13 | Zehntel, Inc. | Method of detecting possibly electrically-open connections between circuit nodes and pins connected to those nodes |
US4841240A (en) * | 1988-01-29 | 1989-06-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for verifying the continuity between a circuit board and a test fixture |
US4947106A (en) * | 1988-03-31 | 1990-08-07 | Hewlett-Packard Company | Programmatically generated in-circuit test of analog to digital converters |
US5079707A (en) * | 1990-01-19 | 1992-01-07 | The Boeing Company | Integrated certification-calibration system for a testing system having multiple test instruments |
FR2662259B1 (fr) * | 1990-05-17 | 1992-09-18 | Commissariat Energie Atomique | Dispositif automatique pour la mesure de caracteristiques concernant des composants electroniques. |
US5144229A (en) * | 1991-08-30 | 1992-09-01 | Hewlett-Packard Company | Method for selectively conditioning integrated circuit outputs for in-circuit test |
US5448166A (en) * | 1992-01-03 | 1995-09-05 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
US5323108A (en) * | 1992-01-23 | 1994-06-21 | Hewlett-Packard Company | Method for generating functional tests for printed circuit boards based on pattern matching of models |
US5504432A (en) * | 1993-08-31 | 1996-04-02 | Hewlett-Packard Company | System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment |
-
1993
- 1993-08-31 US US08/114,592 patent/US5504432A/en not_active Expired - Fee Related
-
1994
- 1994-05-19 DE DE4417573A patent/DE4417573C2/de not_active Expired - Fee Related
- 1994-08-31 JP JP23063794A patent/JP3611603B2/ja not_active Expired - Fee Related
- 1994-08-31 GB GB9417482A patent/GB2281403B/en not_active Expired - Fee Related
-
1995
- 1995-11-17 US US08/559,905 patent/US5977775A/en not_active Expired - Fee Related
-
1999
- 1999-07-25 US US09/360,443 patent/US6051979A/en not_active Expired - Fee Related
- 1999-07-26 US US09/361,369 patent/US6291978B1/en not_active Expired - Fee Related
- 1999-07-26 US US09/361,368 patent/US6191570B1/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4620304A (en) * | 1982-09-13 | 1986-10-28 | Gen Rad, Inc. | Method of and apparatus for multiplexed automatic testing of electronic circuits and the like |
US4714875A (en) * | 1984-04-16 | 1987-12-22 | Mars, Inc. | Printed circuit board fault location system |
DD268306A1 (de) * | 1987-12-05 | 1989-05-24 | Robotron Elektronik | Verfahren und schaltungsanordnung zum pruefen der verbindungsleitungen von auf mehrlagenleiterplatten angeordneten multichipmodulen |
Non-Patent Citations (1)
Title |
---|
Firmenschrift: HP FTS-40 Functional System, Hew- lett Packard Company, Palo Alto, Calif., 11/94 * |
Also Published As
Publication number | Publication date |
---|---|
JPH0783988A (ja) | 1995-03-31 |
US6051979A (en) | 2000-04-18 |
GB2281403B (en) | 1997-04-16 |
US5977775A (en) | 1999-11-02 |
US6291978B1 (en) | 2001-09-18 |
US5504432A (en) | 1996-04-02 |
GB9417482D0 (en) | 1994-10-19 |
GB2281403A (en) | 1995-03-01 |
DE4417573A1 (de) | 1995-03-09 |
JP3611603B2 (ja) | 2005-01-19 |
US6191570B1 (en) | 2001-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4417573C2 (de) | Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser Testanordnung | |
DE60122066T2 (de) | Integrierte schaltung mit testinterface | |
DE10191490B4 (de) | Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen | |
DE10082751C2 (de) | Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion | |
DE10004628B4 (de) | Vorrichtung und Verfahren zur Analyse von Mehrkanalbauteilen sowie zugehöriges Kalibrierungsverfahren | |
DE3825260C2 (de) | Verfahren zur fehlerdiagnose an elektrischen schaltungen und anordnung zum durchfuehren des verfahrens | |
DE3111852C2 (de) | ||
DE10136443B4 (de) | Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion | |
DE69534036T2 (de) | Architektur für automatische RF-Signal Testanordnung | |
DE3884049T2 (de) | System zur Übertragungskontrolle eines integrierten Schaltkreises. | |
DE19915398B4 (de) | Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät | |
DE60025247T2 (de) | Schaltung und verfahren zum testen und kalibrieren | |
DE69733789T2 (de) | Hochauflösendes Stromversorgungsprüfsystem | |
DE2854549C2 (de) | ||
DE3877862T2 (de) | Bestimmung der ausrichtung von bauteilen. | |
DE112008000865B4 (de) | Kalibrieren eines Testers bzw. einer Testeinrichtung unter Verwendung von ESD Schutzschaltungen | |
DE4434927C2 (de) | Verfahren zum Testen einer Schaltungsplatine | |
DE102019103144B4 (de) | Einrichtung und Verfahren zur Überwachung der Zuverlässigkeit einer Zellenimpedanzmessung einer Batteriezelle | |
DE60219502T2 (de) | Gerät und verfahren zur eichung und validierung von hochleistungs-stromversorgungen für testgeräte | |
DE69710842T2 (de) | Verfahren und Einrichtung zur Ruhestrombestimmung | |
DE10255113A1 (de) | Systeme und Verfahren zum Erleichtern eines Testens von Anschlußflächentreibern integrierter Schaltungen | |
DE10138556C1 (de) | Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung | |
DE10355116B4 (de) | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung | |
DE69811950T2 (de) | Elektronische überwachungsschaltung für elektrische spannung | |
DE102005016127B4 (de) | Sensorsystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US |
|
8339 | Ceased/non-payment of the annual fee |