DE3884049T2 - System zur Übertragungskontrolle eines integrierten Schaltkreises. - Google Patents
System zur Übertragungskontrolle eines integrierten Schaltkreises.Info
- Publication number
- DE3884049T2 DE3884049T2 DE88303947T DE3884049T DE3884049T2 DE 3884049 T2 DE3884049 T2 DE 3884049T2 DE 88303947 T DE88303947 T DE 88303947T DE 3884049 T DE3884049 T DE 3884049T DE 3884049 T2 DE3884049 T2 DE 3884049T2
- Authority
- DE
- Germany
- Prior art keywords
- digital component
- circuit
- lead
- conductor
- ttl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010230 functional analysis Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die Erfindung betrifft allgemein Meß- und Prüfvorrichtungen und insbesondere Schaltungsprüfgeräte zum Prüfen digitaler Bauteile.
- Die Qualitätskontrolle von Herstellung und Produktion erfordert eine Implementierung von Systemen zum Prüfen elektronischer Bauteile, nachdem sie körperlich auf eine gedruckte Leiterplatte gelötet worden sind.
- Zum Prüfen der Bauteile wurden mehrere verschiedene Lösungswege vorgeschlagen. Bei einer Funktionsprüfung wird beispielsweise ein Verfahren zum Anlegen vorgegebener Eingangssignale und Überwachen des Ausgangssignals der gedruckten Leiterplatte eingesetzt, um zu ermitteln, ob alle Bauteile anwesend sind und richtig arbeiten. Obwohl mit der Funktionsprüfung, im Sinne eines Endergebnisses, sehr gut ermittelt werden kann, ob die gedruckte Leiterplatte richtig arbeitet, sieht sie wenig oder keine Information bezüglich einer Funktionsanalyse der einzelnen Bauteile auf der Platte vor. Komplexe Programmierungstechniken wurden eingesetzt, um begrenzte Information über den Ort der nicht funktionierenden Bauteile auf der Platte vorzusehen, indem die Eingangsdaten sorgfältig ausgewählt und die Ausgangsdaten analysiert wurden. Solche Systeme sind komplex, ihre Implementierung ist oft teuer, und sie liefern normalerweise nur ungenaue Information über den Ort der fehlerhaften Bauteile.
- Aufgrund dieser Beschränkungen der Funktionsprüfung wurden Schaltungsprüfverfahren verwendet, welche die Bauteile auf der Platte einzeln prüfen, um zu ermitteln, ob sie richtig arbeiten. Auf diese Weise können nicht funktionierende Bauteile leicht identifiziert und ersetzt werden, um zu verhindern, daß die gesamte Leiterplatte ausgemustert werden muß.
- Eine andere Art von Prüfgeräten, die einfachere Prüfungen vorsehen und deren Implementierung weniger teuer ist, sind die Herstellungsfehleranalysatoren, die so ausgelegt sind, daß sie Herstellungsfehler, wie Kurzschlüsse auf einer gedruckten Leiterplatte, fehlende IC's, umgeknickte Anschlußstifte von Bauteilen etc., lokalisieren. Ein Prüfgerät dieser Art ist in der GB-A-2 167 196 beschrieben. Obwohl diese Geräte zum Auffinden von Kurzschlüssen und groben analogen Fehlern recht brauchbar sind, sind sie zum Prüfen digitaler Bereiche der Platte unrentabel. Es besteht also Bedarf nach einer Vorrichtung, die die Funktionen eines Herstellungsfehlersanalysators ausführen kann, um zu ermitteln, ob ein digitales Bauteil anwesend und in der Schaltung richtig angeschlossen ist. Ferner soll in Verbindung mit einer solchen Prüfung ein Verfahren zum Prüfen der Übertragungseigenschaften der digitalen Bauteile vorgesehen werden.
- Die vorliegende Erfindung überwindet die Nachteile und Beschränkungen des Standes der Technik, indem sie ein System und ein Verfahren vorsieht, um zu bestimmen, ob digitale Bauteile anwesend und auf einer gedruckten Leiterplatte richtig angeschlossen sind. Die vorliegende Erfindung ermittelt, ob Eingangs- und Ausgangsanschlußstifte, sowie ein Massestift für Transistor-Transistor-Logik(TTL)-Bauteile und Metalloxidhalbleiter(MOS)-Bauteile leitend mit einer Schaltung auf einer gedruckten beiterplatte verbunden sind, und ob die richtigen leitenden Pfade zwischen den Verbindungsstiften und dem Massestift über den Halbleiter bestehen.
- Erfindungsgemäß legt eine Vormagnetisierungs-Stromquelle einen Vormagnetisierungsstrom an entweder den Eingang oder den Ausgang einer TTL-Schaltung und den Eingang einer CMOS-Schaltung an, um eine zwischen diesem Anschluß und einem Masseanschluß des digitalen Bauteils bestehende Diodengrenzschicht (Dioden- PN-Übergang) in Durchlaßrichtung vorzuspannen. Eine zweite Stromquelle legt einen Prüfstrom, normalerweise in Form eines großen Stromimpulses an den anderen Anschluß des digitalen Bauteiles an, d. h., entweder den Eingangs- oder den Ausgangsanschluß eines TTL-Bauteiles oder den Ausgang eines CMOS- Bauteiles, der einen Spannungsabfall über einen Eigenwiderstand des digitalen Bauteiles bewirkt, welcher zu den beiden Eingangs- und Ausgangsanschlüssen des digitalen Bauteiles in Reihe liegt. Dies bewirkt einen Spannungsabfall an dem vorgespannten oder vormagnetisierten Anschluß, der angibt, daß das digitale Bauteil in der Schaltung richtig angeschlossen ist und daß zwischen den Anschlußstiften und dem Massestift des digitalen Bauteils die richtigen leitenden Pfade vorhanden sind.
- Der Vorteil dieses Systems ist, daß es ein einfaches und kostengünstiges System vorsieht, welches einem Herstellungsfehleranalysator für digitale Bauteile, wie TTL- und CMOS-Bauteile, gleichwertig ist, und welches zusätzlich Übertragungsprüfungen durchführt, um zu bestimmen, ob durch diese digitalen Bauteile hindurch die richtige Leitfähigkeit vorhanden ist. Die vorliegende Erfindung führt also nicht nur die Funktion von Herstellungsfehleranalysatoren für digitalen Bauteile aus, sie sieht zusätzlich eine begrenzte Übertragungsprüfung der Bauteile auf einfache und kostengünstige Weise vor, die den Herstellungsfehleranalysatoren gleichwertig ist.
- In den Zeichnungen ist zur Erläuterung ein bevorzugtes Ausführungsbeispiel der Erfindung wiedergegeben. Es zeigen:
- Fig. 1 eine schematische Gesamtansicht einer Implementierung der erfindungsgemäßen Vorrichtung,
- Fig. 2 eine schematische Darstellung einer typischen TTL- Schaltung und
- Fig. 3 die Realisierung der vorliegenden Erfindung mit einer vereinfachten schematischen Darstellung der TTL-Schaltung von Fig. 2.
- Eine gedruckte Leiterplatte 10 weist eine Vielzahl sowohl von analogen als auch von digitalen Bauteilen 12 auf, die mittels Bauteilanschlüssen über mehrere Leiter 14 verbunden sind, welche eine Schaltung auf der gedruckten Leiterplatte 10 bilden. Ein Prüfbett 16 hat mehrere Anschlußstife 18, die zum Kontaktieren der Leiter 14 bei vorgegebenen Stellen dienen, um Prüfsignale anzulegen und bei vorgegebenen Stellen innerhalb der gedruckten Leiterplatte 10 Antwortsignale zu erfassen. Leiter 20 verbinden die Anschlußstifte 18 mit einem Prüfsystem 22. Das Prüfsystem 22 umfaßt die notwendigen Signalgeneratoren und Signalverarbeitungseinrichtungen, um die Operationen und die Analyse gemäß der vorliegenden Erfindung durchzuführen und eine Anzeige für eine Anzeigevorrichtung 24 vorzusehen, welche alle Fehler angibt, die in der Schaltung der gedruckten Leiterplatte 20 vorhanden sein können.
- Fig. 2 zeigt schematisch einen Teil einer typischen Transistor-Transistor-Logik(TTL)-Schaltung, die ein digitales Bauteil umfaßt, welches in vielen Schaltungen häufig verwendet wird. Die in Fig. 2 gezeigte Schaltung kann mit TTL- oder Metalloxidhalbleiter(MOS)-Bauteilen, wie komplementären Metalloxidhalbleitern (CMOS), realisiert sein. Obwohl die in Fig. 2 gezeigte Schaltung als ein CMOS-Schaltkreis etwas anders implementiert sein könnte und etwas anders arbeiten könnte, sind der Gesamtaufbau und die Gesamtfunktion ähnlich der TTL-Implementierung. Die vorliegende Erfindung kann also zur Verwendung mit CMOS-Bauteilen mit geringfügigen Abänderungen implementiert werden, wie oben erläutert.
- Fig. 2 zeigt eine schematische Teildarstellung der Bauteile, die für die vorliegende Erfindung von Interesse sind. Der Eingang 26 der TTL-Schaltung von Fig. 2 ist mit einem Transistor 28 und einer Schutzdiode 30 verbunden. Ein Widerstand 32 ist mit einem VCC-Eingang 34 und dem Basisanschluß des Transistors 28 verbunden. Ein Ausgang 36 ist mit einer parasitären Diode verbunden, die inhärent zwischen dem Silizium und dem Substrat des TTL-Gliedes gebildet ist. Der Ausgang 36 ist auch mit dem Kollektoranschluß eines Transistors 40 verbunden, der als ein offener Stromkreis erscheint, wenn Strom durch den Ausgang 36 gezogen wird, bis der Basisanschluß des Transistors 40 in den Ein-Zustand vorgespannt wird. Ein Widerstand 42 ist zwischen dem VCC-Anschluß 34 und der Basis eines Transistors 44 angeschlossen. Der Emitteranschluß des Transistors 44 ist mit der Basis eines Transistors 46 verbunden. Der Emitteranschluß des Transistors 46 ist mit dem Ausgang 36 verbunden.
- Das TTL-Halbleiterbauteil von Fig. 2 ist schematisch als die Halbleiterschaltung 47 von Fig. 3 dargestellt. Fig. 3 ist eine schematische Darstellung, die angibt, auf welche Weise die vorliegende Erfindung mit einer Schaltung wie der von Fig. 2 implementiert wird. Wie in Fig. 3 gezeigt, ist eine erste Stromquelle 48 mit dem Ausgang 36 der TTL-Schaltung verbunden, und eine zweite Stromquelle 50 ist mit dem Eingang 26 der TTL- Schaltung verbunden. Bei der Realisierung der vorliegenden Erfindung mit TTL-Schaltungen können die Stromquellen 48 und 50 wie gezeigt angeschlossen sein, oder umgekehrt, d. h., indem die Stromquelle 48 mit dem Eingang 26 und die Stromquelle 50 mit dem Ausgang 36 verbunden ist, um gleichgünstige Ergebnisse zu erzielen. Mit anderen Worten, es muß nicht zwischen dem Eingang und dem Ausgang der Schaltung unterschieden werden, um die vorliegende Erfindung auszuführen, was weiter dazu beiträgt, daß die vorliegende Erfindung einfach und leicht implementierbar ist. In Fig. 3 weist ein Eigenwiderstand 52 einen verteilten Widerstandswert auf, welcher sich aus dem Bonddraht des Massestiftes des Halbleiterbauteiles, sowie Metallisierungs- und Substratwiderständen ergibt, die auf dem Halbleiterchip vorhanden sind. Sowohl die parasitäre Diode 38 als auch die Schutzdiode 30 sind in Reihe zu dem Eigenwiderstand 52 angeschlossen. Dioden 54 und 56 stellen die Basis/Emitter-Übergänge der Transistoren 44 und 46 dar. Ein Widerstand 42 ist in Reihe mit dem Basis/Emitter-Übergang 54 an VCC angeschlossen. Ähnlich umfaßt eine Diode 58 den Basis/Emitter-Übergang des Transistors 28, der in Reihe mit dem Widerstand 32 an VCC angeschlossen ist. Der Ausgang 36 ist leitend mit einem Leiter 60 verbunden, welcher einem der Leiter 14 (Fig. 1) auf der gedruckten Leiterplatte 10 entspricht. Ähnlich entspricht ein Leiter 62 einem der Leiter 14 (Fig. 1), welcher leitend mit dem Eingang 26 des Halbleiterbauteils 47 verbunden ist, und ein Leiter 66 entspricht dem Masseleiter der Leiter 14 (Fig. 1), welcher leitend mit dem Massestift 53 des Halbleiterbauteils 47 verbunden ist.
- In Betrieb erzeugt die Stromquelle 48 einen Vormagnetisierungsstrom, der die parasitäre Diode 38 in Durchlaßrichtung vorspannt, so daß immer dann ein Strom durch den Eigenwiderstand 52 fließt, wenn der Leiter 60 leitend mit dem Ausgang 36 verbunden ist. Da schon ein minimaler, von der Stromquelle 48 erzeugter Vormagnetisierungsstrom ausreicht, um die parasitäre Diode 38 in Durchlaßrichtung vorzuspannen, ist am Knoten 64 ein gut erfaßbarer Spannungsabfall (V&sub0;) nicht erfaßbar, weil der Eigenwiderstand 52 sehr klein ist. Die Stromquelle 50 erzeugt einen großen Stromimpuls, der die Schutzdiode 30 in Durchlaßrichtung vorspannt und immer dann einen großen Strom durch den Eigenwiderstand 52 zieht, wenn der Leiter 62 mit dem Eingang 26 leitend verbunden ist. Da die Stromquelle 50 einen großen Stromimpuls erzeugt, ist beim Knoten 64 ein Spannungsabfall über dem Widerstand 52 erfaßbar, weil der Eigenwiderstand 52 mit dem Eingang 26 und mit dem Ausgang 36 seriell verbunden ist, wie in Fig. 3 gezeigt. Die Erzeugung eines Spannungsabfalls am Knoten 64 tritt also auf, wenn der Leiter 62 leitend mit dem Eingang 26, dem Masseanschluß 66, und der Leiter 60 leitend mit dem Ausgang 36 verbunden ist. Auf diese Weise können einfache und leichte Übertragungsprüfungen mit den Halbleiterbauteilen durchgeführt werden, um zu bestimmen, ob Eingangs-, Ausgangs- und Massestifte richtig mit dem Schaltkreis verbunden sind und ob die richtigen leitenden Pfade durch die Halbleiterbauteile hindurch existieren.
- Manchmal gibt es parallele leitende Pfade in bestimmten Schaltungstopologien, aus denen sich fehlerhafte Prüf-Ansprechsignale ergeben können. Immer wenn dies vorkommt, können herkömmliche Schutztechniken verwendet werden, um parallele leitende Pfade zu erden und sicherzustellen, daß Veränderungen der Ausgangsspannung (V&sub0;) beim Knoten 64 nur als Resultat von Veränderungen des durch den Eigenwiderstand 52 fließenden Stromes auftreten.
- Die vorliegende Erfindung schafft daher ein einfaches Prüfsystem, das nach Art eines Herstellungsfehler-Prüfanalysators leicht implementiert werden kann, um zu bestimmen, ob die Eingangs-, Ausgangs- und Massestifte eines TTL- oder CMOS-Halbleiterbauteiles richtig mit einer Schaltung einer gedruckten Leiterplatte verbunden sind, sowie um eine begrenzte Funktionsprüfung eines Bauteiles vorzusehen, indem ermittelt wird, ob die richtigen leitenden Pfade innerhalb des Halbleiterbauteiles vorhanden sind. Prüfverfahren nach der vorliegenden Erfindung verbessern Standard-Herstellungsfehleranalysatoren ganz erheblich, welche nur beschränkte Möglichkeiten zum Prüfen digitaler Bauteile in einer Schaltung vorsehen. Die vorliegende Erfindung kann nicht nur digitale Bauteile prüfen, um Herstellungsfehleranalysatoren zu ergänzen, sondern sie kann auch eine Übertragungsprüfung des digitalen Bauteiles vorsehen.
- Die vorstehende Beschreibung der Erfindung dient deren Erläuterung und Beschreibung. Sie ist weder erschöpfend, noch schränkt sie die Erfindung auf genau die offenbarte Form ein, und andere Modifikationen und Variationen im Lichte der obigen Lehre können möglich sein. Das Ausführungsbeispiel wurde gewählt und beschrieben, um die Grundsätze der Erfindung und ihre praktische Anwendung möglichst gut zu erläutern, so daß der Fachmann auf diesem Gebiet die Erfindung in ihren verschiedenen Ausführungsformen und Modifikationen für die jeweils gewünschte Anwendung gut nutzen kann.
Claims (5)
1. System zum Bestimmen der Anwesenheit eines digitalen
Bauteiles (47) in einem Schaltkreis,
gekennzeichnet durch
eine erste Stromquelle (48) zum Anlegen eines
Vormagnetisierungsstromes an einen ersten, mit einer ersten
Anschlußleitung des digitalen Bauteiles (47) verbundenen
Leiter (60), der ausreicht, um eine Diodengrenzschicht
des digitalen Bauteiles (47), die zwischen der ersten
Anschlußleitung und einer Masseanschlußleitung (66) des
digitalen Bauteiles (47) existiert, in Durchlaßrichtung
vorzuspannen,
eine zweite Stromquelle (50) zum Anlegen eines
Prüfstromes an einen zweiten, mit einer zweiten
Anschlußleitung des digitalen Bauteiles (47) verbundenen Leiter
(62), der ausreicht, um einen erfaßbaren Spannungsabfall
bei dem ersten Leiter (60) zu bewirken, der sich aus dem
Prüfstrom ergibt, der durch einen Eigenwiderstand (52)
des digitalen Bauteiles (47) fließt, das immer dann,
wenn das digitale Bauteil (47) in dem Schaltkreis
anwesend und angeschlossen ist, mit sowohl der ersten als
auch der zweiten Anschlußleitung in Reihe geschaltet ist.
2. System nach Anspruch 1, bei dem das digitale Bauteil
(47) einen TTL-Stromkreis umfaßt und die erste
Anschlußleitung einen Eingangsanschluß (26) für den TTL-
Stromkreis aufweist und die zweite Anschlußleitung einen
Eingangsanschluß (36) für den TTL-Stromkreis aufweist.
3. System nach Anspruch 1, bei dem das digitale Bauteil
(47) einen TTL-Stromkreis umfaßt und die erste
Anschlußleitung einen Ausgangsanschluß (36) für den
TTL-Stromkreis aufweist und die zweite Anschlußleitung einen
Eingangsanschluß (26) für den TTL-Stromkreis aufweist.
4. System nach Anspruch 1, bei dem das digitale Bauteil
(47) einen Metalloxidhalbleiter umfaßt und die erste
Anschlußleitung einen Eingangsanschluß (26) für den
Metalloxidhalbleiter aufweist und die zweite
Anschlußleitung einen Ausgangsanschluß (36) für den
Metalloxidhalbleiter aufweist.
5. Verfahren zum Bestimmen der Anwesenheit eines digitalen
Bauteiles (47) in einem Schaltkreis,
gekennzeichnet durch die folgenden Verfahrensschritte:
Anlegen eines Vormagnetisierungsstromes an einen ersten,
mit einer ersten Anschlußleitung des digitalen Bauteiles
(47) verbundenen Leiter (60) des Schaltkreises, der
ausreicht, um eine Diodengrenzschicht in Durchlaßrichtung
vorzuspannen, die zwischen der ersten Anschlußleitung
und einer Masseanschlußleitung (53) des digitalen
Bauteiles (47) existiert,
Anlegen eines Prüfstromes (50) an einen zweiten, mit
einer zweiten Anschlußleitung des digitalen Bauteiles
(47) verbundenen Leiter (62) des Schaltkreises, der
ausreicht, um einen erfaßbaren Spannungsabfall zwischen
einem dritten Leiter (66), der mit der
Masseanschlußleitung (53) verbunden ist, und dem ersten Leiter (60) zu
bewirken, wobei der erfaßbare Spannungsabfall sich aus
dem Prüfstrom (50) ergibt, der durch einen
Eigenwiderstand (52) des digitalen Bauteiles fließt, welches mit
sowohl der ersten als auch der zweiten Anschlußleitung
in Reihe geschaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/052,528 US4779041A (en) | 1987-05-20 | 1987-05-20 | Integrated circuit transfer test device system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3884049D1 DE3884049D1 (de) | 1993-10-21 |
DE3884049T2 true DE3884049T2 (de) | 1994-04-21 |
Family
ID=21978205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE88303947T Expired - Fee Related DE3884049T2 (de) | 1987-05-20 | 1988-04-29 | System zur Übertragungskontrolle eines integrierten Schaltkreises. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4779041A (de) |
EP (1) | EP0292137B1 (de) |
JP (1) | JP2621927B2 (de) |
KR (1) | KR920002875B1 (de) |
DE (1) | DE3884049T2 (de) |
HK (1) | HK54694A (de) |
SG (1) | SG65594G (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4894605A (en) * | 1988-02-24 | 1990-01-16 | Digital Equipment Corporation | Method and on-chip apparatus for continuity testing |
US5034687A (en) * | 1989-10-16 | 1991-07-23 | Vlsi Technology, Inc. | Signature indicating circuit |
US5059897A (en) * | 1989-12-07 | 1991-10-22 | Texas Instruments Incorporated | Method and apparatus for testing passive substrates for integrated circuit mounting |
US5101152A (en) * | 1990-01-31 | 1992-03-31 | Hewlett-Packard Company | Integrated circuit transfer test device system utilizing lateral transistors |
US5072175A (en) * | 1990-09-10 | 1991-12-10 | Compaq Computer Corporation | Integrated circuit having improved continuity testability and a system incorporating the same |
US5561373A (en) * | 1990-10-09 | 1996-10-01 | Fujitsu Limited | Method and device for detecting electrostatic stress applied to a product semiconductor device during each production process |
US5111137A (en) * | 1990-10-29 | 1992-05-05 | Hewlett-Packard Company | Method and apparatus for the detection of leakage current |
US5101154A (en) * | 1990-11-13 | 1992-03-31 | Motorola, Inc. | Open bond detector for an integrated circuit |
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US5625292A (en) * | 1990-12-20 | 1997-04-29 | Hewlett-Packard Company | System for measuring the integrity of an electrical contact |
US5557209A (en) * | 1990-12-20 | 1996-09-17 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US5124660A (en) * | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US5265099A (en) * | 1991-02-28 | 1993-11-23 | Feinstein David Y | Method for heating dynamic memory units whereby |
DE4110551C1 (de) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
JP2969391B2 (ja) * | 1991-05-24 | 1999-11-02 | 株式会社新川 | ボンド点極性設定装置 |
US5696451A (en) * | 1992-03-10 | 1997-12-09 | Hewlett-Packard Co. | Identification of pin-open faults by capacitive coupling |
US5565767A (en) * | 1992-04-16 | 1996-10-15 | Mega Chips Corporation | Base substrate of multichip module and method for inspecting the same |
US5294883A (en) * | 1992-08-04 | 1994-03-15 | International Business Machines Corporation | Test detector/shutoff and method for BiCMOS integrated circuit |
JP3214766B2 (ja) * | 1992-08-06 | 2001-10-02 | アジレント・テクノロジーズ・インク | 接続検査のための装置 |
US5420500A (en) * | 1992-11-25 | 1995-05-30 | Hewlett-Packard Company | Pacitive electrode system for detecting open solder joints in printed circuit assemblies |
DE4309842C1 (de) * | 1993-03-26 | 1994-06-16 | Arnold Edv Gmbh | Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens |
US5631572A (en) * | 1993-09-17 | 1997-05-20 | Teradyne, Inc. | Printed circuit board tester using magnetic induction |
US5521513A (en) | 1994-10-25 | 1996-05-28 | Teradyne Inc | Manufacturing defect analyzer |
JP3727103B2 (ja) * | 1996-04-05 | 2005-12-14 | 三菱電機株式会社 | 半導体素子の試験方法 |
US5786700A (en) * | 1996-05-20 | 1998-07-28 | International Business Machines Corporation | Method for determining interconnection resistance of wire leads in electronic packages |
US5818251A (en) * | 1996-06-11 | 1998-10-06 | National Semiconductor Corporation | Apparatus and method for testing the connections between an integrated circuit and a printed circuit board |
DE19742055C2 (de) * | 1997-09-24 | 2000-02-24 | Ita Ingb Testaufgaben Gmbh | Vorrichtung zum Testen von Schaltungsplatinen |
FR2769131B1 (fr) * | 1997-09-29 | 1999-12-24 | St Microelectronics Sa | Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif |
GB2394780B (en) * | 2002-10-29 | 2006-06-14 | Ifr Ltd | A method of and apparatus for testing for integrated circuit contact defects |
DE10256819A1 (de) * | 2002-12-04 | 2004-06-24 | Digitaltest Gesellschaft für elektronische Testsysteme mbH | Verfahren zum Testen elektrischer Bauelemente |
US7049842B2 (en) * | 2003-12-18 | 2006-05-23 | Texas Instruments Incorporated | Simultaneous pin short and continuity test on IC packages |
TWI330257B (en) * | 2007-06-05 | 2010-09-11 | Jingsyun Wang | Integrated circuit and testing circuit therein |
CN103713229A (zh) * | 2013-12-25 | 2014-04-09 | 陕西海泰电子有限责任公司 | 一种电缆虚焊检测系统及检测方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3969670A (en) * | 1975-06-30 | 1976-07-13 | International Business Machines Corporation | Electron beam testing of integrated circuits |
GB2038490B (en) * | 1978-12-21 | 1983-02-09 | Measurement Tech Ltd | Electrical circuit testing |
JPS573059A (en) * | 1980-06-10 | 1982-01-08 | Fujitsu Ltd | Detecting method for defective packaging of element of logical circuit |
US4595875A (en) * | 1983-12-22 | 1986-06-17 | Monolithic Memories, Incorporated | Short detector for PROMS |
US4670708A (en) * | 1984-07-30 | 1987-06-02 | Monolithic Memories, Inc. | Short detector for fusible link array using a pair of parallel connected reference fusible links |
GB8428405D0 (en) * | 1984-11-09 | 1984-12-19 | Membrain Ltd | Automatic test equipment |
WO1986004995A1 (en) * | 1985-02-25 | 1986-08-28 | Burroughs Corporation | Logic circuit having improved testability for defective via contacts |
US4638243A (en) * | 1985-06-05 | 1987-01-20 | Monolithic Memories, Inc. | Short detector for fusible link array using single reference fuse |
-
1987
- 1987-05-20 US US07/052,528 patent/US4779041A/en not_active Expired - Lifetime
-
1988
- 1988-04-29 DE DE88303947T patent/DE3884049T2/de not_active Expired - Fee Related
- 1988-04-29 EP EP88303947A patent/EP0292137B1/de not_active Expired - Lifetime
- 1988-05-19 KR KR1019880005837A patent/KR920002875B1/ko not_active IP Right Cessation
- 1988-05-20 JP JP63123714A patent/JP2621927B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-12 SG SG65594A patent/SG65594G/en unknown
- 1994-05-24 HK HK54694A patent/HK54694A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920002875B1 (ko) | 1992-04-06 |
SG65594G (en) | 1994-11-25 |
EP0292137A3 (en) | 1990-09-12 |
EP0292137A2 (de) | 1988-11-23 |
DE3884049D1 (de) | 1993-10-21 |
HK54694A (en) | 1994-06-03 |
EP0292137B1 (de) | 1993-09-15 |
US4779041A (en) | 1988-10-18 |
KR880014380A (ko) | 1988-12-23 |
JPS63302383A (ja) | 1988-12-09 |
JP2621927B2 (ja) | 1997-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3884049T2 (de) | System zur Übertragungskontrolle eines integrierten Schaltkreises. | |
DE69128189T2 (de) | Identifizierung von nichtverbundenen Anschlussstiften durch kapazitive Kopplung durch das Gehäuse der integrierten Schaltung | |
DE3877862T2 (de) | Bestimmung der ausrichtung von bauteilen. | |
DE4417573C2 (de) | Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser Testanordnung | |
DE69329567T2 (de) | Identifikation von offenen Anschlussfehlern durch kapazitive Kopplung | |
EP0507168B1 (de) | Verfahren zum Testen von auf Platinen eingelöteten integrierten Halbleiterschaltkreisen und Verwendung eines Transistortesters für dieses Verfahren | |
DE2854549C2 (de) | ||
DE19801557B4 (de) | Kontakt-Prüfschaltung in einer Halbleitereinrichtung | |
DE398605T1 (de) | Integrierter schaltungschip mit metallzwischenverbindungen. | |
DE4026326A1 (de) | Integriertes halbleiterschaltungsplaettchen | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
EP0074417B1 (de) | Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert | |
DE69021036T2 (de) | Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren. | |
DE69019436T2 (de) | Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen. | |
DE69325751T2 (de) | Verfahren zum Testen des Kontakts zwischen einem integrierten Baustein und einer Leiterplatte | |
DE69312263T2 (de) | Testverfahren und -anordnung für integrierte Leistungsschaltungen | |
EP0705439B1 (de) | Testvorrichtung sowie -verfahren für einen auf einer platine eingelöteten ic | |
DE19813503C1 (de) | Schaltungsanordnung zum Verhindern von bei Kontaktfehlern auftretenden falschen Ergebnissen beim Testen einer integrierten Schaltung | |
EP0124761A1 (de) | Einrichtung zur Prüfung von elektrische Schaltkreise enthaltenden Prüflingen | |
EP0733910B1 (de) | Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen | |
EP0508061B1 (de) | Schaltungsanordnung zum Testen integrierter Schaltungen | |
EP0729034A2 (de) | Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen | |
EP1860447B1 (de) | Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung | |
DE69320535T2 (de) | Verfahren zum Prüfen der Verbindungen elektronischer Karten | |
DE69709329T2 (de) | Modul mit schnittstelle zur prüfung und diagnose einer elektronischen telekommunikationseinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
8339 | Ceased/non-payment of the annual fee |