KR920002875B1 - 집적 회로 전송 검사 시스템 및 방법 - Google Patents

집적 회로 전송 검사 시스템 및 방법 Download PDF

Info

Publication number
KR920002875B1
KR920002875B1 KR1019880005837A KR880005837A KR920002875B1 KR 920002875 B1 KR920002875 B1 KR 920002875B1 KR 1019880005837 A KR1019880005837 A KR 1019880005837A KR 880005837 A KR880005837 A KR 880005837A KR 920002875 B1 KR920002875 B1 KR 920002875B1
Authority
KR
South Korea
Prior art keywords
lead
digital component
lead wire
circuit
ttl
Prior art date
Application number
KR1019880005837A
Other languages
English (en)
Other versions
KR880014380A (ko
Inventor
쥬니어 에디 엘. 윌리엄슨
Original Assignee
휴렛트-팩카드 캄파니
디. 크레이그 노들런드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛트-팩카드 캄파니, 디. 크레이그 노들런드 filed Critical 휴렛트-팩카드 캄파니
Publication of KR880014380A publication Critical patent/KR880014380A/ko
Application granted granted Critical
Publication of KR920002875B1 publication Critical patent/KR920002875B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

집적 회로 전송 검사 시스템 및 방법
제1도는 본 발명의 장치의 실시상태를 도시한 전체 개략도.
제2도는 전형적인 TTL 회로의 개략도.
제3도는 제2도에 도시한 TTL 회로의 간략화된 개략도와 함께 본 발명의 실시 상태를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
26 : 입력 리드선 36 : 출력 리드선
47 : 디지털 부품 50 : 제 2 전류원
52 : 고유 저항 53 : 접지핀
66 : 제 3 도선
본 발명은 측정 및 검사 장치에 관한 것으로, 특히 디지털 부품을 검사하기 위한 회로 내부(in-circuit) 검사 장치에 관한 것이다.
제조 및 생산의 품질 제어(quality control)는 전자 부품들이 인쇄 회로 기판상에 물리적으로 납땜된 후에 전자 부품을 검사하기 위한 시스템의 실시를 요구한다.
몇가지 상이한 방법들이 부품을 검사하기 위해 사용되어 왔다. 예를들어, 기능 검사법은 선정된 입력 신호들을 인가하고, 모든 부품들이 존재하고 양호하게 동작하고 있는지를 결정하기 위해 인쇄 회로 기판의 출력을 모니터하는 과정을 사용한다. 기능 검사법이 최종 결과로서 PC 기판이 양호하게 작동하게 있는지를 결정하는 우수한 방법을 제공할지라도, 이것은 기판상의 각 부품들의 기능 분석에 관련된 정보를 거의 또는 전혀 제공하지 못한다. 입력 데이터를 신중히 선택하여 출력 데이터를 분석함으로써 기판상의 비작동 부품들의 위치에 관한 제한된 정보를 제공하기 위해 복잡한 프로그래밍 기술이 사용되어 왔다. 이러한 시스템은 복잡하고 때로는 실시하는데 비용이 많이 들며, 통상적으로 기능 장애 부품의 위치에 관한 에매한 정보를 제공한다.
기능 검사법의 제약으로 인해, 부품들이 양호하게 동작하는지를 결정하기 위해서 기판상의 부품들을 개별적으로 검사하는 회로 내부 검사 기술이 사용되어 왔다. 이 방법으로, 기능 장애 부품들은 쉽게 식별될 수 있고, 전체 회로 기판을 파손으로부터 보호하기 위해 교체될 수 있다.
검사를 더욱 간단하게 하고 실행하기에 적은 비용이 소모되는 다른 종류의 검사 장치는 PC 기판상의 단락, 빠진 IC, 및 구부러진 부품핀등과 같은 제조 결함을 발견하도록 설계된 제조 결함 분석기이다. 이 장치는 단락 및 심한 아날로그 고장을 발견하는 작업을 행하지만, 기판의 디지털부를 검사할때에는 능력의 한계를 느낀다. 그러므로, 디지털 부품이 존재하고 회로에 적합하게 접속되는지를 결정하기 위해 제조 결합 분석기의 기능을 수행할 수 있는 장치가 필요하게 된다. 또한, 이러한 검사에 관련하여, 디지털 부품의 전송 검사를 제공하는 방법을 제공하는 것이 바람직할 수 있다.
본 발명은 디지털 부품이 존재하고 인쇄 회로 기판에 양호하게 접속되는지의 여부를 결정하기 위한 시스템 및 방법을 제공함으로써 종래 기술의 단점 및 제약을 제거한다. 본 발명은 입력과 출력 접속기핀 뿐만 아니라, 트랜지스터-트랜지스터 논리(TTL) 부품 및 금속 산화물 반도체(MOS) 부품용 접지핀이 인쇄 회로 기판상의 회로에 도전성으로 접속되고, 적합한 도전 경로가 반도체를 통해 접속기핀과 접지핀사이에 존재하는지를 결정한다.
본 발명에 따르면, 바이어싱 전류원은 디지털 부품의 리드선과 접지 리드선사이에 존재하는 다이오드 접합부를 순방향 바이어스시키기 위해 TTL 회로의 입력 또는 출력과 CMOS 회로의 입력에 바이어싱 전류를 인가시킨다. 제 2 전류원은 통상적으로 대전류 펄스 형태인 검사 전류를 디지털 부품의 다른 리드선, 즉 TTL 부품의 입력 또는 출력 리드선 또는 CMOS 부품의 출력에 인가시키므로, 직렬로 접속되는 디지털 부품의 고유 저항양단의 전압 강하를 야기시키게 된다. 이것은 디지털 부품이 회로에 양호하게 접속되고 적합한 도전 경로가 디지털 부품의 접속기핀과 접지핀 사이에 존재하는 지를 나타내는 바이어스된 리드선 상의 전압 강하를 야기시킨다.
본 시스템의 장점은 TTL 및 CMOS 부품과 같은 디지털 부품용 제조 결합 분석기와 등가인 간단하고 저렴한 시스템을 제공하고, 부수적으로 적합한 도전율이 이 디지털 부품들을 통해 존재하는지를 결정하기 위해 전송 검사를 수행한다는 것이다. 그러므로, 본 발명은 디지털 부품에 대한 제조 결합 분석기의 기능을 수행할 뿐만 아니라, 부수적으로 제조 결함 분석기와 등가인 간단하고 저렴한 방식으로 부품의 제한된 전송검사를 제공한다.
이하 첨부 도면을 참조하여 본 발명의 양호한 실시예 대하여 상세히 설명하겠다.
인쇄 회로 기판(10)은 인쇄 회로 기판(10) 상에 회로를 형성하는 다수의 도선(14)을 통해 부품 리드선에 의해 접속된 다수의 아날로그와 디지털 부품(12)을 갖고 있다. 검사 베드(bed, 16)는 검사 신호를 인가하고 인쇄 회로 기판(10) 내의 선정된 위치에서의 응답을 검출하기 위해 선정된 위치에 도선(14)을 접속시키도록 작용하는 다수의 접속기핀(18)을 갖고 있다. 도선(20)은 접속기핀(18)을 검사 시스템(22)에 접속시킨다. 검사 시스템(22)는 본 발명의 동작 및 분석을 수행하고 인쇄 회로 기판(10)의 회로내에 존재할 수도 있는 소정 결함을 표시하는 디스플레이 장치용 인쇄 회로 기판(10)의 회로내에 존재할 수도 있는 소정 결함을 표시하는 디스플레이 장치용 디스플레이를 제공하는데 필요한 신호 발생기 및 신호 처리 장치를 포함한다.
제2도는 여러 회로에 사용되는 디지털 부품으로 이루어진 전형적인 트랜지스터-트랜지스터 논리(TTL) 회로의 일부를 개략적으로 도시한 것이다. 제2도에 도시한 회로는 TTL 또는 상보 금속 산화물 반도체(CMOS)와 같은 TTL 또는 금속 산화물 반도체(MOS)로 실시될 수 있다.
제2도에 도시한 회로는 CMOS 회로내에서 약간 상이하게 실시될 수 있고 약간 상이하게 작용할 수도 있지만 전체 구성 및 전체 기능은 일반적으로 TTL 내에서의 실시와 유사하다. 그러므로, 본 발명은 후술한 바와 같이 CMOS 부품을 사용하기 위해서 약간 변형되어 실시될 수 있다.
제2도는 본 발명내의 주요 부품을 도시한 부분 개략도이다. 제2도의 TTL 회로의 입력(26)은 트랜지스터(28) 및 보호용 다이오드(30)에 접속된다. 저항기(32)는 Vcc 입력(34) 및 트랜지스터(28)의 베이스 리드선에 결합된다. 출력(36)은 TTL 장치의 실리콘과 기판사이에 본래 형성되어 있는 기생(parasitic) 다이오드에 결합된다.
또한, 출력(36)은 트랜지스터(40)의 베이스리드선이 온상태로 바이어스될때까지 전류가 출력(36)을 통해 제공될 때 개방 회로로서 나타나는 트랜지스터(40)의 콜랙터리드선에 결합된다. 저항기(42)는 Vcc 리드선(34)과 트랜지스터(44)의 베이스사이에 결합된다. 트랜지스터(46)의 에미터리드선은 출력(36)에 결합된다.
제2도에 도시한 TTL 반도체 부품은 제3도의 반도체 회로(47)로서 개략적으로 도시된다. 제3도는 본 발명이 제2도에 도시한 것과 같은 회로로 실시되는 방식을 나타내는 개략도이다. 제3도에 도시한 바와 같이, 제1전류원(48)은 TTL 회로의 출력(36)에 접속되고, 제2전류원(50)은 TTL 회로의 입력(26)에 접속된다. TTL 회로로 본 발명을 실시할 때, 전류원(48 및 50)은 동일한 성공적 결과를 달성하기 위해 도시한 바와 같이 또는 이와 반대로 접속될 수 있다. 즉 전류원(48)은 입력(26)에 결합되고, 전류원(50)은 출력(36)에 결합된다. 다시 말하면, 회로의 입력 및 출력은 본 발명을 수행하기 위해 구별될 필요가 없으므로, 본 발명의 실시를 간단하고 용이하게 한다. 제3도를 다시 참조하면, 고유 저항(52)은 반도체 부품의 접지 본드 와이어로부터 발생하는 분포(distribute)저항 뿐만 아니라, 반도체칩상에 존재하는 금속 및 기판 저항을 포함한다. 기생 다이오드(38)와 보호 다이오드(30)는 고유 저항(52)과 직렬로 접속된다.
다이오드(54 및 56)는 트랜지스터(44 및 46)의 베이스/에미터 접합부를 나타낸다. 저항기(42)는 베이스/에미터(54)와 직렬로 Vcc에 결합된다. 유사하게, 다이오드(58)는 저항기(32)와 직렬로 Vcc에 접속되는 트랜지스터(28)의 베이스/에미터 접합부를 포함한다.
출력(36)은 인쇄 회로 기판(10)상의 도선(14, 제1도)들 중 한도선을 포함하는 도선(60)에 도전성으로 접속되도록 설계된다. 유사하게, 도선(62)은 반도체 부품(47)의 입력(26)에 도전성으로 접속되는 도선(14, 제1도)들중 한도선을 포함하고, 도선(66)은 반도체 부품(47)의 접지핀(53)에 도전성으로 접속되는 도선(14, 제1도)의 접지 도선을 포함한다.
동작시에, 전류원(48)은 도선(60)이 출력(36)에 도전성으로 접속될때마다 전류가 고유 저항(52)을 통해 흐르게 하는 기생 다이오드(38)를 순방향 바이어스시키는 바이어싱 전류를 발생시킨다. 전류원(48)에 의해 발생된 바이어싱 전류가 기생 다이오드(38)를 순방향 바이어스시키기에 최소한 충분하기 때문에, 노드(64)에서 용이하게 검출가능한 전압 강하(Vo)는 고유 저항(52)이 매우 작다는 사실로 인해 검출 불가능하다. 전류원(50)은 보호 다이오드(30)를 순방향 바이어스시키는 대전류 펄스를 발생시키고, 도선(62)이 입력(26)에 도전성으로 접속될때 마다 고유 저항(52)을 통해 대전류를 제공한다. 전류원(50)이 대전류원 펄스를 발생시키기 때문에, 저항(52) 양단의 전압강하는 고유 저항(52)이 제3도에 도시한 바와 같이 입력(26)과 출력(36)에 직렬로 접속된다는 사실로 인해 노드(64)에서 검출될 수 있다. 그러므로, 노드(64)에서의 전압 강하의 발생은 도선(62)이 입력(26)에 도전성으로 접속되고, 접지 접속기핀이 접지도선(66)에 도전성으로 접속되며, 도선(60)이 출력(36)에 도전성으로 접속될때 발생한다. 이 방식으로, 간단하면서 용이한 전송 검사가 입력, 출력 및 접지핀이 회로에 양호하게 접속되고, 접합한 도전 경로가 반도체 부품을 통해 존재하는지를 결정하기 위해 반도체 부품상에서 수행될 수 있다.
때때로, 병렬 도전 경로는 부적당한 검사 응답을 발생시킬 수 있는 소정 회로 위상(topology)내에 존재한다.
이것이 발생할때 마다, 병렬 도선 경로를 점지시키고, 노드(64)에서의 출력 전압(Vo)의 변화가 고유 저항(52)을 통해 흐르는 전류 변화의 결과로서 발생하게 하기 위해 종래의 보호 기술이 사용될 수 있다.
그러므로, 본 발명은 TTL 및 CMOS 반도체 부품의 입력, 출력 및 접지핀들이 인쇄 회로 기판의 회로에 양호하게 접속되는지를 결정하기 위해 제조 결함 검사 분석기의 방식으로 용이하게 실행될 수 있는 간단한 검사 시스템을 제공할 뿐만 아니라, 적합한 도전성의 경로가 반도체 부품내에 존재하는지를 결정함으로써 부품의 제한된 기능 검사를 제공한다. 본 발명의 검사 기술들은 회로내의 디지털 부품을 검사하기 위한 제한된 능력을 제공하는 표준 제조 결함 분석기들을 크게 향상시킨다. 본 발명은 제조 결함 분석기를 보충하기 위해 디지털 부품을 검사할 수 있을 뿐만 아니라, 디지털 부품의 전송 검사를 제공할 수도 있다.
상술한 본 발명의 설명은 단지 기술하기 위한 것이다. 본 발명은 여러가지 형태로 변형 및 변화될 수 있다. 이 실시예는 본 발명의 원리 및 이것의 실제 응용에 대해서 상세하게 설명하기 위해서 선택되어 기술되었고 본 분야에 숙련된 기술자들은 본 발명의 여러가지 실시예 및 변형을 취할 수 있다. 또한, 첨부된 특허청구 범위내에서는 본 발명의 다른 선택적 실시예들이 포함된다.

Claims (5)

  1. 회로내의 디지털 부품(47)의 존재를 결정하기 위한 시스템에 있어서, 디지털 부품(47)의 제1리드선과 접지리드선(66) 사이에 존재하는 디지털 부품(47)의 다이오드 접합부를 순방향 바이어스시키기에 충분한 바이어싱 전류를 디지털 부품(47)의 제1리드선에 결합된 제1도선에 인가시키기 위한 제1전류원(48), 및 디지탈 부품(47)이 존재할 때마다 제1리드선과 제2리드선에 직렬로 접속되어 회로에 접속되는 디지털 부품(47)의 고유 저항(52)을 통해 흐르는 검사 전류로부터 발생하는 제2도선상의 검출가능한 전압 강하를 야기시키기에 충분한 검사 전류를 디지털 부품(47)의 제2리드선에 결합된 제2도선에 인가시키기 위한 제2전류원(50)을 포함하는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서, 디지털 부품(47)이 TTL 회로를 포함하고, 제1리드선이 TTL 회로의 입력 리드선(26)을 포함하며, 제2리드선이 TTL 회로의 출력 리드선(36)을 포함하는 것을 특징으로 하는 시스템.
  3. 제1항에 있어서, 디지털 부품(47)이 TTL 회로를 포함하고, 제1리드선이 TTL 회로의 출력 리드선(36)을 포함하며, 제2리드선이 TTL 회로의 입력 리드선(26)을 포함하는 것을 특징으로 하는 시스템.
  4. 제1항에 있어서, 디지털 부품(47)이 금속 산화물 반도체를 포함하고, 제1리드선이 금속 산화물 반도체의 입력 리드선(26)을 포함하며, 제2리드선이 금속 산화물 반도체의 출력 리드선(36)을 포함하는 것을 특징으로 하는 시스템.
  5. 회로내의 디지털 부품(47)의 존재를 결정하기 위한 방법에 있어서, 디지털 부품(47)의 제1리드선과 접지리드선(53) 사이에 존재하는 다이오드 접합부를 순방향 바이어스시키기에 충분한 바이어싱 전류를 디지털 부품(47)의 제1리드선에 결합되는 회로의 제1도선에 인가시키는 수단, 및 제 1리드선과 제2리드선에 직렬로 접속되는 디지털 부품의 고유 저항(52)을 통해 흐르는 검사 전류(50)로부터 발생하는 접지선(53)에 결합되는 제3도선(66)과 제1도선사이의 검출가능한 전압 강하를 야기시키기에 충분한 검사 전류(50)를 디지털 부품(47)의 제2리드선에 결합되는 회로의 제2도선에 인가시키는 수단 을 포함하는 것을 특징으로 하는 방법.
KR1019880005837A 1987-05-20 1988-05-19 집적 회로 전송 검사 시스템 및 방법 KR920002875B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/052,528 US4779041A (en) 1987-05-20 1987-05-20 Integrated circuit transfer test device system
US52,528 1987-05-20
US052,528 1987-05-20

Publications (2)

Publication Number Publication Date
KR880014380A KR880014380A (ko) 1988-12-23
KR920002875B1 true KR920002875B1 (ko) 1992-04-06

Family

ID=21978205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005837A KR920002875B1 (ko) 1987-05-20 1988-05-19 집적 회로 전송 검사 시스템 및 방법

Country Status (7)

Country Link
US (1) US4779041A (ko)
EP (1) EP0292137B1 (ko)
JP (1) JP2621927B2 (ko)
KR (1) KR920002875B1 (ko)
DE (1) DE3884049T2 (ko)
HK (1) HK54694A (ko)
SG (1) SG65594G (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894605A (en) * 1988-02-24 1990-01-16 Digital Equipment Corporation Method and on-chip apparatus for continuity testing
US5034687A (en) * 1989-10-16 1991-07-23 Vlsi Technology, Inc. Signature indicating circuit
US5059897A (en) * 1989-12-07 1991-10-22 Texas Instruments Incorporated Method and apparatus for testing passive substrates for integrated circuit mounting
US5101152A (en) * 1990-01-31 1992-03-31 Hewlett-Packard Company Integrated circuit transfer test device system utilizing lateral transistors
US5072175A (en) * 1990-09-10 1991-12-10 Compaq Computer Corporation Integrated circuit having improved continuity testability and a system incorporating the same
US5561373A (en) * 1990-10-09 1996-10-01 Fujitsu Limited Method and device for detecting electrostatic stress applied to a product semiconductor device during each production process
US5111137A (en) * 1990-10-29 1992-05-05 Hewlett-Packard Company Method and apparatus for the detection of leakage current
US5101154A (en) * 1990-11-13 1992-03-31 Motorola, Inc. Open bond detector for an integrated circuit
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5124660A (en) * 1990-12-20 1992-06-23 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5625292A (en) * 1990-12-20 1997-04-29 Hewlett-Packard Company System for measuring the integrity of an electrical contact
US5557209A (en) * 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5265099A (en) * 1991-02-28 1993-11-23 Feinstein David Y Method for heating dynamic memory units whereby
DE4110551C1 (ko) * 1991-03-30 1992-07-23 Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De
JP2969391B2 (ja) * 1991-05-24 1999-11-02 株式会社新川 ボンド点極性設定装置
US5696451A (en) * 1992-03-10 1997-12-09 Hewlett-Packard Co. Identification of pin-open faults by capacitive coupling
US5565767A (en) * 1992-04-16 1996-10-15 Mega Chips Corporation Base substrate of multichip module and method for inspecting the same
US5294883A (en) * 1992-08-04 1994-03-15 International Business Machines Corporation Test detector/shutoff and method for BiCMOS integrated circuit
JP3214766B2 (ja) * 1992-08-06 2001-10-02 アジレント・テクノロジーズ・インク 接続検査のための装置
US5420500A (en) * 1992-11-25 1995-05-30 Hewlett-Packard Company Pacitive electrode system for detecting open solder joints in printed circuit assemblies
DE4309842C1 (de) * 1993-03-26 1994-06-16 Arnold Edv Gmbh Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens
US5631572A (en) * 1993-09-17 1997-05-20 Teradyne, Inc. Printed circuit board tester using magnetic induction
US5521513A (en) * 1994-10-25 1996-05-28 Teradyne Inc Manufacturing defect analyzer
JP3727103B2 (ja) * 1996-04-05 2005-12-14 三菱電機株式会社 半導体素子の試験方法
US5786700A (en) * 1996-05-20 1998-07-28 International Business Machines Corporation Method for determining interconnection resistance of wire leads in electronic packages
US5818251A (en) * 1996-06-11 1998-10-06 National Semiconductor Corporation Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
DE19742055C2 (de) * 1997-09-24 2000-02-24 Ita Ingb Testaufgaben Gmbh Vorrichtung zum Testen von Schaltungsplatinen
FR2769131B1 (fr) * 1997-09-29 1999-12-24 St Microelectronics Sa Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif
GB2394780B (en) * 2002-10-29 2006-06-14 Ifr Ltd A method of and apparatus for testing for integrated circuit contact defects
DE10256819A1 (de) * 2002-12-04 2004-06-24 Digitaltest Gesellschaft für elektronische Testsysteme mbH Verfahren zum Testen elektrischer Bauelemente
US7049842B2 (en) * 2003-12-18 2006-05-23 Texas Instruments Incorporated Simultaneous pin short and continuity test on IC packages
TWI330257B (en) * 2007-06-05 2010-09-11 Jingsyun Wang Integrated circuit and testing circuit therein
CN103713229A (zh) * 2013-12-25 2014-04-09 陕西海泰电子有限责任公司 一种电缆虚焊检测系统及检测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969670A (en) * 1975-06-30 1976-07-13 International Business Machines Corporation Electron beam testing of integrated circuits
GB2038490B (en) * 1978-12-21 1983-02-09 Measurement Tech Ltd Electrical circuit testing
JPS573059A (en) * 1980-06-10 1982-01-08 Fujitsu Ltd Detecting method for defective packaging of element of logical circuit
US4595875A (en) * 1983-12-22 1986-06-17 Monolithic Memories, Incorporated Short detector for PROMS
US4670708A (en) * 1984-07-30 1987-06-02 Monolithic Memories, Inc. Short detector for fusible link array using a pair of parallel connected reference fusible links
GB8428405D0 (en) * 1984-11-09 1984-12-19 Membrain Ltd Automatic test equipment
DE3682981D1 (de) * 1985-02-25 1992-01-30 Unisys Corp Logische schaltung mit verbesserter testmoeglichkeit fuer defekte durchgangskontakte.
US4638243A (en) * 1985-06-05 1987-01-20 Monolithic Memories, Inc. Short detector for fusible link array using single reference fuse

Also Published As

Publication number Publication date
JP2621927B2 (ja) 1997-06-18
KR880014380A (ko) 1988-12-23
SG65594G (en) 1994-11-25
DE3884049D1 (de) 1993-10-21
JPS63302383A (ja) 1988-12-09
HK54694A (en) 1994-06-03
EP0292137B1 (en) 1993-09-15
EP0292137A2 (en) 1988-11-23
DE3884049T2 (de) 1994-04-21
US4779041A (en) 1988-10-18
EP0292137A3 (en) 1990-09-12

Similar Documents

Publication Publication Date Title
KR920002875B1 (ko) 집적 회로 전송 검사 시스템 및 방법
US4894605A (en) Method and on-chip apparatus for continuity testing
JP2664429B2 (ja) 回路板検査装置および方法
US4459693A (en) Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like
US5280237A (en) Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method
US5818251A (en) Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
US5059897A (en) Method and apparatus for testing passive substrates for integrated circuit mounting
KR100358609B1 (ko) 반도체기판에집적된전자회로의검사방법,전자회로및집적회로
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
JP4262996B2 (ja) 半導体装置
CA1072637A (en) Source related potential indicating continuity tester
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
US5132615A (en) Detecting presence of N+ diffusion faults in a micropackage containing a plurality of integrated circuits by analyzing Vref current
EP0369921B1 (en) Identification of defects in emitter-coupled logic circuits
JPH0541429A (ja) 半導体ｉｃウエーハおよび半導体ｉｃの製造方法
TWI848501B (zh) 檢測電路之檢測方法
JPH11183548A (ja) Ｉｃ接続試験方法
JPH04329651A (ja) 接続良否判定試験用回路内蔵集積回路
JPH0658989A (ja) 配線基板のショート検出試験方法
JP3236072B2 (ja) テスト回路およびテスト方法
JPH04184271A (ja) 論理集積回路
KR100311010B1 (ko) 집적회로소자들의 검사방법
US20070229106A1 (en) Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level
JP2884780B2 (ja) Ｔａｂ型半導体装置
JPH07191079A (ja) 半導体集積回路の評価方法及び評価治具

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030328

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee