JPH07191079A - 半導体集積回路の評価方法及び評価治具 - Google Patents
半導体集積回路の評価方法及び評価治具Info
- Publication number
- JPH07191079A JPH07191079A JP5333402A JP33340293A JPH07191079A JP H07191079 A JPH07191079 A JP H07191079A JP 5333402 A JP5333402 A JP 5333402A JP 33340293 A JP33340293 A JP 33340293A JP H07191079 A JPH07191079 A JP H07191079A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- semiconductor integrated
- integrated circuit
- jig
- malfunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体、特にＩＣのピン間に漏れ電流が発生
した時の誤動作のための半導体集積回路の評価方法及び
評価治具を提供する。 【構成】 大きな抵抗値（ＩＣの２ピン間で数百ＫΩ程
度）を有する導電マット２を数回ＩＣピン１にあてて誤
動作の有無を実動作で評価して、さらにその誤動作部を
絞りこむ。さらに誤動作部において通り２本のピン間に
抵抗治具３を挿入することにより所定の抵抗値をピン間
に入れリ−ク電流をながしても誤動作が起こらないかど
うかを評価するものである。
した時の誤動作のための半導体集積回路の評価方法及び
評価治具を提供する。 【構成】 大きな抵抗値（ＩＣの２ピン間で数百ＫΩ程
度）を有する導電マット２を数回ＩＣピン１にあてて誤
動作の有無を実動作で評価して、さらにその誤動作部を
絞りこむ。さらに誤動作部において通り２本のピン間に
抵抗治具３を挿入することにより所定の抵抗値をピン間
に入れリ−ク電流をながしても誤動作が起こらないかど
うかを評価するものである。
Description
【０００１】
【産業上の利用分野】本発明は半導体の評価方法、特に
ＩＣ（半導体集積回路）のピン間（外部端子間）に漏れ
電流（リ−ク電流）が発生した時の誤動作の評価に関す
る評価方法および評価治具に関するものである。
ＩＣ（半導体集積回路）のピン間（外部端子間）に漏れ
電流（リ−ク電流）が発生した時の誤動作の評価に関す
る評価方法および評価治具に関するものである。
【０００２】
【従来の技術】従来のリ−ク電流測定方法としては例え
ば、特開昭６４−２３１７２号公報に開示された通り、
半導体集積回路装置の全外部端子を２群に分け、各々の
群の全外部端子が同一電位となるように接続し、一方の
端子群に一定の直流電流を印加し、他方の端子群は所定
の基準電位点に接続して、その端子群間に流れる電流を
測定することにより、半導体集積回路装置内に存在する
ＰＮ接合のリ−ク電流を検査する、または半導体集積回
路装置の正の電源端子およびこれに抵抗器を介してつな
がっている全ての端子に一定の直流電圧を印加し、他の
全ての端子は所定の基準電位点に接続し、また半導体集
積回路装置の基準電位端子、およびこれに抵抗器を介し
てつながっている全ての端子は所定の基準電位点に接続
するものであり、さらに印加する一定の直流電圧とし
て、ＰＮ接合の順方向電圧と逆方向電圧を用いるもので
ある。
ば、特開昭６４−２３１７２号公報に開示された通り、
半導体集積回路装置の全外部端子を２群に分け、各々の
群の全外部端子が同一電位となるように接続し、一方の
端子群に一定の直流電流を印加し、他方の端子群は所定
の基準電位点に接続して、その端子群間に流れる電流を
測定することにより、半導体集積回路装置内に存在する
ＰＮ接合のリ−ク電流を検査する、または半導体集積回
路装置の正の電源端子およびこれに抵抗器を介してつな
がっている全ての端子に一定の直流電圧を印加し、他の
全ての端子は所定の基準電位点に接続し、また半導体集
積回路装置の基準電位端子、およびこれに抵抗器を介し
てつながっている全ての端子は所定の基準電位点に接続
するものであり、さらに印加する一定の直流電圧とし
て、ＰＮ接合の順方向電圧と逆方向電圧を用いるもので
ある。
【０００３】まず第一のリ−ク電流測定方法を図３に示
す。同図において、検査対象となる半導体集積回路装置
１６の正の電源端子１２およびこれに抵抗器Ｒ１を介し
て接続されている端子１３に直流電圧源１７を直流電流
計１８を介して接続し、他の全ての端子１１、１４、１
５は所定の基準電位点に接続している。ここで直流電圧
として＋０．３Ｖと−０．３Ｖを印加し、各々の電圧の
ときに流れる電流を直流電流計１８で測定することによ
りトランジスタＱ１の、ＰＮ接合のリ−ク電流を測定す
る。
す。同図において、検査対象となる半導体集積回路装置
１６の正の電源端子１２およびこれに抵抗器Ｒ１を介し
て接続されている端子１３に直流電圧源１７を直流電流
計１８を介して接続し、他の全ての端子１１、１４、１
５は所定の基準電位点に接続している。ここで直流電圧
として＋０．３Ｖと−０．３Ｖを印加し、各々の電圧の
ときに流れる電流を直流電流計１８で測定することによ
りトランジスタＱ１の、ＰＮ接合のリ−ク電流を測定す
る。
【０００４】第二のリ−ク電流測定方法を図４に示す。
同図において、検査対象となる半導体集積回路装置１６
の基準電位端子１５、およびこれに抵抗器Ｒ２を介して
つながっている端子１４に直流電圧源１７を直流電流計
１８を介して接続し、他の全ての端子１１、１２、１３
は所定の基準電位点に接続している。ここで直流電圧と
して＋０、３Ｖと−０、３Ｖを印加し、各々の電圧のと
きに流れる電流を直流電流計１８で測定することにより
ＰＮ接合のリ−ク電流を測定するものである。
同図において、検査対象となる半導体集積回路装置１６
の基準電位端子１５、およびこれに抵抗器Ｒ２を介して
つながっている端子１４に直流電圧源１７を直流電流計
１８を介して接続し、他の全ての端子１１、１２、１３
は所定の基準電位点に接続している。ここで直流電圧と
して＋０、３Ｖと−０、３Ｖを印加し、各々の電圧のと
きに流れる電流を直流電流計１８で測定することにより
ＰＮ接合のリ−ク電流を測定するものである。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、リ−ク電流は測定出来るが、実動作上に
おいては、実用数年後にはゴミ、汚れ等によりＩＣピン
間でリ−ク電流が起こり、誤動作を引き起こす恐れが多
い。またＩＣピン間で外部リ−ク電流発生時の誤動作を
測定するのは非常に困難であった。その理由は、高機
能化によってＩＣの集積度が大きくなり、ＩＣのピンが
８０〜１００ピンという莫大なものになっており、測定
に時間がかかる。ＩＣの高集積化にともない、ピン間
のピッチが小さくなっているため、２本のピン間を測定
している時にややもするとショ−トしてＩＣの破壊を招
くことがある。どの２ピンから電流が発生しているか
を特定できないのでＩＣを取り替える必要がある。
うな構成では、リ−ク電流は測定出来るが、実動作上に
おいては、実用数年後にはゴミ、汚れ等によりＩＣピン
間でリ−ク電流が起こり、誤動作を引き起こす恐れが多
い。またＩＣピン間で外部リ−ク電流発生時の誤動作を
測定するのは非常に困難であった。その理由は、高機
能化によってＩＣの集積度が大きくなり、ＩＣのピンが
８０〜１００ピンという莫大なものになっており、測定
に時間がかかる。ＩＣの高集積化にともない、ピン間
のピッチが小さくなっているため、２本のピン間を測定
している時にややもするとショ−トしてＩＣの破壊を招
くことがある。どの２ピンから電流が発生しているか
を特定できないのでＩＣを取り替える必要がある。
【０００６】本発明は、上記の問題点を解決した半導体
集積回路の評価方法及び評価治具を提供することを目的
とするものである。
集積回路の評価方法及び評価治具を提供することを目的
とするものである。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明は、比較的大きな抵抗値（ＩＣの２ピン間
で数百ΚΩ程度）を有する導電体をＩＣのピンにあてて
誤動作の有無を実動作で評価し、さらにその誤動作部を
絞りこむ。更に誤動作部において２本のピン間に抵抗を
挿入することにより所定の抵抗値をピン間に入れリ−ク
電流をながしても誤動作が起こらないかどうかを評価す
るものである。
めに、本発明は、比較的大きな抵抗値（ＩＣの２ピン間
で数百ΚΩ程度）を有する導電体をＩＣのピンにあてて
誤動作の有無を実動作で評価し、さらにその誤動作部を
絞りこむ。更に誤動作部において２本のピン間に抵抗を
挿入することにより所定の抵抗値をピン間に入れリ−ク
電流をながしても誤動作が起こらないかどうかを評価す
るものである。
【０００８】
【作用】 上記構成により誤動作部を速やかに特定でき
る。さらに特定部分のリ−ク発生時の誤動作状態を評価
出来る。またＩＣピン間ピッチが非常に小さい場合や非
常に多ピンの場合にＩＣショ−トでの破壊を起こすこと
なく安全に評価できる。すなわちピン間リ−クによるＩ
Ｃ誤動作評価を非常に短時間にかつ安全にできる。
る。さらに特定部分のリ−ク発生時の誤動作状態を評価
出来る。またＩＣピン間ピッチが非常に小さい場合や非
常に多ピンの場合にＩＣショ−トでの破壊を起こすこと
なく安全に評価できる。すなわちピン間リ−クによるＩ
Ｃ誤動作評価を非常に短時間にかつ安全にできる。
【０００９】
【実施例】以下本発明の一実施例に関して図面を参照し
ながら説明する。図１は本発明の図１の実施例における
半導体集積回路の評価方法及び治具を示すものである。
図１において、１は映像・音響機器または情報機器にお
ける評価される半導体集積回路（以下、ＩＣと略称す
る）、２は所定の抵抗値を有する導電体である導電マッ
ト、３は抵抗治具、４は抵抗治具３の有する一対の特殊
ピンである。
ながら説明する。図１は本発明の図１の実施例における
半導体集積回路の評価方法及び治具を示すものである。
図１において、１は映像・音響機器または情報機器にお
ける評価される半導体集積回路（以下、ＩＣと略称す
る）、２は所定の抵抗値を有する導電体である導電マッ
ト、３は抵抗治具、４は抵抗治具３の有する一対の特殊
ピンである。
【００１０】次にこの実施例の評価方法について説明す
る。まず映像・音響機器または情報機器の回路基板に実
装されたＩＣを動作状態にする。図１（Ａ）は動作状態
にあるＩＣ１の斜視図を示す。次に導電マット２をＩＣ
１の多数ピン１ａに一度に当接し、実動作で誤動作の評
価を行う。次にこの操作を数回くり返して誤動作部を数
ピンに絞りこむ。
る。まず映像・音響機器または情報機器の回路基板に実
装されたＩＣを動作状態にする。図１（Ａ）は動作状態
にあるＩＣ１の斜視図を示す。次に導電マット２をＩＣ
１の多数ピン１ａに一度に当接し、実動作で誤動作の評
価を行う。次にこの操作を数回くり返して誤動作部を数
ピンに絞りこむ。
【００１１】次に図１（Ｂ）に示すように抵抗治具３
で、図１（Ｃ）に示すように１００ＫΩ又は２００ΚΩ
の抵抗を２つのピン間に挿入し誤動作の確認を行う。図
１（Ｂ）の抵抗治具で評価する時点で誤動作が起こった
場所をシリコンボンド等でシ−ルし、ピン間のリ−ク電
流をなくす。
で、図１（Ｃ）に示すように１００ＫΩ又は２００ΚΩ
の抵抗を２つのピン間に挿入し誤動作の確認を行う。図
１（Ｂ）の抵抗治具で評価する時点で誤動作が起こった
場所をシリコンボンド等でシ−ルし、ピン間のリ−ク電
流をなくす。
【００１２】図２は本発明の実施例で用いた導電マット
の特徴的なピン間における抵抗値を示す特性図である。
特性図中の点線で囲まれた領域が本実施例で有用な導電
マットの特徴的なピン間における抵抗値を示す。
の特徴的なピン間における抵抗値を示す特性図である。
特性図中の点線で囲まれた領域が本実施例で有用な導電
マットの特徴的なピン間における抵抗値を示す。
【００１３】導電マット２及び抵抗治具３の抵抗値を選
択することにより不良品の発見及び品質管理が可能とな
る。例えば、抵抗値を上げることにより評価の精度が高
くなる
択することにより不良品の発見及び品質管理が可能とな
る。例えば、抵抗値を上げることにより評価の精度が高
くなる
【００１４】
【発明の効果】以上のように本発明は半導体集積回路の
外部端子間にリ−ク電流が発生したときの動作の評価を
短時間に出来るという利点を有し、さらショ−トして半
導体集積回路を破壊することもない。また半導体集積回
路の品質管理のためにも有用である。
外部端子間にリ−ク電流が発生したときの動作の評価を
短時間に出来るという利点を有し、さらショ−トして半
導体集積回路を破壊することもない。また半導体集積回
路の品質管理のためにも有用である。
【図１】（Ａ）、（Ｂ）、（Ｃ）本発明の一実施例にお
ける半導体集積回路の評価方法および評価治具を示す概
略図
ける半導体集積回路の評価方法および評価治具を示す概
略図
【図２】本発明の一実施例における導電マットの抵抗値
を示す特性図
を示す特性図
【図３】従来例におけるリ−ク電流を求める方法を示す
回路図
回路図
【図４】従来例におけるリ−ク電流を求める方法を示す
回路図
回路図
１ ＩＣ ２ 導電マット ３ 抵抗治具 ４ 特殊ピン
Claims (3)
- 【請求項１】 映像・音響機器や情報機器における動作
中のＩＣピンに対して、一様な導電性を有する導電体を
前記ＩＣピンの多数ピンに同時に数回当接して、異常有
無を確認する第一の工程と、異常を有する時に前記第一
の工程により特定されたＩＣピンの異常の発生した任意
の２ピン間に所定抵抗を接続して、異常のあるピンを特
定する第二の工程とを有することを特徴とする半導体集
積回路の評価方法。 - 【請求項２】 一様な導電性を有する導電体のＩＣの２
ピン間の距離に相当する区間の抵抗値よりも、ＩＣピン
の異常の発生した２ピン間に接続する所定抵抗の抵抗値
の方が大きいことを特徴とする請求項１記載の半導体集
積回路の評価方法。 - 【請求項３】 映像・音響機器や情報機器における動作
中のＩＣピンの多数のピンに対して、同時に当接可能な
大きさを有し、前記ＩＣピンの隣接する２ピン間の距離
における抵抗値が数百ＫΩである一様な導電性を有する
導電体からなる半導体集積回路の評価治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5333402A JPH07191079A (ja) | 1993-12-27 | 1993-12-27 | 半導体集積回路の評価方法及び評価治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5333402A JPH07191079A (ja) | 1993-12-27 | 1993-12-27 | 半導体集積回路の評価方法及び評価治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07191079A true JPH07191079A (ja) | 1995-07-28 |
Family
ID=18265718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5333402A Pending JPH07191079A (ja) | 1993-12-27 | 1993-12-27 | 半導体集積回路の評価方法及び評価治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07191079A (ja) |
-
1993
- 1993-12-27 JP JP5333402A patent/JPH07191079A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0292137B1 (en) | Integrated circuit transfer test device system | |
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| US4183460A (en) | In-situ test and diagnostic circuitry and method for CML chips | |
| JP2000206176A (ja) | バ―イン装置 | |
| TW201915500A (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| US20200309850A1 (en) | Contact Quality Testing | |
| JPH07146327A (ja) | 集積されたパワー・デバイスを試験する方法及び装置 | |
| JP2007155640A (ja) | 集積回路の検査方法と検査装置 | |
| US20120038367A1 (en) | Connection quality verification for integrated circuit test | |
| JPH07191079A (ja) | 半導体集積回路の評価方法及び評価治具 | |
| JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
| JP3194040B2 (ja) | Ｉｃモジュール | |
| JP3246543B2 (ja) | 半導体装置の試験方法 | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JPS6339101B2 (ja) | ||
| JPS62182677A (ja) | 集積回路のソケツト插入不良検知方法 | |
| JPH0538887U (ja) | 半導体デバイスの信頼性評価用テストパターン | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPH11295385A (ja) | 電子回路素子の接触確認装置 | |
| JPH0541419A (ja) | 検査装置の評価方法 |