JP2966185B2 - 故障検出方法 - Google Patents
故障検出方法Info
- Publication number
- JP2966185B2 JP2966185B2 JP4064941A JP6494192A JP2966185B2 JP 2966185 B2 JP2966185 B2 JP 2966185B2 JP 4064941 A JP4064941 A JP 4064941A JP 6494192 A JP6494192 A JP 6494192A JP 2966185 B2 JP2966185 B2 JP 2966185B2
- Authority
- JP
- Japan
- Prior art keywords
- logical value
- wiring
- wirings
- lsi
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は製造されたＩＣ／ＬＳＩ
をテストする際、製造上の欠陥の有無を検出する故障検
出に関するものである。
をテストする際、製造上の欠陥の有無を検出する故障検
出に関するものである。
【０００２】
【従来の技術】従来、製造されたＩＣ／ＬＳＩに製造上
の欠陥、特に配線間のブリッジを完全に検出するための
検査を行うためには、人手により検査を行う入力パター
ンを作成する方法か、またはクロスチェック法と呼ばれ
る、あらかじめＩＣ／ＬＳＩ内に格子状に検査用の回路
を作り込み、その回路を利用して計算機により自動的に
求めたテストパターンで検査する方法がある。
の欠陥、特に配線間のブリッジを完全に検出するための
検査を行うためには、人手により検査を行う入力パター
ンを作成する方法か、またはクロスチェック法と呼ばれ
る、あらかじめＩＣ／ＬＳＩ内に格子状に検査用の回路
を作り込み、その回路を利用して計算機により自動的に
求めたテストパターンで検査する方法がある。
【０００３】図５は従来の配線間のブリッジ故障を検出
するために、あらかじめＩＣ／ＬＳＩ内に格子状に検査
用の回路を作り込んだ例を示す回路構成図である。図５
に示すような回路構成をとると、ＩＣ／ＬＳＩの内部に
おけるプローブライン２１とセンスライン２２の交差す
る任意の点の信号を観測することができる。
するために、あらかじめＩＣ／ＬＳＩ内に格子状に検査
用の回路を作り込んだ例を示す回路構成図である。図５
に示すような回路構成をとると、ＩＣ／ＬＳＩの内部に
おけるプローブライン２１とセンスライン２２の交差す
る任意の点の信号を観測することができる。
【０００４】図５において配線間のブリッジ故障の検出
を行うためには、まずブリッジ故障が発生していると思
われる２つの配線に対して反転値（論理値１に対して論
理値０）となるような入力パターンをＩＣ／ＬＳＩに供
給する。次にその２つの配線の信号値を同時に観測する
ことにより配線間のブリッジ故障は検出できる。
を行うためには、まずブリッジ故障が発生していると思
われる２つの配線に対して反転値（論理値１に対して論
理値０）となるような入力パターンをＩＣ／ＬＳＩに供
給する。次にその２つの配線の信号値を同時に観測する
ことにより配線間のブリッジ故障は検出できる。
【０００５】
【発明が解決しようとする課題】従来の故障検出方法
は、上記のように構成されていたので、あらかじめＩＣ
／ＬＳＩ内部に検査用の回路を格子状に作り込まなけれ
ばならず、実際の動作には使用しない無駄な回路が要
り、実使用面積が減るという課題があった。
は、上記のように構成されていたので、あらかじめＩＣ
／ＬＳＩ内部に検査用の回路を格子状に作り込まなけれ
ばならず、実際の動作には使用しない無駄な回路が要
り、実使用面積が減るという課題があった。
【０００６】本発明は上記のような課題を解決するため
になされたもので、あらかじめ検査用の回路を作り込む
ことなく配線間のブリッジ故障を検出する故障検出方法
を提供することを目的とする。
になされたもので、あらかじめ検査用の回路を作り込む
ことなく配線間のブリッジ故障を検出する故障検出方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係わる故障検出
方法は、半導体のレイアウトパターンからブリッジが起
こり得る隣接配線を抽出するステップと、この隣接配線
が論理値１と０の組み合わせになる入力論理値を求める
ステップと、故障検出のために上記入力論理値を加え
て、その時の消費電流値を正常時の消費電流値と比較す
るステップを備えた。
方法は、半導体のレイアウトパターンからブリッジが起
こり得る隣接配線を抽出するステップと、この隣接配線
が論理値１と０の組み合わせになる入力論理値を求める
ステップと、故障検出のために上記入力論理値を加え
て、その時の消費電流値を正常時の消費電流値と比較す
るステップを備えた。
【０００８】
【作用】本発明における故障検出方法は、その配線をそ
れぞれ論理値１と論理値０にすることにより、配線間の
ブリッジ故障が発生した場合、その配線間のブリッジに
より電源とグラウンドが短絡し貫通電流がながれてブリ
ッジが検出される。
れぞれ論理値１と論理値０にすることにより、配線間の
ブリッジ故障が発生した場合、その配線間のブリッジに
より電源とグラウンドが短絡し貫通電流がながれてブリ
ッジが検出される。
【０００９】
【実施例】実施例１． 以下、本発明をその実施例を図に基づき具体的に説明す
る。図１は本発明に係わる故障検出方法を構成する各手
段を表すフロー図である。また、図２は検査対象の一例
である設計した論理回路図である。図３は、この実際に
使われる論理回路のレイアウトパターンを示した図であ
る。さらに図４は、この図２、図３の論理回路を、実際
に検査する場合の接続を説明する図である。以下具体的
な処理手順を図１に示すフロー図に従って、図２ないし
図４を用いて故障検出を行う例について説明する。
る。図１は本発明に係わる故障検出方法を構成する各手
段を表すフロー図である。また、図２は検査対象の一例
である設計した論理回路図である。図３は、この実際に
使われる論理回路のレイアウトパターンを示した図であ
る。さらに図４は、この図２、図３の論理回路を、実際
に検査する場合の接続を説明する図である。以下具体的
な処理手順を図１に示すフロー図に従って、図２ないし
図４を用いて故障検出を行う例について説明する。
【００１０】まずレイアウトパターンデータから、パタ
ーン上で隣接する配線を配線間のブリッジ故障の発生す
る可能性のある配線の組み合わせとして抽出する（ステ
ップＳ１）。具体的には、図３のレイアウトパターンデ
ータの場合なら、配線１と配線２が隣接しており、また
配線２と配線３も隣接しているためこれらの配線の組み
合わせ、「配線１と配線２」、「配線２と配線３」を配
線間のブリッジ故障が発生する可能性があるものとして
抽出する。
ーン上で隣接する配線を配線間のブリッジ故障の発生す
る可能性のある配線の組み合わせとして抽出する（ステ
ップＳ１）。具体的には、図３のレイアウトパターンデ
ータの場合なら、配線１と配線２が隣接しており、また
配線２と配線３も隣接しているためこれらの配線の組み
合わせ、「配線１と配線２」、「配線２と配線３」を配
線間のブリッジ故障が発生する可能性があるものとして
抽出する。
【００１１】次にステップＳ１で抽出した配線の組み合
わせに基づき、それらの配線の組み合わせをそれぞれ論
理値１と論理値０にするための入力論理パターン（論理
１、０の組み合わせ）を導出する（ステップＳ２）。図
３に示すレイアウトパターンデータは、図２に示す論理
回路図をレイアウトしたものであり、それぞれの配線は
対応している。図２に示す論理回路図で「配線１と配線
２」、「配線２と配線３」をそれぞれ論理値１と論理値
０にするための入力論理パターンを求める。この論理パ
ターンを求めるアルゴリズムは既に幾つか公表されてい
る。例えば、「配線１と配線２」をそれぞれ論理値１と
論理値０にするための入力論理パターンは、入力端子Ａ
を論理値０、入力端子Ｂを論理値０、入力端子Ｃを論理
値１とする。また「配線２と配線３」をそれぞれ論理値
１と論理値０にするためには、入力端子Ｃは上記入力、
入力端子Ｄを論理値１にすればよい。
わせに基づき、それらの配線の組み合わせをそれぞれ論
理値１と論理値０にするための入力論理パターン（論理
１、０の組み合わせ）を導出する（ステップＳ２）。図
３に示すレイアウトパターンデータは、図２に示す論理
回路図をレイアウトしたものであり、それぞれの配線は
対応している。図２に示す論理回路図で「配線１と配線
２」、「配線２と配線３」をそれぞれ論理値１と論理値
０にするための入力論理パターンを求める。この論理パ
ターンを求めるアルゴリズムは既に幾つか公表されてい
る。例えば、「配線１と配線２」をそれぞれ論理値１と
論理値０にするための入力論理パターンは、入力端子Ａ
を論理値０、入力端子Ｂを論理値０、入力端子Ｃを論理
値１とする。また「配線２と配線３」をそれぞれ論理値
１と論理値０にするためには、入力端子Ｃは上記入力、
入力端子Ｄを論理値１にすればよい。
【００１２】製造されたＩＣ／ＬＳＩを検査する場合は
図４の接続を行い、図１のステップＳ２で求めた上記例
のような入力論理パターン（入力論理値の組み合わせ）
を入力論理値（論理パターン）発生器１５により印加す
る。その際、検査対象のＩＣ／ＬＳＩに供給している電
源電流を電源電流測定器１６で測定し、ブリッジ故障を
含まない正常なＩＣ／ＬＳＩの電源電流と比較すること
により、検査対象のＩＣ／ＬＳＩの配線間のブリッジ故
障を検出することができる（ステップＳ３）。ブリッジ
が発生していれば、それにより電源からグラウンドへの
電源電流の流出がふえるので検出が容易である。
図４の接続を行い、図１のステップＳ２で求めた上記例
のような入力論理パターン（入力論理値の組み合わせ）
を入力論理値（論理パターン）発生器１５により印加す
る。その際、検査対象のＩＣ／ＬＳＩに供給している電
源電流を電源電流測定器１６で測定し、ブリッジ故障を
含まない正常なＩＣ／ＬＳＩの電源電流と比較すること
により、検査対象のＩＣ／ＬＳＩの配線間のブリッジ故
障を検出することができる（ステップＳ３）。ブリッジ
が発生していれば、それにより電源からグラウンドへの
電源電流の流出がふえるので検出が容易である。
【００１３】実施例２． 実施例１では故障検出方法の例を説明したが、以下に同
様の考えの半導体搭載の論理回路の検査装置について説
明する。図４はこうした検査装置をも表す構成図で、検
査装置は、１５の入力論理値発生器、１６の電源電流測
定器、１７の半導体検査治具で構成される。この動作は
次のようになる。予め求めておいたブリッジが発生し易
い配線が論理１と０になる入力論理値を、入力論理値発
生器１５により被検査対象に加え、電源電流測定器１６
の部分で電流測定する。予め求めておいた正常時の電流
と、例えば自動比較が可能である。
様の考えの半導体搭載の論理回路の検査装置について説
明する。図４はこうした検査装置をも表す構成図で、検
査装置は、１５の入力論理値発生器、１６の電源電流測
定器、１７の半導体検査治具で構成される。この動作は
次のようになる。予め求めておいたブリッジが発生し易
い配線が論理１と０になる入力論理値を、入力論理値発
生器１５により被検査対象に加え、電源電流測定器１６
の部分で電流測定する。予め求めておいた正常時の電流
と、例えば自動比較が可能である。
【００１４】
【発明の効果】以上のように本発明によれば、配線間の
ブリッジ故障の可能性のある配線の組み合わせを抽出
し、その組み合わせに対してそれぞれ論理値０と論理値
１にする入力論理値を求め、その論理値をブリッジ故障
検査時にＩＣ／ＬＳＩに印加して、電源電流を測定する
ようにしたので、故障検出対象のＩＣ／ＬＳＩに故障検
出用の回路を追加することなく、配線間のブリッジ故障
を検出することができる効果がある。
ブリッジ故障の可能性のある配線の組み合わせを抽出
し、その組み合わせに対してそれぞれ論理値０と論理値
１にする入力論理値を求め、その論理値をブリッジ故障
検査時にＩＣ／ＬＳＩに印加して、電源電流を測定する
ようにしたので、故障検出対象のＩＣ／ＬＳＩに故障検
出用の回路を追加することなく、配線間のブリッジ故障
を検出することができる効果がある。
【図１】 本発明の実施例を示すフロー図である。
【図２】 故障検出対象の一例である論理回路図であ
る。
る。
【図３】 実施例の論理回路のレイアウトパターンを示
した図である。
した図である。
【図４】 本発明の実施例の検査の際の接続図である。
【図５】 従来の方法を示す回路構成図である。
１〜９ 配線 １０〜１３ 素子 １４ 直流電源 １５ 論理パターン発生器 １６ 電源電流測定器 １７ ＩＣ／ＬＳＩ検査用治具 １８ 検査対象ＩＣ／ＬＳＩ
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 - 31/3193 G01R 31/02 G06F 11/22
Claims (1)
- 【請求項１】 半導体のレイアウトパターンからブリッ
ジが起こり得る隣接配線を抽出するステップと、 上記隣接配線が論理値１と０の組み合わせになる入力論
理値を求めるステップと、 故障検出のために上記入力論理値を加え、その時の消費
電流値を正常時の消費電流値と比較するステップを備え
た故障検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4064941A JP2966185B2 (ja) | 1992-03-23 | 1992-03-23 | 故障検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4064941A JP2966185B2 (ja) | 1992-03-23 | 1992-03-23 | 故障検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05264676A JPH05264676A (ja) | 1993-10-12 |
| JP2966185B2 true JP2966185B2 (ja) | 1999-10-25 |
Family
ID=13272566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4064941A Expired - Fee Related JP2966185B2 (ja) | 1992-03-23 | 1992-03-23 | 故障検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966185B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3833984B2 (ja) | 2002-10-28 | 2006-10-18 | 株式会社東芝 | テストベクタの生成装置、テストベクタの生成方法、半導体集積回路の故障解析装置、およびテストベクタを生成するためのプログラム |
| JP4754264B2 (ja) * | 2005-05-16 | 2011-08-24 | シャープ株式会社 | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 |
| JP4713381B2 (ja) | 2006-03-24 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の故障検出装置及び故障検出方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442923A (ja) * | 1990-06-07 | 1992-02-13 | Oki Electric Ind Co Ltd | 半導体装置の配線パターン形成方法 |
-
1992
- 1992-03-23 JP JP4064941A patent/JP2966185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05264676A (ja) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
| Baker et al. | I/sub DDQ/testing because'zero defects isn't enough': a Philips perspective | |
| KR100740178B1 (ko) | 반도체 집적회로의 고장검사방법 및 레이아웃방법 | |
| Kim et al. | Novel TDR test method for diagnosis of interconnect failures using automatic test equipment | |
| Athan et al. | A novel built-in current sensor for I/sub DDQ/testing of deep submicron CMOS ICs | |
| JP3204204B2 (ja) | 論理ｌｓｉの製造プロセス診断システム、方法及び記録媒体 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| Huang et al. | Using fault model relaxation to diagnose real scan chain defects | |
| Rodriguez-Montanes et al. | Localization and electrical characterization of interconnect open defects | |
| JP3372488B2 (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| JP2000304829A (ja) | 半導体検査方法 | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 | |
| JP3282235B2 (ja) | 集積回路のテスト方法 | |
| JP3112263B2 (ja) | 配線ショート箇所検出方法及びその検査装置 | |
| JP2004257815A (ja) | 半導体集積回路の検査方法および半導体集積回路装置 | |
| JP3052497B2 (ja) | Ｃｍｏｓ集積回路の試験方法 | |
| JP3201328B2 (ja) | 回路装置の試験方法 | |
| JP2005140710A (ja) | テストパターン生成方法 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| Li et al. | Diagnosis of tunneling opens |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |