JP2000304829A - 半導体検査方法 - Google Patents
半導体検査方法Info
- Publication number
- JP2000304829A JP2000304829A JP11113266A JP11326699A JP2000304829A JP 2000304829 A JP2000304829 A JP 2000304829A JP 11113266 A JP11113266 A JP 11113266A JP 11326699 A JP11326699 A JP 11326699A JP 2000304829 A JP2000304829 A JP 2000304829A
- Authority
- JP
- Japan
- Prior art keywords
- input
- logic value
- output
- circuit
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】 従来の縮退故障をモデルとした半導体検査方
法では、短絡を起こす可能性のある隣接配線の短絡故障
を検出できない場合があった。 【解決手段】 半導体のレイアウトパターンより短絡故
障の発生する隣接配線を抽出するステップ１と、前記隣
接配線が論理値１と０となる入力論理値を求めるステッ
プ２と、前記入力論理値を加え前記入力論理値を入力と
する論理回路の出力をモニターし期待値を比較するステ
ップ３とを備えることで隣接配線の短絡故障を検出する
入力論理値が求められ、また、論理回路の出力で検出す
ることにより短時間でかつ正確に検出できる。
法では、短絡を起こす可能性のある隣接配線の短絡故障
を検出できない場合があった。 【解決手段】 半導体のレイアウトパターンより短絡故
障の発生する隣接配線を抽出するステップ１と、前記隣
接配線が論理値１と０となる入力論理値を求めるステッ
プ２と、前記入力論理値を加え前記入力論理値を入力と
する論理回路の出力をモニターし期待値を比較するステ
ップ３とを備えることで隣接配線の短絡故障を検出する
入力論理値が求められ、また、論理回路の出力で検出す
ることにより短時間でかつ正確に検出できる。
Description
【０００１】
【発明の属する技術分野】本発明は、論理回路によって
構成されるＩＣやＬＳＩの半導体の検査方法に関するも
のである。
構成されるＩＣやＬＳＩの半導体の検査方法に関するも
のである。
【０００２】
【従来の技術】近年、ＬＳＩの大規模化、複雑化により
ＬＳＩの故障検出は困難になっており、その半導体検査
方法の一つとして、回路データよりの縮退故障を設定す
る半導体検査方法が使われている。
ＬＳＩの故障検出は困難になっており、その半導体検査
方法の一つとして、回路データよりの縮退故障を設定す
る半導体検査方法が使われている。
【０００３】以下に従来の３入力ＡＮＤと２入力ＡＮＤ
を組み合わせた回路の縮退故障を検出する半導体検査方
法について説明する。
を組み合わせた回路の縮退故障を検出する半導体検査方
法について説明する。
【０００４】図２（ａ）は、故障を検出する論理回路
図、図３（ａ）〜図３（ｃ）は、従来の縮退故障の設定
による半導体検査方法の入力論理値と前記入力論理値に
対する出力値の真理値表であり、論理回路図の２１０、
２１１は、ＡＮＤゲート、２０１〜２０４は入力端子
Ａ、Ｂ、Ｃ、Ｄ、２０６、２０７は出力端子Ｅ、Ｆであ
る。次に、従来例の半導体検査方法における検査方法に
ついて述べる。
図、図３（ａ）〜図３（ｃ）は、従来の縮退故障の設定
による半導体検査方法の入力論理値と前記入力論理値に
対する出力値の真理値表であり、論理回路図の２１０、
２１１は、ＡＮＤゲート、２０１〜２０４は入力端子
Ａ、Ｂ、Ｃ、Ｄ、２０６、２０７は出力端子Ｅ、Ｆであ
る。次に、従来例の半導体検査方法における検査方法に
ついて述べる。
【０００５】まず、３入力ＡＮＤ２１０においては、図
３（ａ）のような真理値表のように入力端子Ａ、Ｂ、Ｃ
に真理値表のａ列のようにともに１を入力し、出力端子
Ｅの出力をモニターすることで端子Ａ、Ｂ、Ｃ、Eの０
縮退故障を検出でき、真理値表のｂ列のように入力端子
Ａに０をＢ、Ｃに１を入力し、出力端子Ｅをモニターす
ることで端子Ａ、Ｅの１縮退故障を検出できる。同様に
真理値表のｃ列のように入力端子Ｂに０を入力端子Ａ、
Ｃに１を入力することや真理値表のｄ列のように入力端
子Ｃに０を入力端子Ａ、Ｂに１を入力し、出力端子Ｅを
モニターすることで、端子Ｂ、Ｃの１縮退故障を検出で
きる。前記のように、図３のような真理値表の組み合わ
せを入力する事が、検出効率を考え、より少ない組み合
わせで故障検出するために、従来例の半導体検査方法で
は、一般的である。また、２入力ＡＮＤ２１１において
も、同様に図３（ａ）の真理値表のｅ列の入力を入力端
子Ｃ、Ｄに入力し、出力端子Ｆをモニターする事によ
り、端子Ｃ、Ｄ、Ｆの０縮退故障が検出でき、図３
（ｂ）の真理値表のｆ列、ｇ列の入力を入力端子Ｃ、Ｄ
に入力し、出力端子Ｆをモニターすることにより、端子
Ｃ、Ｄ、Ｆの１縮退故障が検出できる。従って、図２
（ａ）の論理回路においては、前記の３入力ＡＮＤ２１
０に必要な組み合わせである図３（ａ）の真理値表のａ
列、ｂ列、ｃ列、ｄ列と前記の２入力ＡＮＤ２１１に必
要な組み合わせである図３（ｂ）の真理値表のｅ列、ｆ
列、ｇ列を組み合わせた入力である図３（ｃ）の真理値
表のｈ列、ｉ列、ｊ列、ｋ列を入力端子Ａ、Ｂ、Ｃ、Ｄ
に入力することにより、端子Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの
０縮退故障、１縮退故障は検出される。このように、図
２の論理回路の故障検出は、図３のような真理値表の組
み合わせを入力する事が、検出効率を考え、より少ない
組み合わせで故障検出するために、従来例の半導体検査
方法では、一般的となっている。
３（ａ）のような真理値表のように入力端子Ａ、Ｂ、Ｃ
に真理値表のａ列のようにともに１を入力し、出力端子
Ｅの出力をモニターすることで端子Ａ、Ｂ、Ｃ、Eの０
縮退故障を検出でき、真理値表のｂ列のように入力端子
Ａに０をＢ、Ｃに１を入力し、出力端子Ｅをモニターす
ることで端子Ａ、Ｅの１縮退故障を検出できる。同様に
真理値表のｃ列のように入力端子Ｂに０を入力端子Ａ、
Ｃに１を入力することや真理値表のｄ列のように入力端
子Ｃに０を入力端子Ａ、Ｂに１を入力し、出力端子Ｅを
モニターすることで、端子Ｂ、Ｃの１縮退故障を検出で
きる。前記のように、図３のような真理値表の組み合わ
せを入力する事が、検出効率を考え、より少ない組み合
わせで故障検出するために、従来例の半導体検査方法で
は、一般的である。また、２入力ＡＮＤ２１１において
も、同様に図３（ａ）の真理値表のｅ列の入力を入力端
子Ｃ、Ｄに入力し、出力端子Ｆをモニターする事によ
り、端子Ｃ、Ｄ、Ｆの０縮退故障が検出でき、図３
（ｂ）の真理値表のｆ列、ｇ列の入力を入力端子Ｃ、Ｄ
に入力し、出力端子Ｆをモニターすることにより、端子
Ｃ、Ｄ、Ｆの１縮退故障が検出できる。従って、図２
（ａ）の論理回路においては、前記の３入力ＡＮＤ２１
０に必要な組み合わせである図３（ａ）の真理値表のａ
列、ｂ列、ｃ列、ｄ列と前記の２入力ＡＮＤ２１１に必
要な組み合わせである図３（ｂ）の真理値表のｅ列、ｆ
列、ｇ列を組み合わせた入力である図３（ｃ）の真理値
表のｈ列、ｉ列、ｊ列、ｋ列を入力端子Ａ、Ｂ、Ｃ、Ｄ
に入力することにより、端子Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの
０縮退故障、１縮退故障は検出される。このように、図
２の論理回路の故障検出は、図３のような真理値表の組
み合わせを入力する事が、検出効率を考え、より少ない
組み合わせで故障検出するために、従来例の半導体検査
方法では、一般的となっている。
【０００６】
【発明が解決しようとする課題】しかしながら、図２
（ａ）の論理回路のレイアウトパターンが、半導体上で
図２（ｂ）のようになっていた場合、従来の縮退故障を
検出する半導体検査方法によって与えられる図３の真理
値表のｈ列、ｉ列、ｊ列、ｋ列を入力端子Ａ、Ｂ、Ｃ、
Ｄに与えても、端子Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの０縮退故
障、１縮退故障は検出できるが、入力端子Ａ、Ｄが短絡
していても、入力端子Ａ、Ｄの論理値が同じなので検出
できず、出力端子Ｅ、Ｆが短絡していても、出力端子
Ｅ、Ｆに出力される論理値が同じなので検出できず、こ
のような短絡故障を検出できない場合があり、ＬＳＩ等
の不良を選別できない場合があった。
（ａ）の論理回路のレイアウトパターンが、半導体上で
図２（ｂ）のようになっていた場合、従来の縮退故障を
検出する半導体検査方法によって与えられる図３の真理
値表のｈ列、ｉ列、ｊ列、ｋ列を入力端子Ａ、Ｂ、Ｃ、
Ｄに与えても、端子Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの０縮退故
障、１縮退故障は検出できるが、入力端子Ａ、Ｄが短絡
していても、入力端子Ａ、Ｄの論理値が同じなので検出
できず、出力端子Ｅ、Ｆが短絡していても、出力端子
Ｅ、Ｆに出力される論理値が同じなので検出できず、こ
のような短絡故障を検出できない場合があり、ＬＳＩ等
の不良を選別できない場合があった。
【０００７】本発明は、前記従来の半導体検査方法の問
題点を解決するもので、隣接配線間でおこる短絡故障を
検出することを目的とする。
題点を解決するもので、隣接配線間でおこる短絡故障を
検出することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体検査方法では、半導体のレイアウトパ
ターンから配線間どうしの短絡が起こり得る隣接配線を
抽出するステップと、前記隣接配線が論理値１と０の組
み合わせになる入力論理値を求めるステップと、前記入
力論理値を入力とする論理回路の出力をモニターし、前
記入力論理値を前記論理回路に加えたときに期待される
期待値と比較するステップを備えている。
に本発明の半導体検査方法では、半導体のレイアウトパ
ターンから配線間どうしの短絡が起こり得る隣接配線を
抽出するステップと、前記隣接配線が論理値１と０の組
み合わせになる入力論理値を求めるステップと、前記入
力論理値を入力とする論理回路の出力をモニターし、前
記入力論理値を前記論理回路に加えたときに期待される
期待値と比較するステップを備えている。
【０００９】上記の方式により、半導体のレイアウトパ
ターンから配線間どうしの短絡が起こり得る隣接配線を
抽出し、前記隣接配線が論理値１と０の組み合わせにな
る入力論理値を求めることにより、従来の縮退故障で検
出できなかった隣接配線との短絡故障を検出できるとと
もに論理回路の出力をモニターして検出することにより
短時間で故障を検出できる。
ターンから配線間どうしの短絡が起こり得る隣接配線を
抽出し、前記隣接配線が論理値１と０の組み合わせにな
る入力論理値を求めることにより、従来の縮退故障で検
出できなかった隣接配線との短絡故障を検出できるとと
もに論理回路の出力をモニターして検出することにより
短時間で故障を検出できる。
【００１０】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。図１は、本発明の半導
体検査方法を構成する各手段を表すフロー図である。ま
た、図２は、検査対象の一例である設計した論理回路図
とレイアウトパターンである。図４は、図１のフロー図
に沿った具体的な半導体検査方法を示す詳細フロー図で
ある。図５は、より短絡する可能性のある配線を抽出
し、論理値１と０前記論理回路に加えたときの真理値表
である。図１において１０１〜１０５は、本発明の故障
検出方式の各ステップである。図２において、２１０、
２１１はＡＮＤゲート、２０１〜２０４は入力端子Ａ、
Ｂ、Ｃ、Ｄ、２０６、２０７は出力端子Ｅ、Ｆ、２５１
〜２５４、２５６、２５７は、短絡を検出するべき配線
である。４０１〜４０９は、本発明の具体的な半導体検
査方法の詳細フローのステップである。次に、本発明の
半導体検査方法について図２（ａ）の論理回路が、図２
（ｂ）のようなレイアウトパターンでレイアウトされて
いた例を用いて図４の具体的な半導体検査方法の設計フ
ローを用いて説明する。図１のステップ１０２でレイア
ウトパターンより配線間の短絡が発生する可能性のある
配線の組み合わせを抽出する。具体的には、図４の詳細
フロー図のステップ４０２として、隣接しかつある一定
の距離内の配線の組合せを抽出する図２（ｂ）のレイア
ウトパターンの場合、配線２５１、２５４間、配線２５
１、２５３間、配線２５２、２５３間、配線２５６、２
５７間が隣接配線であり、近接していることから短絡故
障が発生する可能性があることが配線の組合せとして抽
出される。次に、図１のステップ１０３として、抽出し
た配線の組み合わせの一方が論理値０、他方が論理値１
にする入力論理値を導出し、前記導出した入力論理値に
よって得られる正しい出力論理値を求める。具体的に
は、図４のステップ４０３として、配線２５１、２５４
間に注目し、入力端子Ａに論理値０または論理値１の一
方を設定し、入力端子Ｄに他方の論理値を設定する。前
記の入力端子Ａは、図２（ａ）の３入力ＡＮＤ２１０に
接続されるが、３入力ＡＮＤ２１０の出力Ｅは、入力端
子Ｂ、Ｃの入力にも、影響されるので図５のステップ４
として入力端子Ａの入力で３入力ＡＮＤ２１０の出力が
変化するようするに入力端子Ｂ、Ｃの入力に論理値１を
設定する。また、前記の入力端子Ｄは、図２（ａ）の２
入力ＡＮＤ２１１に接続されるが、２入力ＡＮＤ２１１
の出力Ｆは、入力端子Ｃの入力にも、影響されるので入
力端子Ｃの入力で２入力ＡＮＤ２１１の出力が変化する
ようするに入力端子Ｃの入力に論理値１を設定する。図
４のステップ４０５として、設定した入力論理値によっ
て得られる正しい出力論理値を求めると図５（ａ）の様
な真理値表となる。真理値表からわかるように、この場
合は、配線２５１、２５４間、２５６、２５７間が、一
方の配線に論理値０が設定され、他方に論理値１が設定
され、かつ出力端子Ｅ、Ｆより出力をモニターできるこ
とより、短絡故障の検出が可能である。図４のステップ
４０６として検出できた短絡故障を発生する可能性があ
る配線の組合せ配線２５１、２５４間、２５６、２５７
間をステップ４０２で抽出した短絡故障が発生する可能
性がある配線の組合せからのぞき、未検出の短絡故障が
発生する可能性のある配線の組合せが残っている場合
は、残っている組合せに対して、前記ステップ４０３〜
４０６を同様に繰り返し、ステップ４０７で未検出の短
絡故障が発生する可能性のある配線の組み合わせが残っ
ているか判定し、無くなるまで行う。本実施例では、配
線２５１、２５３間、２５２、２５３間が残っているの
で、同様にこれらの配線の組合せに対しても行い、図５
（ｂ）、（ｃ）真理値表が得られる。また、図５
（ａ）、（ｂ）、（ｃ）の真理値表の重複部分を削除し
まとめると図５（ｄ）の真理値表が得られる。図４の詳
細フロー図のステップ４０３〜４０７が、図１のフロー
図１０３にあたる。図４の詳細フローのステップ４０８
として図５（ｄ）の得られた真理値表のｒ、ｓ、ｔ、ｕ
列を入力論理値として入力端子Ａ、Ｂ、Ｃ、Ｄに印加
し、出力端子Ｅ，Ｆをモニタし、図５（ｄ）真理値表の
比較する事により、ステップ４０２で抽出されたレイア
ウトパターンより配線間の短絡が発生する可能性のある
配線の短絡故障を検出できる。図４の詳細フローのステ
ップ４０８は図１のフロー図のステップ１０４にあた
る。
て図面を参照しながら説明する。図１は、本発明の半導
体検査方法を構成する各手段を表すフロー図である。ま
た、図２は、検査対象の一例である設計した論理回路図
とレイアウトパターンである。図４は、図１のフロー図
に沿った具体的な半導体検査方法を示す詳細フロー図で
ある。図５は、より短絡する可能性のある配線を抽出
し、論理値１と０前記論理回路に加えたときの真理値表
である。図１において１０１〜１０５は、本発明の故障
検出方式の各ステップである。図２において、２１０、
２１１はＡＮＤゲート、２０１〜２０４は入力端子Ａ、
Ｂ、Ｃ、Ｄ、２０６、２０７は出力端子Ｅ、Ｆ、２５１
〜２５４、２５６、２５７は、短絡を検出するべき配線
である。４０１〜４０９は、本発明の具体的な半導体検
査方法の詳細フローのステップである。次に、本発明の
半導体検査方法について図２（ａ）の論理回路が、図２
（ｂ）のようなレイアウトパターンでレイアウトされて
いた例を用いて図４の具体的な半導体検査方法の設計フ
ローを用いて説明する。図１のステップ１０２でレイア
ウトパターンより配線間の短絡が発生する可能性のある
配線の組み合わせを抽出する。具体的には、図４の詳細
フロー図のステップ４０２として、隣接しかつある一定
の距離内の配線の組合せを抽出する図２（ｂ）のレイア
ウトパターンの場合、配線２５１、２５４間、配線２５
１、２５３間、配線２５２、２５３間、配線２５６、２
５７間が隣接配線であり、近接していることから短絡故
障が発生する可能性があることが配線の組合せとして抽
出される。次に、図１のステップ１０３として、抽出し
た配線の組み合わせの一方が論理値０、他方が論理値１
にする入力論理値を導出し、前記導出した入力論理値に
よって得られる正しい出力論理値を求める。具体的に
は、図４のステップ４０３として、配線２５１、２５４
間に注目し、入力端子Ａに論理値０または論理値１の一
方を設定し、入力端子Ｄに他方の論理値を設定する。前
記の入力端子Ａは、図２（ａ）の３入力ＡＮＤ２１０に
接続されるが、３入力ＡＮＤ２１０の出力Ｅは、入力端
子Ｂ、Ｃの入力にも、影響されるので図５のステップ４
として入力端子Ａの入力で３入力ＡＮＤ２１０の出力が
変化するようするに入力端子Ｂ、Ｃの入力に論理値１を
設定する。また、前記の入力端子Ｄは、図２（ａ）の２
入力ＡＮＤ２１１に接続されるが、２入力ＡＮＤ２１１
の出力Ｆは、入力端子Ｃの入力にも、影響されるので入
力端子Ｃの入力で２入力ＡＮＤ２１１の出力が変化する
ようするに入力端子Ｃの入力に論理値１を設定する。図
４のステップ４０５として、設定した入力論理値によっ
て得られる正しい出力論理値を求めると図５（ａ）の様
な真理値表となる。真理値表からわかるように、この場
合は、配線２５１、２５４間、２５６、２５７間が、一
方の配線に論理値０が設定され、他方に論理値１が設定
され、かつ出力端子Ｅ、Ｆより出力をモニターできるこ
とより、短絡故障の検出が可能である。図４のステップ
４０６として検出できた短絡故障を発生する可能性があ
る配線の組合せ配線２５１、２５４間、２５６、２５７
間をステップ４０２で抽出した短絡故障が発生する可能
性がある配線の組合せからのぞき、未検出の短絡故障が
発生する可能性のある配線の組合せが残っている場合
は、残っている組合せに対して、前記ステップ４０３〜
４０６を同様に繰り返し、ステップ４０７で未検出の短
絡故障が発生する可能性のある配線の組み合わせが残っ
ているか判定し、無くなるまで行う。本実施例では、配
線２５１、２５３間、２５２、２５３間が残っているの
で、同様にこれらの配線の組合せに対しても行い、図５
（ｂ）、（ｃ）真理値表が得られる。また、図５
（ａ）、（ｂ）、（ｃ）の真理値表の重複部分を削除し
まとめると図５（ｄ）の真理値表が得られる。図４の詳
細フロー図のステップ４０３〜４０７が、図１のフロー
図１０３にあたる。図４の詳細フローのステップ４０８
として図５（ｄ）の得られた真理値表のｒ、ｓ、ｔ、ｕ
列を入力論理値として入力端子Ａ、Ｂ、Ｃ、Ｄに印加
し、出力端子Ｅ，Ｆをモニタし、図５（ｄ）真理値表の
比較する事により、ステップ４０２で抽出されたレイア
ウトパターンより配線間の短絡が発生する可能性のある
配線の短絡故障を検出できる。図４の詳細フローのステ
ップ４０８は図１のフロー図のステップ１０４にあた
る。
【００１１】同様に、さらに複雑な論理回路において
も、図４の詳細フローのステップ４０３〜４０７を繰り
返すことにより短絡故障が検出できる真理値表が得ら
れ、ステップ４０８で求めた入力論理値を印可し、入力
論理値を入力とする論理回路の出力をモニターし出力論
理値と比較することで短絡故障が検出できる。
も、図４の詳細フローのステップ４０３〜４０７を繰り
返すことにより短絡故障が検出できる真理値表が得ら
れ、ステップ４０８で求めた入力論理値を印可し、入力
論理値を入力とする論理回路の出力をモニターし出力論
理値と比較することで短絡故障が検出できる。
【００１２】
【発明の効果】本発明は、半導体のレイアウトパターン
から配線間どうしの短絡が起こり得る隣接配線を抽出
し、前記隣接配線が論理値１と０の組み合わせになる入
力論理値を求めることにより、従来の縮退故障で検出で
きなかった隣接配線との短絡故障を検出できるとともに
論理回路の出力をモニターして検出することにより短時
間で故障を検出できる。
から配線間どうしの短絡が起こり得る隣接配線を抽出
し、前記隣接配線が論理値１と０の組み合わせになる入
力論理値を求めることにより、従来の縮退故障で検出で
きなかった隣接配線との短絡故障を検出できるとともに
論理回路の出力をモニターして検出することにより短時
間で故障を検出できる。
【図１】本発明の半導体検査方法を構成する各手段を表
すフロー図
すフロー図
【図２】検査対象の一例である設計した論理回路図とレ
イアウトパターン図
イアウトパターン図
【図３】従来例における半導体検査方法における入力論
理値と出力論理値の真理値表を示す図
理値と出力論理値の真理値表を示す図
【図４】本発明の半導体検査方法を構成する手段を表す
詳細フロー図
詳細フロー図
【図５】本発明の半導体検査方法における入力論理値と
出力論理値の真理値表を示す図
出力論理値の真理値表を示す図
Ａ，Ｂ，Ｃ，Ｄ 入力端子 Ｄ，Ｅ 出力端子 １０１〜１０５ ステップ ２０１〜２０４ 入力端子 ２０５，２０６ 出力端子 ２１０，２１１ ＡＮＤゲート ２５１〜２５４，２５６，２５７ 配線 ４０１〜４０９ ステップ
Claims (1)
- 【請求項１】 半導体のレイアウトパターンから配線間
どうしの短絡が起こり得る隣接配線を抽出するステップ
と、 前記隣接配線が論理値１と０の組み合わせになる入力論
理値を求めるステップと、 前記入力論理値を入力とする論理回路の出力をモニター
し、前記入力論理値を前記論理回路に加えたときに期待
される期待値と比較するステップとを備えた半導体検査
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113266A JP2000304829A (ja) | 1999-04-21 | 1999-04-21 | 半導体検査方法 |
| US09/557,088 US6871308B1 (en) | 1999-04-21 | 2000-04-21 | Semiconductor inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113266A JP2000304829A (ja) | 1999-04-21 | 1999-04-21 | 半導体検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000304829A true JP2000304829A (ja) | 2000-11-02 |
Family
ID=14607822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11113266A Withdrawn JP2000304829A (ja) | 1999-04-21 | 1999-04-21 | 半導体検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6871308B1 (ja) |
| JP (1) | JP2000304829A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007120991A (ja) * | 2005-10-25 | 2007-05-17 | Sharp Corp | テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 |
| JP2007188230A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
| JP2015121994A (ja) * | 2013-12-24 | 2015-07-02 | 富士通株式会社 | 試験方法、テストパターン生成方法、試験装置、テストパターン生成装置及びプログラム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104181405A (zh) * | 2013-05-21 | 2014-12-03 | 鸿富锦精密工业（深圳）有限公司 | 电磁兼容性检测方法和装置 |
| CN106959413B (zh) * | 2017-01-18 | 2019-04-16 | 宁波大学 | 数字组合逻辑电路输出发生线“与”短接故障的检测方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513188A (en) | 1991-09-10 | 1996-04-30 | Hewlett-Packard Company | Enhanced interconnect testing through utilization of board topology data |
| US5636229A (en) | 1992-11-18 | 1997-06-03 | U.S. Philips Corporation | Method for generating test patterns to detect an electric shortcircuit, a method for testing electric circuitry while using test patterns so generated, and a tester device for testing electric circuitry with such test patterns |
| JP3192278B2 (ja) * | 1993-06-10 | 2001-07-23 | 富士通株式会社 | プリント板配線試験処理方法 |
| US6202181B1 (en) * | 1996-11-04 | 2001-03-13 | The Regents Of The University Of California | Method for diagnosing bridging faults in integrated circuits |
| GB2344975B (en) * | 1998-12-14 | 2004-03-10 | Inventec Corp | Communication port testing module and method thereof |
-
1999
- 1999-04-21 JP JP11113266A patent/JP2000304829A/ja not_active Withdrawn
-
2000
- 2000-04-21 US US09/557,088 patent/US6871308B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007120991A (ja) * | 2005-10-25 | 2007-05-17 | Sharp Corp | テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 |
| JP2007188230A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
| JP4746432B2 (ja) * | 2006-01-12 | 2011-08-10 | 株式会社東芝 | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
| JP2015121994A (ja) * | 2013-12-24 | 2015-07-02 | 富士通株式会社 | 試験方法、テストパターン生成方法、試験装置、テストパターン生成装置及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6871308B1 (en) | 2005-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3018996B2 (ja) | 故障個所特定化方法 | |
| JP3204204B2 (ja) | 論理ｌｓｉの製造プロセス診断システム、方法及び記録媒体 | |
| JP2000304829A (ja) | 半導体検査方法 | |
| JP2009092529A (ja) | 半導体回路およびその検査方法 | |
| US6105156A (en) | LSI tester for use in LSI fault analysis | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JP2715989B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| US6728938B2 (en) | Knowledge-based intelligent full scan dump processing methodology | |
| JP2008026074A (ja) | Ｉｃテスト方法及びｉｃ | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| JP2595029B2 (ja) | 診断容易化回路を有するｌｓｉ | |
| JP3531635B2 (ja) | 半導体集積回路装置 | |
| JP2923543B2 (ja) | 論理シミュレーション装置 | |
| JPH0777562A (ja) | ショート故障診断データ生成方法 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JP2005140710A (ja) | テストパターン生成方法 | |
| JP2002324101A (ja) | 論理回路の故障検出方法 | |
| JPH09159727A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH0693473B2 (ja) | 検査機能を有する半導体集積回路 | |
| JPH08240641A (ja) | 半導体集積回路における出力同時動作数制限の検査法 | |
| JPS61156828A (ja) | 半導体装置 | |
| JPH08152459A (ja) | 半導体装置及びその試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070704 |