CN104181405A - 电磁兼容性检测方法和装置 - Google Patents

电磁兼容性检测方法和装置 Download PDF

Info

Publication number
CN104181405A
CN104181405A CN201310188274.3A CN201310188274A CN104181405A CN 104181405 A CN104181405 A CN 104181405A CN 201310188274 A CN201310188274 A CN 201310188274A CN 104181405 A CN104181405 A CN 104181405A
Authority
CN
China
Prior art keywords
electromagnetic compatibility
transmission line
power pins
circuit board
air line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310188274.3A
Other languages
English (en)
Inventor
欧光峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201310188274.3A priority Critical patent/CN104181405A/zh
Priority to US14/108,983 priority patent/US20140347090A1/en
Publication of CN104181405A publication Critical patent/CN104181405A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种电磁兼容性检测方法，所述方法包括：获取一印刷电路板的版图；查找所述印刷电路板的电源引脚；查找连接所述电源引脚的传输线；查找同一传输线上的所有电容引脚；计算同一传输线上所有的电容引脚至所述电源引脚的直线距离；比较同一传输线上所有直线距离，以获取一最小直线距离，若所述最小直线距离大于所述距离限定值，则所述应刷电磁兼容性设计符合规则，若所述最小直线距离小于所述距离限定值，则印刷电磁兼容性设计不符合规则。本发明还进一步揭露一种电磁兼容性检测装置。

Description

电磁兼容性检测方法和装置
技术领域
本发明涉及印刷电路板领域，特别涉及一种印刷电磁兼容性检测方法和装置。
背景技术
目前，主板上的高速信号速度越来越快，例如PCIE、SATA、USB3.0、QPI、DDR3等信号传输速度都在1Gbit/s以上，PCIE3.0更是达到8Gbit/s，而主板的功耗又不断要求降低，这就给主板的电磁兼容性设计（EMC，Electro Magnetic Compatibility）设计带来越来越大的难度。为了保证主板上的EMC设计符合规定，通常在印刷电路板（PCB，Printed Circuit Board）设计阶段，需要依赖工程师经验检测印刷电路板走线的宽度、芯片上电源与电容位置、过孔数量等是否符合设计规则，这种方法不但效率低、易出错，而且难以批量化作业。
发明内容
鉴于以上内容，有必要提供一种高效、方便检测芯片的电磁兼容性检测方法和装置。
一种电磁兼容性检测方法，所述方法包括：
获取一印刷电路板的版图；
查找所述印刷电路板的电源引脚；
查找连接所述电源引脚的传输线；
查找同一传输线上的所有电容引脚；
计算同一传输线上所有的电容引脚至所述电源引脚的直线距离；
比较同一传输线上所有直线距离，以获取一最小直线距离，若所述最小直线距离大于所述距离限定值，则所述应刷电磁兼容性设计符合规则，若所述最小直线距离小于所述距离限定值，则印刷电磁兼容性设计不符合规则。
一实施方式中，所述方法还包括以下步骤：根据检测结果生成对应的检测报告。
一实施方式中，所述传输线是位于所述印刷电路板顶层和底层的传输线。
一实施方式中，所述电源引脚是南桥或北桥芯片的电源引脚。
一种电磁兼容性检测装置，
所述装置包括：
版图获取单元，获取一印刷电路板的版图;
电源引脚筛选单元，筛选出所述印刷电路板芯片的电源引脚；
传输线筛选单元，筛选出连接到所述电源引脚且位于所述印刷电路板外层的传输线；
电容引脚筛选单元，筛选出同一传输线上的所有电容引脚；
电源引脚与电容引脚直线距离计算单元，计算出同一传输线上的所有电容引脚至所述电源引脚的直线距离；
比较单元，比较所述直线距离，以获取一最小直线距离，将所述最小直线距离与一距离限定值比较，若所述最小直线距离大于所述距离限定值，则符合所述应刷电磁兼容性设计规则，若所述最小直线距离小于所述距离限定值，则不符合印刷电磁兼容性设计规则。
一实施方式中，所述装置还包括有报告生成单元，用于根据检测结果生成对应的检测报告。
一实施方式中，所述传输线是位于所述印刷电路板顶层和底层的传输线。
一实施方式中，所述电源引脚是南桥或北桥芯片的电源引脚。
与现有技术相比，上述电磁兼容性测方法和装置，根据最小距离与距离限定值比较，可得出可高效地、方便地检测电路板电源引脚与电源引脚的布设是否符合电磁兼容性设计规则。
附图说明
图1是本发明电磁兼容性检测方法一较佳实施例的流程图。
图2是本发明电磁兼容性检测装置一较佳实施例的组成图。
主要元件符号说明
电磁兼容性检测装置 20
版图获取单元 21
电源引脚筛选单元 22
传输线筛选单元 23
电容引脚筛选单元 24
电源引脚和电容引脚直线距离计算单元 25
比较单元 26
报告生成单元 27
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，图中示意性的示出了本发明电磁兼容性检测方法一较佳实施例的流程图，所述方法包括以下步骤：
步骤S101，获取一印刷电路板的版图。所述印刷电路板的版图可以是经由绘图绘制工具直接绘制的数字版图，例如Allegro CAD版图设计软件生成的后缀为.brd的版图文件，也可以是经由图像获取工具对印刷电路板的拍摄或扫描生成的数字版图，所述数字版图包含了印刷电路板的设计信息，例如电路板的各叠层、电路板安装的芯片的类型、各个元件的引脚的位置、连线等信息。
步骤S102，根据数字版图的设计信息，查找到所有属性为power的芯片引脚，即找到所有的芯片电源引脚。在本实施例中，所述电源引脚为南桥或北桥芯片的电源引脚。
步骤S103，对应每一电源引脚，查找与所述电源引脚连接的传输线，例如对位于电路板顶层的芯片的电源引脚，对应选出连接到该电源引脚且位于顶层的传输线，对位于电路板底层的芯片的电源引脚，对应选出连接到该电源引脚且位于底层的传输线；这些传输线可以是一条直的传输线或者几条弯折的传输线首尾相连。
步骤S104，查找同一传输线上所述有属性为bypass的引脚，即找到同一传输线上所述有的电容引脚。
步骤S105，计算同一传输线上每一电容引脚至电源引脚的直线距离。
步骤S106，比较同一传输线上所有的直线距离，获取一最小直线距离，将其与一距离限定值（如500mil）进行比较，若最小直线距离大于所述距离限定值，则不符合印刷电磁兼容性设计规则，若小于所述距离限定值，则符合印刷电路板的电磁兼容性设计规则。
步骤107，根据上述检测结果，生成芯片电源引脚与电容引脚距离检测报告，向用户显示所述印刷电路板的所有电源引脚与最近电容引脚的连线状况，并根据此对印刷电路板进行重构或改良设计。
本领域的普通技术人员可以理解，实现上述方法实施例中的全部或部分步骤是可以通过程序来指令相关的硬件完成，相应的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是ROM（只读存储器）、RAM（随机访存存储器）、磁盘或光盘等。
请参阅图2，图中示意性的示出了根据本发明一种实施方式的电磁兼容性检测装置20的组成图，所述电磁兼容性检测装置20包括一版图获取单元21、一电源引脚筛选单元22、一传输线筛选单元23、一电容引脚筛选单元24、一电源引脚和电容引脚直线距离计算单元25，一比较单元26及一报告生成单元27。
所述版图获取单元21，用于获取一印刷电路板的版图。所述印刷电路板的版图可以是经由版图绘制工具直接绘制的数字版图，例如Cadence allegro版图设计软件生成的后缀为.brd的版图文件，也可以是经由图像获取工具对印刷电路板的拍摄或扫描生成的数字版图。
所述电源引脚筛选单元22，用于筛选出印刷电路板属性为power的芯片引脚。
所述传输线筛选单元23，用于筛选出连接到电源引脚的且位于所述印刷电路板的外层的传输线。
所述电容引脚筛选单元24，用于筛选同一传输线上属性为bypass的电容引脚。
所述电源引脚和电容引脚直线距离计算单元25，用于计算同一传输线上的电容引脚至电源引脚的直线距离。
所述比较单元26，用于比较同一传输线上所有的直线距离，以获取一最小直线距离，并比较所述最小直线距离与一距离限定值，若所述最小直线距离大于所述距离限定值，则不符合印刷电路板的电磁兼容性设计规则；若小于，则符合印刷电路板的电磁兼容性设计规则。
所述报告生成单元27，用于根据检测结果生成检测报告。
以上所述电磁兼容性检测装置20可以集成设置于一计算机设备或工具中，也可以设置成单独的功能实体，和所述计算机设备或工具连接以向所述计算机设备或工具提供所述检测电磁兼容性检测装置20的功能。
值得注意的是，上述装置实施例中所包含的各个单元只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可。另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
与现有技术相比，上述所述电磁兼容性检测装置20可通过检测印刷电路板的版图，方便快速的检测电源引脚与电容引脚的直线距离是否合格，方便设计人员进行电路板的相关设计。
对本领域的技术人员来说，可以根据本发明的发明方案和发明构思结合生产的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明公开的范围。

Claims (8)

1.一种电磁兼容性检测方法，其特征在于：所述方法包括：
获取一印刷电路板的版图；
查找所述印刷电路板的电源引脚；
查找连接所述电源引脚的传输线；
查找同一传输线上的所有电容引脚；
计算同一传输线上所有的电容引脚至所述电源引脚的直线距离；
比较同一传输线上所有直线距离，以获取一最小直线距离，若所述最小直线距离大于所述距离限定值，则符合所述应刷电磁兼容性设计规则，若所述最小直线距离小于所述距离限定值，则不符合印刷电磁兼容性设计规则。
2.如权利要求1所述的电磁兼容性检测方法，其特征在于：所述方法还包括以下步骤：根据检测结果生成对应的检测报告。
3.如权利要求1所述的电磁兼容性检测方法，其特征在于：所述传输线是位于所述印刷电路板顶层和底层的传输线。
4.如权利要求1所述的电磁兼容性检测方法，其特征在于：所述电源引脚是南桥或北桥芯片的电源引脚。
5.一种电磁兼容性检测装置，其特征在于：所述装置包括：
版图获取单元，获取一印刷电路板的版图;
电源引脚筛选单元，筛选出所述印刷电路板芯片的电源引脚；
传输线筛选单元，筛选出连接到所述电源引脚且位于所述印刷电路板外层的传输线；
电容引脚筛选单元，筛选出同一传输线上的所有电容引脚；
电源引脚与电容引脚直线距离计算单元，计算出同一传输线上的所有电容引脚至所述电源引脚的直线距离；
比较单元，比较所述直线距离，以获取一最小直线距离，将所述最小直线距离与一距离限定值比较，若所述最小直线距离大于所述距离限定值，则符合所述应刷电磁兼容性设计规则，若所述最小直线距离小于所述距离限定值，则不符合印刷电磁兼容性设计规则。
6.如权利要求5所述的电磁兼容性检测装置，其特征在于：所述装置还包括有报告生成单元，用于根据检测结果生成对应的检测报告。
7.如权利要求5所述的电磁兼容性检测装置，其特征在于：所述传输线是位于所述印刷电路板顶层和底层的传输线。
8.如权利要求5所述的电磁兼容性检测装置，其特征在于：所述电源引脚是南桥或北桥芯片的电源引脚。
CN201310188274.3A 2013-05-21 2013-05-21 电磁兼容性检测方法和装置 Pending CN104181405A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310188274.3A CN104181405A (zh) 2013-05-21 2013-05-21 电磁兼容性检测方法和装置
US14/108,983 US20140347090A1 (en) 2013-05-21 2013-12-17 System and method for testing layout of power pin of integrated chip on printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310188274.3A CN104181405A (zh) 2013-05-21 2013-05-21 电磁兼容性检测方法和装置

Publications (1)

Publication Number Publication Date
CN104181405A true CN104181405A (zh) 2014-12-03

Family

ID=51934995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310188274.3A Pending CN104181405A (zh) 2013-05-21 2013-05-21 电磁兼容性检测方法和装置

Country Status (2)

Country Link
US (1) US20140347090A1 (zh)
CN (1) CN104181405A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108901129A (zh) * 2018-09-07 2018-11-27 晶晨半导体(上海)股份有限公司 印制电路板的设计方法及系统
CN109711084A (zh) * 2019-01-09 2019-05-03 郑州云海信息技术有限公司 一种pcb中串联器件的检查方法及相关装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3192278B2 (ja) * 1993-06-10 2001-07-23 富士通株式会社 プリント板配線試験処理方法
US5978572A (en) * 1996-08-21 1999-11-02 Matsushita Electric Industrial Co., Ltd. LSI wire length estimation and area estimation
JP2000304829A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 半導体検査方法
JP2002015023A (ja) * 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
JP2009238130A (ja) * 2008-03-28 2009-10-15 Fujitsu Ltd プリント基板設計装置およびプリント基板設計方法
CN101996268A (zh) * 2009-08-20 2011-03-30 鸿富锦精密工业（深圳）有限公司 电路布线系统及方法
JP5668394B2 (ja) * 2010-09-30 2015-02-12 富士通株式会社 設計チェックプログラム、設計チェック装置及び設計チェック方法
CN104112031A (zh) * 2013-04-22 2014-10-22 鸿富锦精密工业（深圳）有限公司 检测电路板上芯片电源引脚布线的方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108901129A (zh) * 2018-09-07 2018-11-27 晶晨半导体(上海)股份有限公司 印制电路板的设计方法及系统
CN108901129B (zh) * 2018-09-07 2021-06-04 晶晨半导体(上海)股份有限公司 印制电路板的设计方法及系统
CN109711084A (zh) * 2019-01-09 2019-05-03 郑州云海信息技术有限公司 一种pcb中串联器件的检查方法及相关装置
CN109711084B (zh) * 2019-01-09 2022-02-18 郑州云海信息技术有限公司 一种pcb中串联器件的检查方法及相关装置

Also Published As

Publication number Publication date
US20140347090A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN104112031A (zh) 检测电路板上芯片电源引脚布线的方法和装置
CN108399299A (zh) 一种集成电路物理版图生成方法及装置
CN111985180B (zh) 固态硬盘pcb走线的阻抗匹配装置、方法、设备及介质
CN103765175B (zh) 识别声学噪声的电学源
CN104599850A (zh) 一种充电方法及装置
JP2009217621A (ja) 電子回路基板の電源雑音解析方法とシステム並びにプログラム
US9836222B2 (en) Storage apparatus, storage control method, and storage system
US8464201B2 (en) Electronic device and simulation method for checking printed circuit board power loss
CN104181405A (zh) 电磁兼容性检测方法和装置
CN103389418A (zh) 电磁兼容性检测方法及装置
CN104102758A (zh) 信号线长度检查系统及方法
CN103777068A (zh) 功耗检测装置及使用该装置的主机板与风扇控制板
CN108897929B (zh) 一种电源平面频域阻抗仿真方法、系统及终端
CN114757143B (zh) 一种去耦电容选择方法、装置、服务器及可读存储介质
CN104182555A (zh) 电路板布线的检测装置及方法
JP5304460B2 (ja) プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム
CN107908873B (zh) 一种高速线跨参考平面的检查方法及装置
CN103778266A (zh) 信号线走线检查系统及方法
JP7125208B2 (ja) ノイズ解析装置及びノイズ解析方法
TWI503684B (zh) 印刷電路檢查方法與裝置
TW201335781A (zh) 長度計算系統及長度計算方法
CN111929495B (zh) 一种内存功耗测试装置、系统及其应用方法
CN104217044A (zh) 印刷电路板电流传输建模方法和装置
JP2007299268A (ja) 基板レイアウトチェックシステムおよび方法
TW201506656A (zh) 電磁相容性檢測方法及裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141203