JP5668394B2 - 設計チェックプログラム、設計チェック装置及び設計チェック方法 - Google Patents
設計チェックプログラム、設計チェック装置及び設計チェック方法 Download PDFInfo
- Publication number
- JP5668394B2 JP5668394B2 JP2010220207A JP2010220207A JP5668394B2 JP 5668394 B2 JP5668394 B2 JP 5668394B2 JP 2010220207 A JP2010220207 A JP 2010220207A JP 2010220207 A JP2010220207 A JP 2010220207A JP 5668394 B2 JP5668394 B2 JP 5668394B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- countermeasure
- net
- countermeasure component
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
アンテナの効率を低下させる長さは、(1/4)λ未満とする必要がある。式(1)に当てはめると、波長λ(m)=3×108(m/s)÷6×109(Hz)=0.05mとなる。対策部品2を実装する距離は0.05(m)÷4=0.0125m未満が望ましいことになる。よって、対策部品2を実装する対策部品検索範囲5は数mm以上12.5mm未満が導かれる。上記した対策部品検索範囲5の求め方は一例であって、他の求め方で求めてもよい。
(付記1)
コンピュータに、
基準部品の端子から所定範囲内にある対策部品を設計データに基づき判定し、
判定した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されているかを前記設計データに基づき判定し、
判定した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されていれば前記対策部品が適切に実装されていると判定する
処理を実行させる設計チェックプログラム。
(付記2)
前記コンピュータに、更に、
前記基準部品の端子に接続されているネットと該ネットの前記対策部品の種別とが対応付けられて記録されている記録部を参照し、前記基準部品の端子と電気的に接続されている前記対策部品の種別が、前記基準の端子に接続されているネットの前記対策部品の種別として前記記録部に記録されていれば、前記対策部品が適切に実装されていると判定する
処理を実行させる付記1記載の設計チェックプログラム。
(付記3)
前記判定した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されているかを前記設計データに基づき判定する処理は、
前記判定した前記対策部品の端子及び前記基準部品の端子に接続されているネットが同一であるときに、前記判定した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されていると判定する
付記1又は2記載の設計チェックプログラム。
(付記4)
前記コンピュータに、更に、
前記基準部品の端子と前記判定した前記対策部品の端子とを接続しているネットの形状に沿った距離を前記設計データに基づき算出し、前記距離が前記ネット毎に設定されている閾値以下であるときに、前記対策部品が適切に実装されていると判定する
処理を実行させる付記1乃至3何れか一項記載の設計チェックプログラム。
(付記5)
基準部品の端子から所定範囲内にある対策部品を設計データに基づき判定する手段と、
判定した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されているかを前記設計データに基づき判定する手段と、
判定した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されていれば前記対策部品が適切に実装されていると判定する手段と
を有する設計チェック装置。
(付記6)
コンピュータが実行する設計チェック方法であって、
基準部品の端子から所定範囲内にある対策部品を設計データに基づき判定し、
判定した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されているかを前記設計データに基づき判定し、
判定した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されていれば前記対策部品が適切に実装されていると判定する
ことを特徴とする設計チェック方法。
2、2A〜2G EMI対策部品
3 ネット
4 ピン
5 対策部品検索範囲
21 入力装置
22 出力装置
23 記録媒体読取装置
24 補助記憶装置
25 主記憶装置
26 演算処理装置
27 インターフェース装置
28 記録媒体
29 バス
30、30A 設計チェック装置
31 ネットリスト抽出部
32 ピン情報抽出部
33 対策部品抽出部
34 対策部品適性判定部
35 表示制御部
36 距離判定部
41 ネットリストテーブル
42 ピンテーブル
43 ビアテーブル
44 部品テーブル
45 対策部品ライブラリテーブル
Claims (3)
- コンピュータに、
波長λ=(光の速さ)/(抑制する放射ノイズの周波数)を算出し、
複数の部品の中から、基準部品の端子から前記波長λの1/4未満内にある対策部品を設計データに基づいて抽出し、
抽出した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されているかを前記設計データに基づき判定し、
前記基準部品の端子に接続されているネットと該ネットの前記対策部品の種別とが対応付けられて記録されている記録部を参照し、前記基準部品の端子と電気的に接続されている前記対策部品の種別が、前記基準部品の端子に接続されているネットの前記対策部品の種別として前記記録部に記録されていれば、前記対策部品が適切に実装されていると判定する
処理を実行させる設計チェックプログラム。 - 波長λ=(光の速さ)/(抑制する放射ノイズの周波数)を算出する手段と、
複数の部品の中から、基準部品の端子から前記波長λの1/4未満内にある対策部品を設計データに基づいて抽出する手段と、
抽出した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されているかを前記設計データに基づき判定する手段と、
前記基準部品の端子に接続されているネットと該ネットの前記対策部品の種別とが対応付けられて記録されている記録部を参照し、前記基準部品の端子と電気的に接続されている前記対策部品の種別が、前記基準部品の端子に接続されているネットの前記対策部品の種別として前記記録部に記録されていれば、前記対策部品が適切に実装されていると判定する手段と
を有する設計チェック装置。 - コンピュータが実行する設計チェック方法であって、
波長λ=(光の速さ)/(抑制する放射ノイズの周波数)を算出し、
複数の部品の中から、基準部品の端子から前記波長λの1/4未満内にある対策部品を設計データに基づいて抽出し、
抽出した前記対策部品の端子と、前記基準部品の端子とが電気的に接続されているかを前記設計データに基づき判定し、
前記基準部品の端子に接続されているネットと該ネットの前記対策部品の種別とが対応付けられて記録されている記録部を参照し、前記基準部品の端子と電気的に接続されている前記対策部品の種別が、前記基準部品の端子に接続されているネットの前記対策部品の種別として前記記録部に記録されていれば、前記対策部品が適切に実装されていると判定する
ことを特徴とする設計チェック方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010220207A JP5668394B2 (ja) | 2010-09-30 | 2010-09-30 | 設計チェックプログラム、設計チェック装置及び設計チェック方法 |
US13/237,019 US20120084034A1 (en) | 2010-09-30 | 2011-09-20 | Non-transitory computer-readable medium storing design check program, design check apparatus, and design check method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010220207A JP5668394B2 (ja) | 2010-09-30 | 2010-09-30 | 設計チェックプログラム、設計チェック装置及び設計チェック方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012073972A JP2012073972A (ja) | 2012-04-12 |
JP5668394B2 true JP5668394B2 (ja) | 2015-02-12 |
Family
ID=45890540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010220207A Expired - Fee Related JP5668394B2 (ja) | 2010-09-30 | 2010-09-30 | 設計チェックプログラム、設計チェック装置及び設計チェック方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120084034A1 (ja) |
JP (1) | JP5668394B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104181405A (zh) * | 2013-05-21 | 2014-12-03 | 鸿富锦精密工业(深圳)有限公司 | 电磁兼容性检测方法和装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5559997A (en) * | 1993-10-04 | 1996-09-24 | Matsushita Electric Industrial Co., Ltd. | System and method for designing a printed-circuit board |
JPH1115870A (ja) * | 1997-06-26 | 1999-01-22 | Toshiba Corp | プリント基板設計支援システム及び記録媒体 |
TW530229B (en) * | 2000-01-27 | 2003-05-01 | Matsushita Electric Ind Co Ltd | A computer aided design apparatus for aiding design of a printed wiring board to effectively reduce noise |
JP4649047B2 (ja) * | 2000-01-27 | 2011-03-09 | パナソニック株式会社 | ノイズ低減に適したプリント配線基板の設計を支援する設計支援装置 |
US7065480B2 (en) * | 2000-05-11 | 2006-06-20 | Fujitsu Limited | Noise countermeasure determination method and apparatus and storage medium |
JP4283647B2 (ja) * | 2002-11-26 | 2009-06-24 | パナソニック株式会社 | レイアウトチェックシステム |
US7117459B2 (en) * | 2002-11-26 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Layout check system |
JP2004199352A (ja) * | 2002-12-18 | 2004-07-15 | Matsushita Electric Ind Co Ltd | 低emc回路図設計cad |
WO2005076163A1 (ja) * | 2004-02-05 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とcadシステム |
-
2010
- 2010-09-30 JP JP2010220207A patent/JP5668394B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-20 US US13/237,019 patent/US20120084034A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2012073972A (ja) | 2012-04-12 |
US20120084034A1 (en) | 2012-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020157067A1 (en) | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device | |
US10831939B2 (en) | Printed circuit board design | |
US7409665B2 (en) | Method for checking return path of printed and CAD apparatus for designing patterns of printed board | |
US8402423B2 (en) | System and method for verifying PCB layout | |
JP2013117863A (ja) | 設計支援装置およびその情報処理方法 | |
JP4671173B2 (ja) | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム | |
JP5668394B2 (ja) | 設計チェックプログラム、設計チェック装置及び設計チェック方法 | |
US20130007690A1 (en) | Electronic device and simulation method for checking printed circuit board power loss | |
KR100999016B1 (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
US20100269080A1 (en) | Computer-aided design system and method for simulating pcb specifications | |
US20130304413A1 (en) | Computing device and method for testing electromagnetic compatiblity of printed circuit board | |
US8627265B2 (en) | Computing device and method for automatically checking wiring information | |
US8584076B2 (en) | Printed circuit board design assisting device, method, and program | |
US7168056B2 (en) | System and method for verifying trace distances of a PCB layout | |
US8095351B2 (en) | Modeling method, apparatus, and computer readable medium for creating three-dimensional analysis model of a target object to analyze data transmission | |
TWI503684B (zh) | 印刷電路檢查方法與裝置 | |
CN105630558A (zh) | 一种升级方法及电子设备 | |
JP2009123132A (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JP4266362B2 (ja) | 電磁界シミュレータおよび電磁界シミュレートプログラム | |
US11036909B1 (en) | Method and apparatus for designing multi-board electrical and electronic circuits | |
JP2003216680A (ja) | プリント基板cadにおけるクリアランスチェック方法及びコンピュータプログラム | |
US8468490B2 (en) | Electronic device and method for checking layout of printed circuit board | |
US20080269934A1 (en) | Method, apparatus, and product for optimizing manufacturing tests by integrating part and test objects in the same order configuration application | |
US20200364393A1 (en) | Non-transitory computer-readable recording medium storing bypass capacitor arrangement selection program, information processing apparatus, and bypass capacitor arrangement selection method | |
JP2011210085A (ja) | 図面検証システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141001 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5668394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |