JP2011210085A - 図面検証システム - Google Patents

Abstract

【課題】複数の基板ＣＡＤ図面に跨る信号経路については自動ルールチェックによる検証が困難であった。
【解決手段】図面が所定の条件に従って適正に生成されているか否かを検証する図面検証システムにおいて、複数の基板ＣＡＤ図面を示すデータを記憶する第１の記憶手段と、所定の条件を示すデータを記憶する第２の記憶手段と、前記第１の記憶手段に記憶された図面を示すデータが、前記第２の記憶手段に記憶された所定の条件を示すデータに適合するか否かを判定する判定手段とを有する。
【選択図】図２

Description

本発明は、図面検証システムに関し、さらに詳細には、電子・電気設計における回路図やプリント基板レイアウト図あるいは地図などの任意の図面を生成することのできるコンピュータにより支援されたＣＡＤシステムに用いて好適な図面検証システムであって、特に、当該ＣＡＤシステムにより生成された図面が所定の条件に従って適正に生成されているか否かを検証することのできる図面検証システムに関する。

従来の図面検証システムを図８と図９に示す。従来の図面検証システムのフローチャートを示す図８は、回路図用エディタによる処理８０１と、レイアウト用エディタによる処理８０２と、図面検証システムによる処理８０３とにより構成されている。レイアウト用エディタによる処理８０２において処理の対象となったネットの属性を検出した後、図面検証システムによる処理８０３においてルールブックおよび２次元マトリックス表に基づくプリント基板を設計する際に守るべきルールを決定・出力し、デザインルールチェック（ＤＲＣ）を実施する。ＤＲＣ実施後はＣＡＤ設計者がレイアウト変更処理を行った後に再度ＤＲＣを繰り返し実施することで高品質な基板ＣＡＤ図面を得る。図９にリターン経路の一例を示すが、第１の図面２０１における第１のＩＣ２０４のピン２０４ａを「Ｉｎｐｕｔ」と設定し、第１のコネクタ２０６のピン２０６ａを「Ｏｕｔｐｕｔ」と設定することで信号経路７０１ａとリターン経路７０１ｂを抽出し、信号経路からどの程度リターン経路が離れて存在しているかにより適合判定を実施する。

特開平１０−１９８７０８号公報 特許第２８８４１４３号公報

上記の従来の図面検証システムにおいては、対象としている図面は１つのみであるため、ＩＣ付近のパスコン配置等、１つの図面で完結するチェック項目については問題ないものの、リターン経路やシールド効果、隣接配線との電磁的干渉チェックなど、信号の経路が複数の基板に跨っているなど、複数の基板が接続されている場合にＥＭＩノイズ輻射レベルが増大する傾向があるチェック項目については実際のＥＭＣサイトにおける測定結果とルールチェックによる対策結果が対応しないという課題があった。

また、複数の基板ＣＡＤ図面を一括で取り扱うことについては特許文献１および特許文献２のいずれにもいかなる開示も示唆もなく、ましてや層数や基板厚などの基板構成が異なる図面を一括で取り扱うことについては何らの示唆もなされていない。

この目的を達成するために本発明の図面検証システムは、複数の基板ＣＡＤ図面がコネクタを介して接続された状態を一括でルールチェックが可能となるよう、複数の基板ＣＡＤ図面を示すデータを記憶する第１の記憶手段と、所定の条件を示すデータを記憶する第２の記憶手段と、前記第１の記憶手段に記憶された図面を示すデータが、前記第２の記憶手段に記憶された所定の条件を示すデータに適合するか否かを判定する判定手段とを備えた構成となっている。

本発明の図面検証システムは、複数の基板ＣＡＤ図面を接続した状態での所定の条件に適合するか否かを、人手によらずに自動的に検証することが可能となり、短時間で高品質の図面を作成することができるようになるという優れた効果を奏するものである。

複数の基板を備えた２つ折り式携帯無線装置の一例を示す図 複数の基板に跨る信号線の接続状況の一例を示すトポロジー図 図２に示す基板ＣＡＤ図面の回路図を示す図 図２に示す基板ＣＡＤ図面の詳細なレイアウトを示す図 図４に示す基板ＣＡＤ図面において信号経路とリターン経路の一例を示す図 本発明における図面検証システムを備えたＣＡＤシステムのブロック構成図 ＣＡＤシステムにおける処理の流れの概要を示すフローチャート 従来の図面検証システムを備えたＣＡＤシステムのフローチャート 従来の図面検証システムにおける基板ＣＡＤ図面において信号経路とリターン経路の一例を示す図

（実施の形態１）
以下、実施の形態１に係る本発明の図面検証システムについて、図１から図７を用いて説明する。

図１は、２つ折り式である携帯無線装置の一例を示した図である。図１において、携帯無線装置１０１の上側筐体１０２には上側基板１０９が内蔵されており、下側筐体１０３には下側基板１１０が内蔵されている。また、ヒンジ部１０４にはフレキシブル基板１１１が配置されており、上側基板１０９とフレキシブル基板１１１は第１のコネクタ１１２を介して電気的に接続されており、下側基板１１０とフレキシブル基板１１１は第２のコネクタ１１３を介して電気的に接続されている。この場合、フレキシブル基板１１１は筒状のヒンジ部１０４の内部に収納可能となるよう螺旋状に折り曲げられた上体で配置されている。

図２は、図１に示した上側基板１０９、下側基板１１０およびフレキシブル基板１１１の基板ＣＡＤ図面を互いの信号線が接続された状態を示す回路トポロジーの一例である。図２において、上側基板１０９の簡易的な基板ＣＡＤ図面である第１の図面２０１には、第１のＩＣ２０４と、第１のコネクタ２０６と、受動素子２０７のレイアウトが図面として記載されており、部品間の接続情報を示すネットにより各信号の接続状況およびレイアウトが示されている。第１の図面２０１とは別の基板ＣＡＤ図面である第２の図面２０２には、同様にして、第２のＩＣ２１１、第３のＩＣ２１３、第２のコネクタ２０９および受動素子２１２のレイアウトが図面として記載されており、ネットにより各信号の接続状況およびレイアウトが示されている。さらに別の基板ＣＡＤ図面である第３の図面２０３には、ネット２０８ａ、２０８ｂ、２０８ｃ、２０８ｄのレイアウトが図面として記載されている。なお、他のＩＣや電源回路、コネクタ等の部品は図示されていないものの、これに限定されるものではない。なお、ＩＣ２０４のピン２０４ａからクロック信号（以下ＣＬＫと称する）が出力され、ピン２０４ｂからデータ信号が出力され、ピン２０４ｃは地板（以下ＧＮＤと称する）に接続され、ピン２０４ｄは電源に接続されている場合について説明を行う。

第１の図面２０１において、ＩＣ２０４のピン２０４ａからＣＬＫがネット２０５ａに入力され、受動素子２０７のピン２０７ａを介して受動素子２０７に入力され、ピン２０７ｂからの出力信号はネット２０５ｅを介してコネクタ２０６のピン２０６ａに入力される。一方、第２の図面２０２において、コネクタ２０９のピン２０９ａはネット２１０ａを介して受動素子２１２のピン２１２ａと接続され、受動素子２１２のピン２１２ｂはネット２１０ｅを介して第２のＩＣ２１１のピン２１１ａと接続されている。この場合、第３の図面２０３において、ネット２０８ａの一方の端部は第１のコネクタ２０６のピン２０６ａと接続され、他端は第２のコネクタ２０９のピン２０９ａと接続されるため、第１の図面２０１におけるＩＣ２０４のピン２０４ａから入力されたＣＬＫは第２の図面２０２におけるＩＣ２１１のピン２１１ａに出力されることとなる。このように、異なる基板ＣＡＤ図面を回路的に接続する場合にはコネクタを介して接続されることが多いため、コネクタにおいて他の基板ＣＡＤ図面と接続されている情報を、図面検証を行うに際して予め設定しておくことにより、信号経路を複数の基板ＣＡＤ図面に跨る信号経路を迅速にかつ効率的に特定することが可能となる。なお、コネクタにおいて接続される２つの基板ＣＡＤ図面のＧＮＤ同士が同電位として接続することによりＧＮＤに対する信号経路の電気特性をルールチェック可能となることは言うまでもない。

図３は、図２に示す複数の基板ＣＡＤ図面同士を各コネクタにおいて連結させた場合の全体図を示す回路図である。図３において、コネクタ２０６によって第１の図面２０１と第３の図面２０３が接続され、コネクタ２０９によって第２の図面２０２と第３の図面２０３が接続されている。なお、第２のＩＣ２１１のピンｅと第３のＩＣ２１３のピンａには電源が接続されており、第１の図面２０１のネット２０５ｃと、第２の図面２０２のネット２１０ｃと、第３の図面２０３のネット２０８ｃはそれぞれＧＮＤに接続されている。このように複数の基板ＣＡＤ図面同士を接続した状態に対応した回路図をデータベースとして保持し、図面検証システムを実施する際に回路接続情報を参照することが可能であることはもちろんのことである。例えば、実際には１つの基板ＣＡＤ上で図面検証システムを実施する場合において、他の基板ＣＡＤ図面と接続するコネクタが存在する場合には、コネクタにおいて連結される複数の基板の接続状況を含めた上でルールチェックを行うことが可能となるため、基板全体の電気的な寸法に応じて輻射レベルが増大するパラメータ、例えばリターン経路やシールディング効果、線路間の干渉など、についてより精度の高いルールチェックを行うことが可能となる。なお、複数の基板ＣＡＤ図面の内、実際に図面検証システムを実施する図面をマスターとし、残りの図面をスレイブと設定することで、マスター図面のルールチェックを実施する際にマスター図面と接続関係にある該当図面のみを含めたルールチェックを実施することが可能となり、全ての図面を互いの接続状況を含めてルールチェックする場合と比較して迅速かつ効率的にルールチェックを行うことが可能となることはもちろんのことである。この場合、マスターとは連結対象となる可能性のある全ての図面の内、図面検証システムを実施する中心となる図面を指しており、２つ以上のマスターを設定することも可能である。一方、スレイブとは連結対象となる可能性のある全ての図面の内、主体的に図面検証システムを実施することのない図面を指しており、全ての図面からマスター図面を除いた図面であってもよいことは当然のことである。なお、マスターおよびスレイブの設定をしない場合には、連結対象となる全ての図面についてルールチェックを実施することも可能である。

図４は、図２に示した図面の具体的な基板ＣＡＤ図面の一例を示す図であり、図２と異なる点は、ＧＮＤパターンと層間ビアホールのレイアウトを示した点である。なお、基板の層構成は図面によって互いに異なっていてもよい。例えば、第１の図面２０１は層数が６層で、層厚は１５０μｍであり、絶縁材料として比誘電率が４．４の樹脂を用いており、第２の図面２０２は層数が８層で、層厚は１００μｍであり、絶縁体として比誘電率が５．２の樹脂を用いており、第３の図面２０３は層数が３層で層厚は２００μｍであり、絶縁材料として比誘電率が３．５の樹脂をそれぞれ用いている場合について説明する。なお、図４において第１の図面２０１および第２の図面２０２は１層目についてのみ示しており、第３の図面２０３については導体層である２層目についてのみ示している。また、第１の図面２０１および第２の図面２０２におけるビアホール４０１ａ、４０１ｂ、４０２ａ、４０２ｂ、４０３ａ、４０３ｂ、４０４ａ、４０４ｂ、４０５ａ、４０５ｂは１層目と２層目を電気的に接続しており、２層目において４０１ａと４０１ｂ、４０２ａと４０２ｂ、４０３ａと４０３ｂ、４０４ａと４０４ｂ、４０５ａと４０５ｂがそれぞれ電気的に接続されている。

図５は、図４の図面においてＣＬＫの信号経路とリターン経路を簡易的に示した図である。図５において、信号経路は、第１の図面２０１における第１のＩＣ２０４のピン２０４ａからネット２０５ａに入力されたＣＬＫは、第２の図面２０２における第２のＩＣ２１１のピン２１１ａに出力される。一方、リターン経路については、第２の図面２０２におけるリターン経路５０３ｂは、第２のＩＣ２１１のＧＮＤ端子であるピン２１１ｃからビアホール４０５ａを介して２層目の導体パターン（図示せず）に接続され、ビアホール４０５ｂを介して１層目の導体パターン５０６の上方に接続され、同様にしてビアホール４０４ｂを介してビアホール４０４ａに接続され、コネクタ２０９のピン２０９ｃに接続される。つぎに、第３の図面２０３におけるネット２０８ｃがＧＮＤ属性として設定されておりネット２０８ｃがリターン経路５０２ｂとなるため、ピン２０９ｃはリターン経路５０２ｂを介して第１の図面２０１におけるコネクタ２０６のピン２０６ｃに接続される。さらに、第１の図面２０１におけるリターン経路５０１ｂは、第１のコネクタ２０６のピン２０６ｃとビアホール４０３ａの導体パターンの端部付近を沿ってリターン経路が形成され、ビアホール４０３ａを介して２層の導体パターン上でビアホール４０３ｂと接続される。同様にしてビアホール４０２ａと４０２ｂ、４０１ａと４０１ｂとがそれぞれ電気的に接続され、第１のＩＣ２０４のピン２０４ｃに至る。なお、リターン経路は一般的に信号線に最も近いＧＮＤ上に形成されるが、例えば導体パターン５０４、５０５、５０６、５０７上にはビアホールがないために、導体パターンではあったとしてもＬ性を有するためＣＬＫに対するＧＮＤとしては機能せず、リターン経路は５０３ｂ、５０２ｂ、５０１ｂのようになる。この場合、電流経路とリターン経路が近接していることがＥＭＩ特性の点では好ましく、リターン経路が信号線から離れるとＥＭＩノイズレベルが上昇する。また、第１のＩＣ２０４から第２のＩＣ２１１までの電気長が長いほどノイズレベルが上昇することから、従来の基板ＣＡＤ図面を１つだけ取り扱っていたルールチェック結果と比べてＥＭＣサイトでの実測結果とより相関の高いルールチェックを実施することが可能となる。

なお、本実施の形態では、部品の各ピン間の接続状況を示す情報として「ネット」を用いる場合について説明したが、異なる基板ＣＡＤ図面間のネットを統合してまとめることが可能であることはもちろんのことである。例えば、図５におけるネット２０５ａ、２０５ｅ、２０８ａ、２１０ａ、２１０ｅと、受動素子２０７、２１２と、第１のコネクタ２０６のピン２０６ａおよび第２のコネクタ２０９のピン２０９ａを統合した「iネット（インテグレイテッド ネット）」として定義することでコネクタを介した複数基板ＣＡＤ図面間でのネットの電気的な接続状況を把握することが容易となることはもちろんのことである。例えば、マスター設定した基板ＣＡＤ図面上において「ｉネット」設定を行い、ルールチェックを実施することで自動的に当該図面にコネクタを介して接続されている別の基板ＣＡＤ図面を参照してルールチェックを実施することができることは当然のことである。

図６は、本発明の図面検証システムを備えたＣＡＤシステムのブロック構成図である。図６において、複数の基板回路図情報およびレイアウト情報とマスター／スレイブ設定などの複数図面設定情報をデータベースに保存している点が従来との主な差異である。なお、データベース中のＡ、Ｂ、Ｃがそれぞれファイル化された基板情報を指しており、例えば回路図接続情報Ａ、Ｂ、Ｃはそれぞれ図３の２０１、２０２、２０３に相当する。

図７は、ＣＡＤシステムにおける処理の流れの概要を示すフローチャートである。図７において、複数の基板ＣＡＤ図面をコネクタ接続情報に基づいてルールチェックを実施する回路規模が必要最小限となるよう範囲を制限している。また、マスター／スレイブ設定により、全基板のルールチェックを行うのではなく、マスター設定した基板ＣＡＤ図面の該当信号についてのみルールチェックを実施することが可能となり、ルールチェックの実施を高速化することが期待できる。一例として図５において、ＣＬＫのリターン経路のルールチェックを実施する場合について説明する。まず回路図用エディタにおいて第１のＩＣ２０４のピン２０４ａにＣＬＫの信号属性を有するネット２０５ａを接続する等、ＩＣやコネクタ等の部品の各ピンを各ネットを介して接続する。つぎに、第１のＩＣ２０４のピン２０４ａをＣＬＫ信号の「Ｉｎｐｕｔ」端子として、第２のＩＣ２１１のピン２１１ａをＣＬＫ信号の「Ｏｕｔｐｕｔ」端子としてそれぞれ設定する。さらに、コネクタ接続情報として、第１のコネクタ２０６のピン２０６ａと第２のコネクタ２０９のピン２０９ａがそれぞれ第３の図面２０３におけるＣＬＫ信号であるネット２０８ａに接続される情報を設定する。なお、必要に応じて第１の図面２０１をマスターとして設定する。この状況でレイアウト用エディタにより各基板ＣＡＤ図面のレイアウトを実施した後に、ＣＬＫ信号の「Ｉｎｐｕｔ」であるＩＣ２０４のピン２０４ａに接続された他の基板ＣＡＤ図面が存在するか検索を行い、コネクタ２０６を介して第３の図面２０３が接続されていることを検出する。さらに、第３の図面２０３のネット２０８ａが他の基板ＣＡＤ図面と接続されているか検索を行い、コネクタ２０９を介して第２の図面２０２が接続されていることを検出する。この場合、検出された第２の図面２０２においてＣＬＫ信号のネット２１０ｅが第２のＩＣ２１１のピン２１１ａにおいて「Ｏｕｔｐｕｔ」設定されていることにより、「Ｉｎｐｕｔ」から「Ｏｕｔｐｕｔ」に至るまでの経路を全てルールチェックでの検証対象として検出する。その後、ユーザがルールチェック実施毎にルールブックのルールを入力・変更した結果に対して適合しているか否かを判定するため、デザインルールチェック（ＤＲＣ）を実施する。ＤＲＣを実施した後は、例えば図５のように信号経路とリターン経路を表示したり、経路の電気長を数値化することによりＣＡＤ設計者が改善の必要性を視覚的にあるいは数値的に理解することが可能となる。なお、リターン経路やシールド効果、隣接配線との電磁的干渉チェックなど、対象とする信号の経路が長いほどＥＭＩ輻射ノイズレベルが大きくなることから、本手法により基板単体でルールチェックを行う場合と比べて格段に改善の必要性を的確にかつ迅速に把握することが可能となることはもちろんのことである。

以上のように、本発明の図面検証システムは複数の基板ＣＡＤ図面を接続した状態での所定の条件に適合するか否かを、人手によらずに自動的に検証することが可能となり、短時間で高品質の図面を作成することができるようになるという優れた効果を奏するものである。

１０１ 携帯無線装置
１０２ 上側筐体
１０３ 下側筐体
１０４ ヒンジ部
１０５ ディスプレイ
１０６ スピーカ
１０７ キー
１０８ マイク
１０９ 上側基板
１１０ 下側基板
１１１ フレキシブル基板
１１２、２０６ 第１のコネクタ
１１３、２０９ 第２のコネクタ
２０１ 第１の図面
２０２ 第２の図面
２０３ 第３の図面
２０４ 第１のＩＣ
２０４ａ、２０４ｂ、２０４ｃ、２０４ｄ、２０６ａ、２０６ｂ、２０６ｃ、２０６ｄ、２０９ａ、２０９ｂ、２０９ｃ、２０９ｄ、２１１ａ、２１１ｂ、２１１ｃ、２１１ｄ、２１２ａ、２１２ｂ、２１３ａ ピン
２０５ａ、２０５ｂ、２０５ｃ、２０５ｄ、２０５ｅ、２０８ａ、２０８ｂ、２０８ｃ、２０８ｄ、２１０ａ、２１０ｂ、２１０ｃ、２１０ｄ、２１０ｅ、２１４ ネット
２０７、２１２ 受動素子
２１１ 第２のＩＣ
４０１ａ、４０１ｂ、４０２ａ、４０２ｂ、４０３ａ、４０３ｂ、４０４ａ、４０４ｂ、４０５ａ、４０５ｂ ビアホール
５０１ａ、５０２ａ、５０３ａ 信号経路
５０１ｂ、５０２ｂ、５０３ｂ リターン経路
５０４、５０５、５０６、５０７ 導体パターン
６０１ ＣＰＵ
６０２ ＲＯＭ
６０３ ＲＡＭ
６０４ データベース
６０５ 第１グラフィックス表示装置
６０６ 第２グラフィックス表示装置
６０７ キーボード
６０８ マウス
７０１、８０１ 回路図用エディタによる処理
７０２、８０２ レイアウト用エディタによる処理
７０３、８０３ 図面検証システムによる処理

Claims (3)

1. 少なくとも２つの図面を示すデータを記憶する第１の記憶手段と、所定の条件を示すデータを記憶する第２の記憶手段と、前記第１の記憶手段に記憶された少なくとも２つの図面を示すデータが、前記第２の記憶手段に記憶された所定の条件を示すデータに適合するか否かを判定する判定手段と、
   前記少なくとも２つの図面の接続情報を記憶する第３の記憶手段と、
   前記少なくとも２つの図面において対象となる信号またはデータを設定することにより、接続された別の図面が存在するか否かを前記接続情報を用いて抽出する抽出手段と、
   前記少なくとも２つの図面における配線レイアウトが満足するべき所定の条件を記載したルールブックとを備え、
   前記信号またはデータに対して前記ルールブックに記載された所定の条件に適合しているか否かを判定することを特徴とする図面検証システム。
2. 前記少なくとも２つの図面の内、指定した特定の図面についてのみコネクタを介して接続された状態でのルールチェックを実施することを特徴とする請求項１に記載の図面検証システム。
3. 前記少なくとも２つの図面の内、指定した特定の図面についてはコネクタを介して接続された状態でのルールチェックの対象から外すことを特徴とする請求項１に記載の図面検証システム。

Images