JP4575326B2 - 基板レイアウトチェックシステムおよび方法 - Google Patents

Description

この発明は、プリント基板のレイアウトチェックシステムおよび方法に関するものであり、特にプリント基板上に搭載されたバイパスコンデンサが高速ＩＣに対して有効に機能するレイアウトになっているかどうかをチェックする基板レイアウトチェックシステムに関する。

近年、電子機器の高性能化に伴い、高速にスイッチング動作を行う高速デジタルＩＣ(以下、高速ＩＣまたは単にＩＣと呼称する)が電子機器の主要構成部品として多数用いられている。
高速ＩＣは、高速にスイッチング動作を行うため、スイッチングノイズを発生させる。スイッチングノイズを除去するため、高速ＩＣを搭載するプリント基板には、高速ＩＣの電源ピンの近傍にバイパスコンデンサを配置するのが一般的である。バイパスコンデンサを適切に配置することにより、高速ＩＣの高速スイッチング動作によって発生する電源電圧の変動を、バイパスコンデンサが蓄えた電荷で補って安定させることができる。また、発生したスイッチングノイズを高速ＩＣのグランドピンへ帰還させて、ノイズを高速ＩＣ周辺で閉じ込めることができるという効果が得られる。
プリント基板に搭載する各種部品の配置や配線パターン等のレイアウトは、レイアウト設計者が回路図データを元にＣＡＤ（Computer Aided Design）システムを用いて作成するレイアウトデータによって定義される。そのレイアウトデータの作成において、バイパスコンデンサが有効に機能しない位置に配置されるレイアウトミスが発生することがある。

このようなレイアウトミスがないかをチェックする技術として、特許文献１がある。特許文献１のレイアウトチェックシステムは、電源ピンと電源の配線経路間のインピーダンスと、電源ピンとバイパスコンデンサの配線経路間のインピーダンスを比較することにより、バイパスコンデンサが有効に機能しているかチェックを行うものである。例えば、電源ピンと電源の配線経路間のインピーダンスが、電源ピンとバイパスコンデンサの配線経路間のインピーダンスより大きい時、バイパスコンデンサは有効に機能していると判定される。
特開２００４-１９２６１８号公報

しかし、特許文献1のレイアウトチェックシステムは、バイパスコンデンサとＩＣのグランドピンの配線経路間インピーダンス等グランド側の配線経路やバイパスコンデンサのインピーダンスが考慮されていない。そのため、バイパスコンデンサとＩＣのグランドピンの配線経路間インピーダンス等グランド側の経路やバイパスコンデンサのインピーダンスが大きい時、バイパスコンデンサは有効に機能させることができなくなる。特に基板の高密度化に伴い、バイパスコンデンサからグランドプレーンまでの配線経路が長くなる傾向にあり、バイパスコンデンサからＩＣのグランドピンまでのインピーダンスの影響が無視できなくなって来ている。このような設計に対し、上記技術ではグランド側の経路について考慮されていないため、精度の高いチェックが行えない。

本発明は上述の問題を解決する基板レイアウトチェックシステムおよびチェック方法に関するものであり、従来のチェックシステムよりも正確にバイパスコンデンサが有効に機能するレイアウトになっているかチェックできるシステムを提供することを目的とする。

本発明の基板レイアウトチェックシステムは、上記課題を解決するために、プリント基板に搭載されたＩＣとバイパスコンデンサのレイアウトをチェックするシステムであって、基板レイアウト情報を記憶する記憶部と、前記ＩＣの電源ピンからの配線が電源供給源を経由して、前記ＩＣのグランドピンに戻る第１の経路評価値Ｓを、前記基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記電源供給源間の評価値ａと、前記ＩＣのグランドピンとグランドプレーン間の評価値ｂを加算して算出する第１の経路評価値算出部と、前記ＩＣの電源ピンから前記バイパスコンデンサを経由して、ＩＣのグランドピンに戻る第２の経路評価値Ｔを、前記基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記バイパスコンデンサ間の評価値ｃと、前記バイパスコンデンサと前記ＩＣのグランドピン間の評価値ｄと、前記バイパスコンデンサの評価値ｅを加算して算出する第２の経路評価値算出部と、前記第１の経路評価値Ｓと第２の経路評価値Ｔを比較して、第２の経路評価値Ｔが前記第１の経路評価値Ｓより小さいとき、前記バイパスコンデンサを効果的に機能させる配置であると判定する判定部と、前記判定部の判定結果を出力する出力部とを備える。
この特徴により、本発明によればグランド側の経路について考慮することができ、その結果精度の高いチェックが行われる。

また本発明は、前記第１および第２の経路評価値を、各経路のインピーダンス、インダクタンスまたは配線長とするものである。これにより、種々の評価値を用いて評価することができる。
また本発明は、前記電源供給源をレギュレータ端子、電源端子または電源配線と電源プレーンとの接続部とするものである。これにより電源側経路を正確に評価することができる。

また本発明は、前記第１および第２の経路評価値が複数算出される時、それぞれ最小の評価値を用いるものである。これにより、適切な評価値を用いて、判定を行うことができる。
また本発明は、前記第１および第２の経路評価値を、予め算出された配線形状、ビア形状、用いるバイパスコンデンサに応じた評価値が格納されたモデルライブラリを用いて算出するものである。これにより、経路評価値の算出のスピードを高速にすることができる。
また本発明は、前記第１および第２の経路評価値の算出時に、電源プレーンのインダクタンスが無視できるくらいに小さいとき、前記電源プレーンと接続する電源供給源、またはグランドプレーンのインダクタンスが無視できるくらいに小さいとき、前記グランドプレーンまでの評価値を求めるものである。これにより、評価値が無視できないプレーンの評価値を考慮して判定を行うことができる。

本発明は、別の観点によれば、プリント基板に搭載されたＩＣとバイパスコンデンサのレイアウトをチェックする方法であって、前記ＩＣの電源ピンからの配線が電源供給源を経由して、前記ＩＣのグランドピンに戻る第１の経路評価値Ｓを、基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記電源供給源間の評価値ａと、前記ＩＣのグランドピンとグランドプレーン間の評価値ｂを加算して算出する第１の経路評価値算出ステップと、前記ＩＣの電源ピンから前記バイパスコンデンサを経由して、ＩＣのグランドピンに戻る第２の経路評価値Ｔを、基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記バイパスコンデンサ間の評価値ｃと、前記バイパスコンデンサと前記ＩＣのグランドピン間の評価値ｄと、前記バイパスコンデンサの評価値ｅを加算して算出する第２の経路評価値算出ステップと、前記第１の経路評価値Ｓと第２の経路評価値Ｔを比較して、第２の経路評価値Ｔが前記第１の経路評価値Ｓより小さいとき、前記バイパスコンデンサを効果的に機能させる配置であると判定する判定ステップと、前記判定部の判定結果を出力する出力ステップとをコンピュータによって実行する基板レイアウトチェック方法である。
また本発明は、プリント基板に搭載されたＩＣとバイパスコンデンサのレイアウトをチェックする処理をコンピュータに行わせるプログラムであって、前記ＩＣの電源ピンからの配線が電源供給源を経由して、前記ＩＣのグランドピンに戻る第１の経路評価値Ｓを、基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記電源供給源間の評価値ａと、前記ＩＣのグランドピンとグランドプレーン間の評価値ｂを加算して算出する第１の経路評価値算出ステップと、前記ＩＣの電源ピンから前記バイパスコンデンサを経由して、ＩＣのグランドピンに戻る第２の経路評価値Ｔを、基板レイアウト情報に基づいて、前ＩＣの記電源ピンと前記バイパスコンデンサ間の評価値ｃと、前記バイパスコンデンサと前記ＩＣのグランドピン間の評価値ｄと、前記バイパスコンデンサの評価値ｅを加算して算出する第２の経路評価値算出ステップと、前記第１の経路評価値と第２の経路評価値を比較して、第２の経路評価値Ｔが前記第１の経路評価値Ｓより小さいとき、前記バイパスコンデンサを効果的に機能させる配置であると判定する判定ステップと、前記判定部の判定結果を出力する出力ステップとをコンピュータに実行させるための基板レイアウトチェックプログラムである。

以上の構成を用いることにより、バイパスコンデンサのグランド側の経路やバイパスコンデンサのインピーダンスが考慮されたバイパスコンデンサのレイアウトチェックを行うことができ、従来よりも正確にバイパスコンデンサが有効に機能しているかを判定することができる。

以下、図面に基づいて本発明の基板レイアウトチェックシステムについて詳細に説明する。
図１は、本発明の実施形態である基板レイアウトチェックシステムを示す構成ブロック図である。本発明の基板レイアウトチェックシステムは、通常基板レイアウト設計に用いられるＣＡＤシステムの一部として組み入れられて構成することができる。

入力部1は、ＣＡＤ設計者がキーボードやマウス等の入力装置を用いて、基板レイアウト設計および本発明の基板レイアウトチェックシステムに必要な回路図データ、基板情報や部品情報を入力する部分である。また基板レイアウト設計のためのコマンド、基板レイアウトチェックを行うためのチェックコマンドを入力する。
基板レイアウト作成部２は、入力部より入力された回路図データ、基板情報や部品情報に基づいて、コマンドに従い基板レイアウトを作成する。ここで作成された基板レイアウトとしては、基板情報、部品情報、端子情報、ネット情報、配線情報などがある。基板情報とは、基板の層構成、寸法、形状、材質の電気特性などである。部品情報とは、部品識別情報、部品種別情報、寸法、形状、配置座標情報、電気特性などである。端子情報とは、端子種別情報、端子座標情報、寸法、形状、配置座標情報などである。ネット情報とは、接続関係を示す種別情報、接続端子番号情報などである。配線情報とは、配置種別情報、幅、厚さ、始点と終点の座標情報などである。

記憶部３は、配線長、幅、厚さ、ビアの個数、形状などを作成された基板レイアウト情報として格納する。その他にＣＡＤプログラム、本発明の基板レイアウトチェックシステム実行プログラムを格納する。記憶部３は、ハードディスク、フラッシュメモリ、ＲＯＭ、ＲＡＭを使用して構成される。これらの記憶部は、本発明のシステムに固定であってもよく、また外部に備えられたものであってもよい。またネットワークなど通信により接続されたものであってもかまわない。
モデルライブラリ４は、バイパスコンデンサの配置の良否を評価する経路評価値を算出するために必要なバイパスコンデンサ等のインダクタンスや抵抗といったモデル情報を格納する。経路評価値とは、本発明のレイアウトの判定に用いる値であり、経路の配線長、インダクタンス、インピーダンスなどに相当する値である。
経路評価値算出部５は、記憶部３に格納されている基板レイアウト情報及びモデルライブラリ４に格納されているモデル情報を用いて、第１の経路評価値Ｓ及び第２の経路評価値Ｔを算出する。

ここで、第１の経路評価値Ｓは、第１の評価値算出部６において、電源ピン-電源供給源間評価値算出部７が算出する電源ピンと電源供給源間の評価値ａと、グランドピン-グランドプレーン間評価値算出部８が算出するグランドピンとグランドプレーン間の評価値ｂを加算する事により算出される。即ち、Ｓ＝ａ＋ｂである。
また、第２の経路評価値Ｔは、第２の評価値算出部９において、電源ピン-パスコン間評価値算出部１０が算出する電源ピンとバイパスコンデンサ間の評価値ｃと、パスコン-グランドピン間評価値算出部１１が算出するバイパスコンデンサとグランドピン間の評価値ｄと、パスコン評価値算出部１２が算出するバイパスコンデンサの評価値ｅを加算することにより算出される。即ち、Ｔ＝ｃ＋ｄ＋ｅである。
したがって、第１の経路評価値Ｓは、グランドプレーンのインダクタンスが無視できるくらい非常に小さい時において、電源ピンで発生したノイズが電源供給源、グランドプレーンを経由してＩＣに戻る経路中のインダクタンス値により示される。
また第２の経路評価値Ｔは、グランドプレーンのインダクタンスが無視できるくらい非常に小さい時において、電源ピンで発生したノイズがバイパスコンデンサを経由してＩＣに戻る経路中のインダクタンス値により示される。

エラー判定部１３は、経路評価値算出部５において算出された第１の経路評価値Ｓ及び第２の経路評価値Ｔを比較し、バイパスコンデンサが有効に機能する配置になっているかを判定する。
出力部１４は、エラー判定部１３で判定された結果情報を出力し、ＣＡＤ設計者または基板レイアウトチェックのユーザに報知する。出力部１４は、液晶やプラズマのようなディスプレイが代表的であるが、スピーカ、ベル、ブザーのような音響装置でもよい。

図２は、本発明の基板レイアウトチェックシステムにおいて、チェック対象となる基板の一例を示す。図２は本発明の説明のために示す回路図であり、本発明はこの図２に限定されるものではない。図２に示す基板配線図において、ＩＣ２１の電源ピン２２から発生するノイズ対策に設けたバイパスコンデンサ２５の配置が適切かをチェックする。図２に示すように、基板は、電源プレーン２６ａ、２６ｂ、２６ｃを有し、またグランドプレーン２７ａ、２７ｂ、２７ｃを有する。この電源プレーン２６とグランドプレーン２７の間に、この回路基板に必要な電源（図示しない）が接続される。電源ピン２２から電源プレーン２６ａ、２６ｂおよび２６ｃに電源配線２４が配線される。ＩＣ２１のグランドピン２３ａおよび２３ｂは、それぞれグランドプレーン２７ａ、２７ｂまたは２７ｃに接続するグランド配線２９が形成される。またバイパスコンデンサ２５からグランドピン２３ａ間にグランド配線２８が配線される。

ここで、本発明は電源ピン２２から電源供給源ｈに至る経路を第１の経路Ｋａ、グランドピン２３からグランドプレーン２７に至る経路を第２の経路Ｋｂ、電源ピン２２からバイパスコンデンサ２５に至る経路を第３の経路Ｋｃ、バイパスコンデンサ２５からグランドプレーン２７に至る経路を第４の経路Ｋｄと称する。
以下では評価値としてインダクタンスの大きさを用いた処理について説明するが、評価値として配線長またはインピーダンス等の他の値を用いる場合においても同様の手順により算出することができる。

図３は、電源ピン-電源供給源間評価値算出部７の処理を説明するフローチャートを示す。このフローチャートでは、設計者によってレイアウトチェック対象として指定された部品がＩＣ２１であるとして説明する。電源ピン-電源供給源間評価値算出部７が処理を開始すると、ステップＳ３１では、算出評価の対象となる電源供給源ｈを抽出する。この発明で電源供給源ｈとは、レギュレータの端子や電源プレーン２６と電源配線２４との接続点とする。図２では、電源供給源ｈ１〜ｈ３が存在する。
電源プレーン２６と電源配線２４との接続点を電源供給源ｈとするので、接続する電源プレーン２６の評価値の大きさが無視出来る場合にのみ評価値算出の対象とする。例えば評価値としてインダクタンス値を用いる場合、一定の面積以上の電源プレーンのインダクタンスは非常に小さくなるため、一定の面積をもつ電源プレーンを評価値算出の対象として抽出する。

ステップＳ３２では対象電源供給源ｈ１〜ｈ３のうち、評価値を算出する任意の電源供給源ｈ１を１つ選択する。このステップＳ３２で選択した電源供給源ｈ１について、この経路Ｋａの評価値ａ１を算出した後、別のルーチンで他の電源供給源ｈ２またはｈ３を選択して、その経路Ｋａの評価値ａ２またはａ３を算出する。
次のステップＳ３３では、選択された電源供給源ｈ１と電源ピン２２との経路を第１の経路Ｋａ１として、第１の経路に関する基板レイアウト情報を記憶部３より抽出する。ここで抽出する基板レイアウト情報とは、この経路中に存在する配線の配線長、配線幅、厚さ等の配線情報、ビアの個数やビアの形状等、ビア情報等の配線経路のインダクタンス値を算出するための情報である。

ステップＳ３４では、上記ステップＳ３３において算出された第１の経路Ｋａ１について、電源ピン-電源供給源間のインダクタンス値Ｌａ１を算出する。インダクタンス値算出は算出式や解析により算出する。また、予め解析等により求めた特定の配線形状やビアのインダクタンス値をモデルライブラリ４に登録しておき、そのモデルライブラリ４に登録されているインダクタンス値を読み出すことにより算出してもよい。
次のステップＳ３５では、上記ステップ３１で抽出された電源供給源ｈ１〜ｈ３の全てについて評価値が算出されているかをチェックし、算出されていない電源供給源があれば、ステップＳ３２に戻り、他の電源供給源を選択し、上記同様の処理を行う。即ち、全ての電源供給源が処理されるまで、ステップＳ３２〜Ｓ３５を繰り返す。全ての電源ピン２２から電源供給源ｈ１〜ｈ３の経路Ｋａ１〜Ｋａ３について評価値ａ１〜ａ３が算出されていることが確認された時、ステップＳ３６において、最も小さな評価値ａ０を抽出し、これを電源ピン-電源供給源間の評価値ａとし、このフローを終了する。
図２において、電源配線２４の配線形状が全て同じである時、インダクタンス値Ｌａ１〜Ｌａ３は距離に比例すると近似できるので、電源ピン２２から最短の距離にある電源プレーン２６ａと電源ピン２２間のインダクタンス値を電源ピンと電源供給源間の評価値ａとしてもよい。

図４は、グランドピン-グランドプレーン間評価値算出部８の処理を説明するフローチャートを示す。ステップＳ４１は、対象グランドピン２３を抽出する処理である。即ち、設計者によって指定されたチェック対象電源ピン２２を持つＩＣ２１のグランドピン２３を全て抽出する。図２の回路図では、グランドピン２３ａと２３ｂを抽出する。ステップＳ４２は、評価グランドピンの選択処理で、評価値ｂを算出する任意のグランドピン２３を１つ選択する。他のグランドピンは選択されたグランドピンの評価値ｂを算出した後に、別のルーチンとして順次選択される。

ステップＳ４３では、評価値算出の対象となるグランドプレーン２７を抽出する。対象となりうるグランドプレーンかどうかは、電源ピン-電源供給源間評価値算出部7のフローチャートのステップＳ３１において、対象電源供給源ｈを電源プレーン２６と電源配線の接続点とする時と同様に、グランドプレーン２７の評価値の大きさが無視できるかどうかで決定する。次のステップＳ４４の評価プレーン選択、ステップＳ４５のグランドピン-プレーン間経路算出、ステップＳ４６の評価値算出、ステップＳ４７の抽出プレーン評価値算出処理終了判定、ステップＳ４８の評価グランドピン最小評価値算出は、図３のフローチャートで説明した電源ピン-電源供給源間評価値算出部７のステップＳ３２〜Ｓ３６の処理と同様である。即ち、各対象グランドプレーン２７ａ〜２７ｃについて、グランドピン２３ａ、２３ｂからグランドプレーン２７ａ〜２７ｃまでの経路Ｋｂ１〜Ｋｂ３について評価値ｂ１〜ｂ３をそれぞれ求め、最小の評価値ｂ０を選択グランドピンとグランドプレーン間の評価値ｂとする。

ステップＳ４９は、抽出ピン評価値算出処理の終了判定を行う。即ち、全てのグランドピン２３ａ〜２３ｂについて評価値ｂ１〜ｂ３が算出されたかどうかをチェックする。評価値が算出されていないグランドピン２３が存在する時、ステップＳ４２に戻り、まだ評価値が算出されていないグランドピン２３を選択し、ステップＳ４２〜４９の処理を行う。すべてのグランドピン２３について、評価値が算出された時、ステップＳ５０で、最も小さな評価値ｂ０を算出し、グランドピンとグランドプレーン間の評価値ｂとし、このフローを終了する。

図５は電源ピン-パスコン間評価値算出部１０の処理を説明するフローチャートを示す。このフローチャートのステップ５６では、設計者によって指定されたＩＣ２１のチェック対象電源ピン２２からバイパスコンデンサ２５までの経路Ｋｃと、その経路情報を算出する。チェックするバイパスコンデンサ２５は設計者が指定するが、設計者またはコンピュータが指定された電源ピン２２に最も近いバイパスコンデンサ２５を対象バイパスコンデンサとして、自動的に選択しても良い。ステップＳ５７は算出された経路情報を用いて、図３、図４のフローチャートでした評価値算出処理と同様の方法により、評価値ｃを算出し、その最小値ｃ０を電源ピンとバイパスコンデンサ間の評価値ｃとし、このフローを終了する。

図６はパスコン-グランドピン間評価値算出部１１の処理を説明するフローチャートを示す。このフローチャートでは、ステップＳ６１で、バイパスコンデンサ２５からＩＣ２１のグランドピン２３までの経路Ｋｄにおいて、グランドプレーン２７を経由しない経路が存在するか否か判定する。このステップＳ６１では、グランドプレーン２７を経由しない経路が存在すると判定し、また経由するプレーンの評価値が無視出来ないと判断される時においてもプレーンを経由しない経路が存在すると判定する。
図２に示す基板配線図は、グランド配線２８により、グランドプレーンを経由せずにＩＣ２１のグランドピン２３aに接続されているため、グランドプレーンを経由しない経路Ｋｄが存在すると判定される。しかし、図７に示す基板配線図の場合、バイパスコンデンサ２５からグランド配線３０によってグランドプレーン２７に直接接続されるので、グランドピン２３までの経路において、グランドプレーン２７を経由しない経路は存在しないと判定される。

グランドプレーン２７を経由しない経路Ｋｄが存在する時、ステップＳ６２は、バイパスコンデンサ-グランドピン間経路算出のために、経路情報が算出される。次のステップＳ６３では、バイパスコンデンサ-グランドピン間の評価値ｄが算出される。グランドプレーン２７を経由しない経路Ｋｄが複数存在する場合、それぞれの経路Ｋｄについて評価値ｄを算出し、最小の評価値ｄ０をプレーンを経由しない経路の評価値ｄとする。
ステップＳ６１において、バイパスコンデンサ２５からＩＣ２１のグランドピン２３までの全て経路がグランドプレーンを経由する場合（ステップＳ６１のＹ）、ステップＳ６２、Ｓ６３をスキップして、ステップＳ６４に進む。
ステップＳ６４は、バイパスコンデンサ-グランドプレーン間の経路Ｋｄについて、その評価値を、図３〜図５で説明した評価値算出と同様にして、バイパスコンデンサとグランドプレーン間の評価値を算出する。ステップＳ６５においても、図３〜図５で説明した評価値算出と同様にして、グランドピンとグランドプレーン間の評価値を算出する。通常、グランドピン-グランドプレーン間評価値算出部８で算出される評価値bと同じ値となるため、グランドピン-グランドプレーン間評価値算出部８で算出された値をそのまま用いてもよい。

ステップＳ６６では、上記ステップＳ６４で算出した評価値と、ステップＳ６５で算出したバイパスコンデンサ-グランドプレーン間の評価値ｂを加算し、グランドプレーンを経由する経路のバイパスコンデンサ２５とグランドピン２３間の評価値ｄとする。グランドプレーンを経由しない経路が存在する場合、プレーンを経由しない経路の評価値とプレーンを経由する経路のバイパスコンデンサとグランドピン間の評価値を比較して、小さい評価値をＩＣのグランドピンとバイパスコンデンサ間の評価値ｄとする。プレーンを経由しない経路が存在しない場合、プレーンを経由する経路のバイパスコンデンサとグランドピン間の評価値をＩＣのグランドピンとバイパスコンデンサ間の評価値とする。

パスコン評価値算出部１２では、モデルライブラリ４に格納されている対象とするバイパスコンデンサ２５のインダクタンス値を評価値ｅとする。

以上のようにして、経路評価値算出部５は、電源ピン-電源供給源間評価値算出部７により算出された電源ピンと電源供給源間の評価値ａと、グランドピン-グランドプレーン間評価値算出部８により算出されたグランドピンとグランド間の評価値ｂを加算することにより第１の評価値Ｓを算出する。同様に経路評価値算出部５において、電源ピン-パスコン間評価値算出部１０により算出された電源ピンとバイパスコンデンサ間の評価値ｃと、パスコン-グランドピン間評価値算出部１１により算出されたバイパスコンデンサとグランドピン間の評価値ｄと、パスコン評価値算出部１２により算出されたバイパスコンデンサの評価値ｅを加算することにより第２の評価値Ｔを算出する。

したがって、第１の評価値Ｓは、グランドプレーン２７のインダクタンスが無視できるくらい非常に小さい時において、電源ピン２２で発生したノイズが電源供給源ｈ、グランドプレーンを経由してＩＣ２１に戻る場合の経路中のインダクタンスの値を示す。
また第２の評価値Ｔは、グランドプレーン２７のインダクタンスが無視できるくらい非常に小さい時において、電源ピン２２で発生したノイズがバイパスコンデンサ２５を経由してＩＣ２１に戻る場合の経路中のインダクタンスの値を示す。

高周波成分であるノイズは、インダクタンスの値が小さい方へ流れるため、第１の評価値Ｓと第２の評価値Ｔを比較することにより、ノイズの経路を判定できる。すなわち第１の評価値Ｓと比較して第２の評価値Ｔが小さい時、電源ピン２２発生したノイズはバイパスコンデンサ２５を経由してＩＣ２１に戻るため、ＩＣ周辺でノイズを閉じ込めることができる。第１の評価値Ｓよりも第２の評価値Ｔが大きい時、ノイズをＩＣ周辺に閉じ込めることが出来なくなる。よってエラー判定部１３は、第１の評価値Ｓと第２の評価値Ｔを比較し、第１の評価値Ｓよりも第２の評価値Ｔが大きい時、バイパスコンデンサ２５が有効に機能していないと判定する。
この判定結果は、出力部により出力される。もし判定結果がバイパスコンデンサが有効に機能していないと判定された場合、ＣＡＤ設計者はバイパスコンデンサの配置を変更し、再度本発明の判定を実施する。

以上のように，本発明は電源側の経路のみでなく、バイパスコンデンサ２５やバイパスコンデンサ２５のグランド側のインピーダンスに相当する評価値を考慮してバイパスコンデンサ２５が有効に作用するかをチェックすることができる。これにより、従来のシステムよりも正確にバイパスコンデンサ２５が有効に機能する配置になっているかをチェックする事ができ、基板の高密度化のためにバイパスコンデンサ２５からグランドプレーン２７までの配線距離やＩＣのグランドピンからグランドプレーンまでの配線距離が長い設計を行う必要が生じる基板についてもバイパスコンデンサ２５が有効に機能しているかどうかをチェックすることが可能となる。

本発明の構成を示すブロック図である。 チェック対象とする基板配線図である。 電源ピン-電源供給源間評価値算出部の処理を示すフローチャート図である。 グランドピン-グランドプレーン間評価値算出部の処理を示すフローチャート図である。 電源ピン-パスコン間評価値算出部の処理を示すフローチャート図である。 パスコン-グランドピン間評価値算出部の処理を示すフローチャート図である。 バイパスコンデンサとＩＣ間のグランド側の経路中にプレーンがある基板配線図である。

符号の説明

１ 入力部
２ 基板レイアウト作成部
３ 記憶部
４ モデルライブラリ
５ 評価値算出部
６ 第１の評価値算出部
７ 電源ピン-電源供給源間評価値算出部
８ グランドピン-グランドプレーン間評価値算出部
９ 第２の評価値算出部
１０ 電源ピン-パスコン間評価値算出部
１１ パスコン-グランドピン間評価値算出部
１２ パスコン評価値算出部
１３ エラー判定部
１４ 出力部
２１ ＩＣ
２２ 電源ピン
２３ａ、２３ｂ グランドピン
２４ 電源配線
２５ バイパスコンデンサ
２６ａ、２６ｂ 電源プレーン
２７ａ、２７ｂ、２７ｃ グランドプレーン
２８、２９、３０ グランド配線

Claims (8)

1. プリント基板に搭載されたＩＣとバイパスコンデンサのレイアウトをチェックするシステムであって、
   基板レイアウト情報を記憶する記憶部と、
   前記ＩＣの電源ピンからの配線が電源供給源を経由して、前記ＩＣのグランドピンに戻る第１の経路評価値Ｓを、前記基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記電源供給源間の評価値ａと、前記ＩＣのグランドピンとグランドプレーン間の評価値ｂを加算して算出する第１の経路評価値算出部と、
   前記ＩＣの電源ピンから前記バイパスコンデンサを経由して、ＩＣのグランドピンに戻る第２の経路評価値Ｔを、前記基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記バイパスコンデンサ間の評価値ｃと、前記バイパスコンデンサと前記ＩＣのグランドピン間の評価値ｄと、前記バイパスコンデンサの評価値ｅを加算して算出する第２の経路評価値算出部と、
   前記第１の経路評価値Ｓと第２の経路評価値Ｔを比較して、第２の経路評価値Ｔが前記第１の経路評価値Ｓより小さいとき、前記バイパスコンデンサを効果的に機能させる配置であると判定する判定部と、
   前記判定部の判定結果を出力する出力部と
   を備えることを特徴とする基板レイアウトチェックシステム。
2. 前記第１および第２の経路評価値は、各経路のインピーダンス、インダクタンスまたは配線長とすることを特徴とする請求項1に記載の基板レイアウトチェックシステム。
3. 前記電源供給源はレギュレータ端子、電源端子または電源配線と電源プレーンとの接続部とすることを特徴とする請求項１または２に記載の基板レイアウトチェックシステム。
4. 前記第１および第２の経路評価値が複数算出される時、それぞれ最小の評価値を用いることを特徴とする請求項1乃至３のいずれか１項に記載の基板レイアウトチェックシステム。
5. 前記第１および第２の経路評価値は、予め算出された配線形状、ビア形状、用いるバイパスコンデンサに応じた評価値が格納されたモデルライブラリを用いて算出することを特徴とする請求項１乃至４のいずれか１項に記載の基板レイアウトチェックシステム。
6. 前記第１および第２の経路評価値の算出時に、電源プレーンのインダクタンスが無視できるくらいに小さいとき、前記電源プレーンと接続する電源供給源、またはグランドプレーンのインダクタンスが無視できるくらいに小さいとき、前記グランドプレーンまでの評価値を求めることを特徴とする請求項１に記載の基板レイアウトチェックシステム。
7. プリント基板に搭載されたＩＣとバイパスコンデンサのレイアウトをチェックする方法であって、
   前記ＩＣの電源ピンからの配線が電源供給源を経由して、前記ＩＣのグランドピンに戻る第１の経路評価値Ｓを、基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記電源供給源間の評価値ａと、前記ＩＣのグランドピンとグランドプレーン間の評価値ｂを加算して算出する第１の経路評価値算出ステップと、
   前記ＩＣの電源ピンから前記バイパスコンデンサを経由して、ＩＣのグランドピンに戻る第２の経路評価値Ｔを、基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記バイパスコンデンサ間の評価値ｃと、前記バイパスコンデンサと前記ＩＣのグランドピン間の評価値ｄと、前記バイパスコンデンサの評価値ｅを加算して算出する第２の経路評価値算出ステップと、
   前記第１の経路評価値Ｓと第２の経路評価値Ｔを比較して、第２の経路評価値Ｔが前記第１の経路評価値Ｓより小さいとき、前記バイパスコンデンサを効果的に機能させる配置であると判定する判定ステップと、
   前記判定部の判定結果を出力する出力ステップと
   をコンピュータによって実行する基板レイアウトチェック方法。
8. プリント基板に搭載されたＩＣとバイパスコンデンサのレイアウトをチェックする処理をコンピュータに行わせるプログラムであって、
   前記ＩＣの電源ピンからの配線が電源供給源を経由して、前記ＩＣのグランドピンに戻る第１の経路評価値Ｓを、基板レイアウト情報に基づいて、前記ＩＣの電源ピンと前記電源供給源間の評価値ａと、前記ＩＣのグランドピンとグランドプレーン間の評価値ｂを加算して算出する第１の経路評価値算出ステップと、
   前記ＩＣの電源ピンから前記バイパスコンデンサを経由して、ＩＣのグランドピンに戻る第２の経路評価値Ｔを、基板レイアウト情報に基づいて、前ＩＣの記電源ピンと前記バイパスコンデンサ間の評価値ｃと、前記バイパスコンデンサと前記ＩＣのグランドピン間の評価値ｄと、前記バイパスコンデンサの評価値ｅを加算して算出する第２の経路評価値算出ステップと、
   前記第１の経路評価値と第２の経路評価値を比較して、第２の経路評価値Ｔが前記第１の経路評価値Ｓより小さいとき、前記バイパスコンデンサを効果的に機能させる配置であると判定する判定ステップと、
   前記判定部の判定結果を出力する出力ステップと
   をコンピュータに実行させるための基板レイアウトチェックプログラム。

Images