JP2005293556A - 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体 - Google Patents

干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体 Download PDF

Info

Publication number
JP2005293556A
JP2005293556A JP2005038189A JP2005038189A JP2005293556A JP 2005293556 A JP2005293556 A JP 2005293556A JP 2005038189 A JP2005038189 A JP 2005038189A JP 2005038189 A JP2005038189 A JP 2005038189A JP 2005293556 A JP2005293556 A JP 2005293556A
Authority
JP
Japan
Prior art keywords
noise
interference
wiring
terminal
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005038189A
Other languages
English (en)
Other versions
JP4444140B2 (ja
Inventor
Hideki Iwaki
秀樹 岩城
Tetsuyoshi Ogura
哲義 小掠
Naoki Komatsu
直樹 小松
Takeshi Nakayama
武司 中山
Tomohiro Kinoshita
智博 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005038189A priority Critical patent/JP4444140B2/ja
Publication of JP2005293556A publication Critical patent/JP2005293556A/ja
Application granted granted Critical
Publication of JP4444140B2 publication Critical patent/JP4444140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 高周波回路における配線間の干渉を低負荷かつ短時間で解析する。
【解決手段】 回路基板の設計データを入力する設計データ入力部411と、回路基板に形成された配線のノイズの電気的特性を表すデータを設定するノイズ特性設定部413と、配線が受けるノイズの許容限界値を設定する限界値設定部414と、ノイズ特性データおよび許容限界値に基づいて、解析対象となる配線の組を選択する選択部415と、選択された配線の組において、干渉を与える配線から干渉を受ける配線への干渉量を計算する干渉解析部416と、干渉量とノイズ特性データに基づいて、干渉を受ける配線が受信するノイズレベルを算出する受信ノイズレベル計算部420とを備える干渉解析装置。
【選択図】 図2

Description

本発明は、回路基板に形成された配線間の、電磁誘導による相互干渉をコンピュータで解析し、その影響を調べる処理を行う方法および、装置または、その処理をコンピュータに実行させるプログラムおよびそのプログラムを記録した記録媒体に関するものである。
従来の、回路基板に形成された配線間の、電磁誘導による相互干渉をコンピュータで解析し、その影響を調べる方法や装置には、例えば下記特許文献1に記載されたノイズチェック方法及び装置があった。
図9は、従来のデジタル回路設計の概略手順を示す流れ図である。
この設計の最初では、まず基本仕様の設計が行われる(S911)。基本仕様の設計では、具体的な回路構成や素子構成、素子の配置等には触れず、設計仕様とする回路に要求される仕様や、その要求仕様を実現する上での基本的な事項の選択や決定が行われる。
基本仕様の設計が終ると次に、この基本仕様に基づいて、それを具体的に実現するための、部品定数の設定と、具体的な回路構成の設計が行われる(S912)。
この段階では設計開発部門に蓄積されている、過去の設計資産やノウハウが利用される(S921)。
これらの設計資産やノウハウは、通常、組織や個人の過去の経験や知識の積み重ねが文書化された形で、または文書化されていない暗黙知のような形で蓄積されているものである。
基本仕様に基づく具体的な部品定数の設定や具体的な回路構成の設計が終ると、次に部品配置と部品間の配線設計が行われる(S913)。
この時、上記部品定数の設定や具体的な回路構成の設計(S912)を担当する組織や人と、具体的な部品配置や部品間の配線設計(S913)を担当する組織や人とが異なっているケースが多い。従って、これらの異なる組織や人が互いに知識を共有し、設計の的確性や正確性を確保するために、具体的な部品配置や部品間の配線設計を行うに際し、注意するべき事項や遵守するべき事項を記載した設計指示書(S922)が使用されるケースが多い。この設計指示書の内容は、過去の設計資産やノウハウに基づくものや、具体的な設計対象に依存する情報が中心である。
部品配置と部品間の配線設計が終ると、次にその検証が行われる(S914)。
この検証にも多くのノウハウ(S923)が活用される。このノウハウ(S923)も、上記過去の設計資産やノウハウ(S921)と同様に、組織や個人の過去の経験や知識の積み重ねが、文書化された形で、または文書化されていない暗黙知のような形で、蓄積されているものである。
この検証(S914)によって不適合な箇所が発見されると(S914でNGの場合)、修正指示書が作成され(S931)、再度、部品定数の設定と回路設計(S912)、または、部品配置と部品間の配線設計(S913)が行われる。
修正指示書(S931)は、検証(S914)によって不適合と判断された箇所や、その理由となるデータや、修正を行う上での留意点や、その他の各種情報を含む文書である。すなわち、修正指示書(S931)は、再度の部品定数の設定と回路設計(S912)や、部品配置と部品間の配線設計(S913)をより的確かつ正確に行う上で有用な多くの内容を含んでいる。この修正指示書(S931)も、上記過去の設計資産やノウハウに基づいて作成されることが多い。
この修正指示書(S931)に基づいて、再度、部品定数の設定と回路設計(S912)に遡って設計をやり直すか、または部品配置と部品間の配線設計(S913)に遡って設計をやり直すかは、検証(S914)によって発見される不適合の内容に応じて決定される。
検証(S914)によって不適合な箇所が発見されなかったならば(S914でOKの場合)、次に試作品の作成と、その試作品の評価とが行われる(S915)。
検証(S914)は、主にコンピュータを使用したシミュレーションによって行われるのに対し、この試作品の作成と評価(S915)以降では、実際に物理的な回路を作成した上で、その検証が行われる。
この試作品の作成と評価でも、多くの設計資産やノウハウが使用されることがある。
試作と机上での凡その評価(S915)が終ると、次にその試作品を実際に動作させて検証が行われる(S916)。
この検証にも多くのノウハウ(S924)が活用される。このノウハウ(S924)も、上記ノウハウ(S923)と同様に、組織や個人の過去の経験や知識の積み重ねが、文書化された形として、または文書化されていない暗黙知のような形で、蓄積されたものである。
この検証(S916)によって不適合な箇所が発見されると(S916でNGの場合)、修正指示書が作成され(S932)、再度、部品定数の設定と回路設計(S912)、或いは、部品配置と部品間の配線設計(S913)が行われる。
修正指示書(S932)は、検証(S914)によって不適合と判断された時の修正指示書(S931)と同様、検証(S916)によって不適合と判断された箇所や、その理由となるデータや、修正を行う上での留意点や、その他の各種情報を含む文書である。修正指示書(S932)は、再度部品定数の設定と回路設計(S912)や、部品配置と部品間の配線設計(S913)をより的確かつ正確に行う上で有用な多くの内容を含んでいる。この修正指示書(S932)も、上記過去の設計資産やノウハウに基づいて作成されることが多い。
この修正指示書(S932)に基づいて、再度、部品定数の設定と回路設計(S912)に遡って設計をやり直すか、或いは部品配置と部品間の配線設計(S913)に遡って設計をやり直すかは、検証(S916)によって発見される不適合の内容に応じて決定される。これも、検証(S914)によって不適合と判断された時と同様である。
検証(S916)によって不適合な箇所が発見されなかったならば(S916でOKの場合)、最終的な量産段階に入り(S917)、デジタル回路の設計過程が終了する。
図9に示すような手順で、高周波回路の設計を行う場合、電磁誘導現象による配線間の干渉と呼ばれる重大な問題が発生する。
1つの配線上を高周波電流が流れるとその周囲に磁界を生じるが、その電流が高周波数で変動すると磁界も変動し、それによって近接する配線上に起電力を生じる。すなわち、1つの配線を流れる信号が、近接する配線上を流れる信号に対してノイズとして影響を与える。これが配線間の干渉の問題である。
この干渉の影響は、配線上を流れる電流の周波数が高い程大きく、2つの配線間の距離が近い程大きい。
一方、電子回路は、高速な動作と小型化が要求される。そのため、近年の電子回路は、高速動作を行うために非常に振動周波数が高く、小型化のために高密度実装されている。このような、配線上を流れる電流の周波数が高く、配線間の距離が短い電子回路では、配線間の干渉の影響が大きく、重大な課題となる。
図10は、高周波電子回路において干渉の生じる可能性のある部位の例を模式的に示す図である。
図10に示す高周波電子回路は、例えば、携帯電話機の一部であり、基板950上に、LSI部品955と、LSI部品956と、カメラモジュール959と、高周波回路モジュール954とが搭載されている。
高周波回路モジュール954には、一例として、素子951と素子952とが含まれている。
LSI部品955とLSI部品956とは配線958によって接続されている。アンテナ953は、配線957によって高周波回路モジュール954に接続されている。
配線957と配線958とは、基板950上(もしくは基板950内部)に近接して配置されている。
このような高周波電子回路では、例えば、配線957と配線958との配線間や、素子951と素子952との間や、カメラモジュール959と高周波回路モジュール954との間で、干渉を生じる可能性がある。
また、基板950の配線間や、それに搭載されている部品間だけでなく、例えば、1つのLSIチップ内の配線間やその配線に接続されているセル間でも同様の問題を生じる。
特にLSI部品955内の配線やセルの配置は、プリント配線基板950の配線や部品の搭載に比較して、遥かにその密度が高いため、干渉の程度はより高くなる可能性がある。
そこで、製造前の段階、例えば、図9に示す設計手順においては、試作する前の検証(S914)の段階で、配線間等の干渉の影響をコンピュータで解析し、評価することが求められる。
このような相互干渉を解析する方法として、従来、配置配線用CAD(コンピュータ支援設計)ツールと電磁界解析ツールを用いて、コンピュータ上で干渉計算を行い、その解析結果として干渉周波数特性を得る方法があった。
従来の電磁界解析ツールで、配線間の干渉量を電磁界解析で求める方法について説明する。図11(a)は、解析対象の配線パターンの例を示す図である。図11(a)に示す配線パターン1000は、複雑な配線パターンであるので、そのままでは電磁界解析を行うことができない。したがって、配線パターン1000の全体は、図11(b)に示すように、メッシュ状(「2000」)に複数のセルに分割される。分割後の各セルは、比較的単純な解析モデルで表される。分割後の各セルにおける解析モデルが、それぞれ電磁界解析される。その後、各セル同士の相互作用が計算されることによって、配線パターン1000全体の電磁界解析が行われる。この全体の電磁界解析の結果から、配線間の干渉量が求められる。
しかしながら、図11(a)に示すように、構造が複雑な配線パターン1000の場合、図11(b)に示すように、分割後のセル数が増大する。そのため、計算時間が膨大になってしまう。その結果、現実的な作業時間内に電磁界解析が終了しないケースが多発する。すなわち、複雑な構造の配線基板においては、現実問題として、電磁界解析によって配線間の干渉量を求めることは極めて困難であった。
一方、配線上を流れるノイズを少ない計算量でチェックする方法が提案されている(例えば、特許文献1参照)。しかし、特許文献1に記載されている方法によっても、複雑な構造の配線基板において、配線間の干渉を解析することは困難であった。
特開2000−035984号公報
そこで、本発明は、高速かつ低負荷かつ短時間で配線間の干渉を解析することができる干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体を提供することを目的とする。
本発明にかかる干渉解析装置は、回路基板に形成された配線間の電磁誘導による干渉を、コンピュータシミュレーションによって解析する干渉解析装置であって、前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力部と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定部と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定部と、前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択部と、前記選択部で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析部と、前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算部とを備える。
本発明にかかる干渉解析方法は、回路基板に形成された配線間の電磁誘導による干渉を、コンピュータシミュレーションによって解析する干渉解析方法であって、前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力工程と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定工程と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定工程と、前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択工程と、前記選択工程で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析工程と、前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算工程とを備える。
本発明にかかる干渉解析プログラムは、回路基板に形成された配線間の電磁誘導による干渉を、シミュレーションによって解析する処理を、コンピュータに実行させる干渉解析プログラムであって、前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力処理と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定処理と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定処理と、前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択処理と、前記選択処理で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析処理と、前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算処理とをコンピュータに実行させる干渉解析プログラムをコンピュータに実行させる。
本発明にかかる記録媒体は、回路基板に形成された配線間の電磁誘導による干渉を、シミュレーションによって解析する処理を、コンピュータに実行させる干渉解析プログラムを記録したコンピュータで読み取り可能な記録媒体であって、前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力処理と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定処理と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定処理と、前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択処理と、前記選択処理で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析処理と、前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算処理とをコンピュータに実行させる干渉解析プログラムを記録する。
本発明に係る干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体によれば、高速かつ低負荷かつ短時間で配線間の干渉を解析することが可能となる。
本発明にかかる干渉解析装置は、回路基板に形成された配線間の電磁誘導による干渉を、コンピュータシミュレーションによって解析する干渉解析装置であって、前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力部と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定部と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定部と、前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択部と、前記選択部で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析部と、前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算部とを備える。
本発明にかかる干渉解析装置において、前記ノイズ特性設定部と前記限界値設定部は、回路基板の前記設計データに基づいて、回路に形成された配線の特定の端子に前記ノイズ特性データと、前記ノイズの許容限界値を設定する。前記選択部は、設定された前記ノイズ特性データと、前記ノイズの許容限界値を基に、解析する必要のある配線の組を選択する。前記干渉解析部および前記受信ノイズレベル計算部は、選択された配線の組すなわち、解析する必要のある配線についてのみ、計算を行う。そのため、短時間で、配線間の干渉を解析できる。すなわち、必要最小限の配線が抽出されて、干渉量が計算されるので、干渉量演算が大幅に減少する。その結果、高速かつ低負荷かつ短時間で配線間の干渉を解析することができる。ひいては、複雑な配線や構造を有する回路においても、短時間で干渉量を計算することができる。
本発明にかかる干渉解析装置において、前記ノイズレベル計算部で算出されたノイズレベルと前記許容限界値とを比較することにより、前記選択部で選択された配線の組における干渉が問題となるか否かを判定する判定部をさらに備えることが好ましい。
前記判定部が、前記選択部で選択された配線の組における干渉が問題となるか否かを判定するので、設計された回路において、干渉による影響が問題となる配線の組が明らかになる。その結果、設計された配線において、干渉による影響が問題となるのか否かが判断されることとなる。すなわち、設計された配線が干渉による影響を受けて誤動作をするのか、或いは干渉による影響を受けるとしてもそれは正常な動作が保証される範囲内であるのか否かまで、判断することが可能となる。ひいては、高周波回路の設計負荷が大きく軽減される。
本発明にかかる干渉解析装置において、前記ノイズ特性データは、異なる複数の周波数について設けられる前記仮想ノイズの強度を表すデータであって、前記干渉解析部は、異なる複数の周波数について前記干渉量を計算することが好ましい。
前記ノイズ特性データは異なる複数の周波数について設けられる前記仮想ノイズの強度で表されることによって、前記仮想ノイズの強度の周波数による変化が表される。また、前記干渉解析部が、異なる複数の周波数について前記干渉量を計算するので、前記干渉量の周波数による変化が計算される。そのため、前記受信ノイズレベル計算部は、異なる複数の周波数についての前記ノイズ特性データおよび干渉量に基づいて、異なる周波数について前記受信ノイズレベルを計算することができる。その結果、受信ノイズレベルの周波数による変化が求められる。
本発明にかかる干渉解析装置において、前記許容限界値は、異なる複数の周波数について設けられることが好ましい。
前記許容限界値が、異なる複数の周波数について設けられるので、周波数のよって変化する許容限界値が設けられる。
本発明にかかる干渉解析装置において、前記干渉解析部は、前記解析対象の配線の組に含まれる配線のうち少なくとも1つの配線の途中に配置された部品の性質を表すデータを使用して、前記干渉量を計算することが好ましい。
前記干渉解析部は、干渉量の計算において、配線の途中に配置された部品の性質を表すデータを使用することにより、配線の途中に配置された部品による例えば共振などの影響も含まれた、より現実に近い干渉量が得られる。
本発明にかかる干渉解析装置において、前記解析対象の配線の組に含まれる配線のうち少なくとも1つの配線の途中に配置された部品の性質を表すデータは、複数の異なる周波数について設けられたインピーダンスまたはSパラメータを表すデータであることが好ましい。
部品の性質が、複数の異なる周波数についてのインピーダンスで表されることにより、部品の周波数特性が表される。そのため、干渉解析部において、部品の周波数特性が反映された干渉量が計算される。
本発明にかかる干渉解析装置において、前記干渉解析部は、前記解析対象の配線の組に含まれる配線の端子のうち少なくとも1つに接続される素子または部品の終端条件を表すデータを使用して、前記干渉量を計算することが好ましい。
前記干渉解析部は、干渉量の計算において、部品の終端条件を表すデータを使用することにより、配線の端子が接続されている部品の終端条件の影響も含まれた、より現実に近い干渉量が得られる。
本発明にかかる干渉解析装置において、前記終端条件は、異なる複数の周波数についてのインピーダンスまたはSパラメータで表されるが好ましい。
部品の終端条件は、異なる複数の周波数についてのインピーダンスで表されることにより、終端条件の周波数特性が表される。そのため、干渉解析部において、部品の終端条件の周波数特性が反映された干渉量が計算される。
本発明にかかる干渉解析装置において、前記選択部で選択された配線の組に、前記干渉を与える配線の端子が複数含まれている場合に、前記干渉解析部は、前記複数の干渉を与える配線の端子のそれぞれについて、干渉を受ける配線の端子へ与える干渉の干渉量を計算し、前記受信ノイズレベル計算部は、前記干渉を受ける配線の端子が、前記複数の干渉を与える配線の端子のそれぞれから受ける受信ノイズレベルを合成することによって、受信ノイズレベルを計算することが好ましい。このようにして、前記受信ノイズレベル計算部において、複数の配線の端子からの受信するノイズレベルが合成されたノイズレベルが計算される。
本発明にかかる干渉解析装置において、前記受信ノイズレベル計算部は、前記複数の受信ノイズレベルを合成する際に、ノイズの位相を考慮して合成することが好ましい。
このように、ノイズの位相を考慮して、前記複数の受信ノイズレベルが合成されるので、より現実に近い受信ノイズレベルが計算される。
本発明にかかる干渉解析装置において、干渉解析の対象となる前記配線は、プリント回路基板の配線またはLSI(Large Scale Integration)内の配線である態様とすることができる。
本発明にかかる干渉解析方法は、回路基板に形成された配線間の電磁誘導による干渉を、コンピュータシミュレーションによって解析する干渉解析方法であって、前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力工程と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定工程と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定工程と、前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択工程と、前記選択工程で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析工程と、前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算工程とを備える。
本発明にかかる干渉解析方法において、前記ノイズレベル計算工程で算出されたノイズレベルと前記許容限界値とを比較することにより、前記選択部で選択された配線の組における干渉が問題となるか否かを判定する判定工程をさらに備えることが好ましい。
本発明にかかる干渉解析プログラムは、回路基板に形成された配線間の電磁誘導による干渉を、シミュレーションによって解析する処理を、コンピュータに実行させる干渉解析プログラムであって、
前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力処理と、
前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定処理と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定処理と、前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択処理と、前記選択処理で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析処理と、前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算処理とをコンピュータに実行させるをコンピュータに実行させる。
本発明にかかる干渉解析プログラムにおいて、前記ノイズレベル計算処理で算出されたノイズレベルと前記許容限界値とを比較することにより、前記選択部で選択された配線の組における干渉が問題となるか否かを判定する判定処理をさらにコンピュータに実行させることが好ましい。
本発明にかかる記録媒体は、回路基板に形成された配線間の電磁誘導による干渉を、シミュレーションによって解析する処理を、コンピュータに実行させる干渉解析プログラムを記録したコンピュータで読み取り可能な記録媒体であって、前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力処理と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定処理と、前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定処理と、前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択処理と、前記選択処理で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析処理と、前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算処理とをコンピュータに実行させる干渉解析プログラムを記録する。
本発明にかかる記録媒体に記録された干渉解析プログラムは、前記ノイズレベル計算処理で算出されたノイズレベルと前記許容限界値とを比較することにより、前記選択部で選択された配線の組における干渉が問題となるか否かを判定する判定処理をさらにコンピュータに実行させることが好ましい。
以下に本発明の実施の形態について、図面を参照しながら説明する。なお、本発明は下記の実施の形態に限定されるものではない。
(実施の形態1)
実施の形態1は、高周波回路の設計負荷を大きく軽減するための干渉解析方法および干渉解析装置、干渉解析方法や干渉解析装置を実現するための処理をコンピュータに実行させるプログラム、およびこのプログラムを記録した記録媒体に関する。
図1は、本実施の形態に係る干渉解析方法を用いて行われる、高周波回路設計の概略手順を示す流れ図である。
図1に示す概略手順は、多くの点で、図9に示す従来のデジタル回路設計の概略手順と同様であるから、この同様の部分については簡単に説明し、異なる部分については詳細に説明をする。
この設計の最初では、まず基本仕様の設計が行われる(S111)。基本仕様の設計では、具体的な回路構成や素子構成、素子の配置等には触れず、設計仕様とする回路に要求される仕様や、その要求仕様を実現する上での基本的な事項の選択や決定が行われる。これについては、図9に示すデジタル回路設計の概略手順と同様である。
基本仕様の設計(S111)の次に、この基本仕様を具体的に実現するための、部品定数の設定と、具体的な回路構成の設計が行われる(S112)。
この段階では設計開発部門に蓄積されている過去の設計資産やノウハウが利用される(S121)。これについても、図9に示すデジタル回路設計の概略手順と同様である。
基本仕様に基づく具体的な部品定数の設定や具体的な回路構成の設計(S112)の次に、部品配置と部品間の配線設計が行われる(S113)。
この時、具体的な部品配置や部品間の配線設計を行うに際し、注意するべき事項や遵守するべき事項を記載した設計指示書(S122)が使用されるケースが多い。
設計指示書(S122)が使用されるのは、異なる組織や人が互いに知識を共有し、設計の的確性や正確性を確保するためである。これについても、図9に示すデジタル回路設計の概略手順と同様である。
部品配置と部品間の配線設計(S113)が終ると、次にその検証が行われる(S114)。
この検証にも多くのノウハウ(S123)が活用される。これについても、図9に示すデジタル回路設計の概略手順と同様である。
しかし、本実施の形態における高周波回路設計の概略手順において、図9に示す従来のデジタル回路設計の概略手順における処理と、最も異なるのはこの検証(S114)の処理である。
この検証(S114)において、設計された回路における配線間の干渉解析が行われる。この干渉解析には、本実施の形態にかかる干渉解析装置が用いられる。
この検証(S114)については改めて詳細に説明するので、ここでは以上の簡単な説明に留める。
この検証(S114)によって不適合な箇所が発見されると(S114でNG)、修正指示書が作成され(S131)、再度部品定数の設定と回路設計(S112)、或いは、部品配置と部品間の配線設計(S113)が行われる。
修正指示書(S131)は、検証(S114)によって不適合と判断された箇所や、その理由となるデータや、修正を行う上での留意点や、その他の各種情報を含む文書である。修正指示書は、再度の部品定数の設定と回路設計(S112)や、部品配置と部品間の配線設計(S113)をより的確かつ正確に行う上で有用な多くの内容を含んでおり、これも図9に示す従来のデジタル回路設計の概略手順と同様である。
この修正指示書(S131)に基づいて、再度、部品定数の設定と回路設計(S112)に遡って設計をやり直すか、或いは部品配置と部品間の配線設計(S113)に遡って設計をやり直すかは、検証(S114)によって発見される不適合の内容に応じて決定される。これも図9に示すデジタル回路設計の概略手順と同様である。
検証(S114)によって不適合な箇所が発見されなかったならば(S114でOK)、次に試作品の作成とその試作品の評価とが行われる(S115)。
検証(S114)は、主にコンピュータを使用したシミュレーションによって行われるのに対し、この試作品の作成と評価(S115)以降の手順では、実際に物理的な回路を作成したうえで、その検証が行われる。これについても、図9に示す回路設計の概略手順と同様である。
試作と机上での凡その評価(S115)が終ると、次にその試作品を実際に動作させて検証が行われる(S116)。これについても図9に示すデジタル回路設計の概略手順と同様である。
本実施の形態によれば、この検証(S116)において、不適合な箇所が起こることは極めて稀になる。(S116でNGになりにくい)。すなわち、本実施の形態における高周波回路設計の概略手順が、図9に示す概略手順と、異なる点の2つ目は、この検証(S116)において、不適合な箇所が起こりにくいことである。
その理由は、部品配置と部品間の配線設計(S113)後の検証(S114)において、後述するような手順で詳細な検証を行うので、試作と評価(S115)の後の検証(S116)で、新たな不適合箇所が起きにくいからである。
これについては後でより詳細に説明する。
このような理由によって、検証(S116)では不適合な箇所がほとんど発見されることない(S116でほぼOK)。従って、試作と評価が終った後に、再び、部品定数設定と回路設計(S112)や部品配置と部品間の配線設計(S113)に戻ることがほとんどない。
その結果、試作と評価(S115)は一度行うだけで、最終的な量産段階(S117)に入ることができる。このようにして、本実施の形態における高周波回路の設計過程が終了する。
次に、部品配置と部品間の配線設計(S113)後の検証(S114)を行う干渉解析装置について説明する。図2は、本実施の形態における干渉解析装置の構成の一例を示す機能ブロック図である。
本実施の形態に係る干渉解析装置400は、ユーザインタフェース部401、制御部402、記憶部403、計算エンジン部410を主に備える。
ユーザインタフェース部401は、干渉解析装置400のユーザが、この干渉解析装置400を使用するための操作を行い、各種コマンドやデータの入力および処理結果の出力を行う部分である。例えば、ユーザインタフェース部401は、計算エンジン部410が行った処理の結果を出力する。
制御部402は、干渉解析装置400全体の制御を行う部分であり、以下に説明する各種処理の全般を制御する。その制御に必要なデータやプログラムは記憶部403に記録されている。
干渉解析装置400は、例えば、パーソナルコンピュータや、ワークステーション等のコンピュータで構成することができる。制御部402、計算エンジン部410の機能は、コンピュータのCPUが、所定のプログラムを実行することによって実現することができる。
また、コンピュータには、例えばマイクロコンピュータや、パソコン、ワークステーション、メインフレーム、スーパーコンピュータ、ミニコン、等の汎用的なコンピュータの他、例えば各種ゲートアレイ(GA)や、プログラマブルGAや、これらのマイコンコアや、ワイヤードロジックで構成されたものも含まれる。
記憶部403には、例えば、各種半導体メモリ、各種RAM、各種のROM、HD(ハード・ディスク)、DVD等のように磁気的或いは光学的な方法で、情報を記録する記録媒体が用いられる。記憶部403は、1つの装置で構成してもよいし、複数の装置を組み合わせて構成されてもよい。記憶部403には、例えば、干渉解析装置400が行う各種処理全般で使用されるデータ、その処理結果または途中結果のデータ、各種処理全般の制御を行うプログラム等が記録される。
計算エンジン部410は、主に、設計データ入力部411、条件データ設定部412、解析ネット選択部415、干渉解析部416、干渉結果判定部419、干渉結果出力部422を含む。条件データ設定部412は、ノイズ特性設定部413および限界値設定部414を含む。干渉解析部416は、配線分割部417およびSパラメータ計算部418を含む。干渉結果判定部419は、ノイズレベル計算部420、判定部421を含む。
設計データ入力部411は、回路基板の設計データ431を入力する。ここで、設計データの入力とは、計算エンジン部410が設計データ431へアクセスできるようにすることである。例えば、設計データ入力部411は、CAD501等で作成された回路基板の設計データ431をCAD501から読み込んで記憶部403に保存する。
なお、設計データ431は、必ずしも、記憶部403に保存されている必要はない。例えば、ネットワークを介して干渉解析装置400と接続されているCADシステム上の記録装置に、計算エンジン部410がアクセスできる状態であってよい。
条件データ設定部412は、設計データ431に基づいて、後述する仮想ノイズの特性、ノイズ許容限界値を設定するための各種パラメータを生成し、記憶部403に設定条件データ432として記録する。
解析ネット選択部415は、設定条件データ432および、設計データ431に基づいて、解析対象となるネットを選択し、選択されたネットを表す情報を選択データ433として記憶部403に記録する。
配線分割部417は、予め記録されている分割パラメータ(図示せず)や選択データ433に基づき、解析対象の配線を複数のセグメントに分割する(処理の詳細は後述する)。分割されたデータは、分割データ434として記憶部403に記録される。上記分割パラメータは、セグメント分割を行うための各種パラメータである。
Sパラメータ計算部418は、設計データ431、設定条件データ432、選択データ433、分割データ434等に基づいて、干渉解析のS行列演算を主に行う(処理の詳細は後述する)。
S行列演算結果は、演算結果データ435として記憶部403に記録される。
ノイズレベル計算部420は、設定条件データ432、演算結果データ435に基づいて、受信ノイズレベルを計算する。判定部421は、受信ノイズレベルと設定条件データ432を基に、干渉の影響を判定する。(処理の詳細は後述する)。
受信ノイズレベル計算および判定の結果も、判定結果データ436として記憶部403に記録される。
干渉結果出力部422は、記憶部403に記録されている判定結果データ436を、ユーザに分かりやすいように加工して、ユーザインタフェース部401を介して出力する。
干渉結果出力部422で出力されたデータも出力データ437として記憶部403に記録される。
次に、部品配置と部品間の配線設計(S113)後の検証(S114)(図1参照)において、干渉解析装置400が行う処理の手順を、図2および図3を参照しながら、説明する。
図3は、干渉解析装置400が行う干渉解析処理の流れの概要を示す図である。
まず、設計データ入力部411が、設計データ431を入力する(S500)。設計データ入力部411は、例えば、CAD501で作成された設計データを記憶部403に読み込んで、計算エンジン部410がアクセスできるようにする。設計データ431には、例えば、部品や素子及びその端子の配置、部品や素子を接続する配線パターンの形状、素子や部品及びその端子の形状、部品や素子及びその端子の性質または製品番号、基板や配線の材料を表すデータ等が含まれている。
次に、条件データ設定部412が、解析条件データの設定(S501)を行う。条件データ設定部412は、設計データ431が表す回路基板の一部または全部を、解析の対象となる領域に特定する。回路基板は、複数の層で構成される場合は、回路基板を構成する全ての層を解析の対象に特定してもよいし、一部の層を解析の対象にしてもよい。
図4は、解析の対象となる領域に含まれるある1つの層における配線パターンの例を模式的に示す図である。図4に示す配線パターンは、設計データ431で表される。
解析の対象となる領域に対して、ノイズ特性設定部413が、仮想ノイズの特性設定(S511)を行い、限界値設定部414が、ノイズ許容限界値の設定(S512)を行う。
仮想ノイズの特性設定(S511)では、ノイズ特性設定部413が、干渉解析のコンピュータ・シミュレーションにおいて、他の配線に対して干渉を与える可能性のある配線について、その端子に入力される仮想的なノイズの電気的特性を設定する。
ノイズは、通常、配線の端子に接続された能動部品等で発生して、配線の端子へ入力される。このときにノイズ発生源である部品の端子から発生するノイズの電気的特性は、設計データ431中に含まれていることが多い。すなわち、部品または素子の端子から発生すると予想される仮想ノイズの電気的特性が、その部品または素子の性質をあらわすデータとして設計データ431に含まれている場合が多い。例えば、基板に搭載される能動部品の端子やアンテナなどに接続される端子には、設計段階において、予め、仮想ノイズの電気的特性が設定されている。
部品の仮想ノイズの電気的特性を表すデータには、例えば、ノイズ源モデル、ノイズを出す端子に関する情報等が含まれる。ノイズ源モデルは、ノイズの強度または、強度および位相の周波数による変化を表すデータである。ノイズを出す端子に関する情報には、例えば、その端子がノイズを出すか否かをあらわすフラグ、その端子のインピーダンス等が含まれる。
図5(a)は、ノイズ源モデルの例を示す図である。ノイズ源モデルは、例えば、異なる複数の周波数におけるノイズ強度で表される。通常、ノイズの周波数によってそのノイズの強度は変化する。そこで、ノイズ強度の周波数特性を、ノイズ源モデルとすることができる。
ここで、ノイズ源モデルは、ノイズ強度のみの周波数特性ではなく、ノイズ強度およびノイズの位相の周波数特性とすることができる。例えば、ノイズ源モデルが設定される端子が複数存在する場合、それぞれのノイズ間における位相の差を設定することで、さらに解析精度を向上させることができる。
図5(a)に示すノイズ源モデルはあくまでも1つの例であって、設定される周波数の数や、幅や、その強度レベルや段階の数には種々のものがあっても構わない。
ノイズ特性設定部413は、設計データ431に含まれている部品の仮想ノイズの電気的特性を表すデータに基づいて、部品の端子に接続される配線に入力される仮想ノイズの電気的特性を設定する。
例えば、図4に示す配線パターンにおいては、部品211、212、213、214、215、およびそれらの部品に接続された配線201、202、203、204、205、206およびグランドパターン207、208、209、210が存在する。
部品211が能動素子であり、設計データ431では、部品211の端子201a、202aについて、仮想ノイズの電気的特性を表すデータが設定されている場合、ノイズ特性設定部413は、自動的に、端子201aと端子202aを選択して、これらの端子について設定されている仮想ノイズの特性データを、配線201、202に対して入力される仮想ノイズの電気的特性を表すデータとして設定することができる。
また、部品211の仮想ノイズの電気的特性を表すデータが、設計データ431に含まれていない場合、設計者が、ユーザインタフェース部401を介して、仮想ノイズの電気的特性を表すデータを入力することができる。
さらに、設計者からノイズ源モデルを表すデータの入力がない場合には、予め設定されていた定数値(デフォルト値)を仮想ノイズの電気的特性を表すデータに設定することもできる。
配線201と同様に、配線202、203、204に対してもノイズ源モデルが設定される。ノイズ源モデルが設定される配線は、他の配線へ干渉を与える可能性がある配線である。干渉を与える可能性がある配線は、例えば、能動部品のようにノイズ発生源となる部品に接続されている配線等である。
配線203では、部品212に接続される端子203aと部品213に接続される端子203bの2箇所について、それぞれの端子に入力されるノイズの特性が設定される。どの端子にノイズの特性を設定するかを、設計者が、ユーザインタフェース部401を介して選択してもよいし、または、ノイズ特性設定部413が、上記のように、設計データ431に含まれる部品データにおいて仮想ノイズが設定されている端子を自動的に選択してもよい。
このように、配線の端子に設定される仮想ノイズの電気的特性は、配線毎に異なっていてもよい。また、全ての配線について同一の仮想ノイズの電気的特性が設定されてもよい。解析領域にある配線のうち、一部の複数の配線について同一の仮想ノイズの電気的特性が設定されてもよい。
なお、配線205、206の端子205a、206aは、解析対象の端子として選択されなかった端子である。また、本実施の形態において、グランドパターン207、208、209の端子も解析対象の端子として選択されていない。
なお、グランドパターン207、208、209の端子に仮想ノイズの電気的特性を設定してもよい。グランドパターンや電源用パターンを配線と同様に扱うことでコモンモードノイズに対する干渉解析を行うことができる。
ノイズ特性設定部413は、設定した仮想ノイズの電気的特性を表すデータを、設定条件データ432に含めて記憶部403に保存する。
次に、限界値設定部414は、回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を設定する(S512)。
ノイズの許容限界値は、干渉解析のコンピュータ・シミュレーションにおいて干渉を受ける配線の端子に対して設定される値であって、その端子が干渉によるノイズを受けたとしても許容されるノイズ強度の値である。すなわち、配線の端子が、その端子に設定された許容限界値以上のノイズを受けた場合は、その配線を含む回路が正常に動作することができないことになる。
ノイズの許容限界値は、通常、部品の特性を表すデータとして設計データ431に含まれていることが多い。通常、設計データ431において、基板に搭載される能動部品の端子や場合によっては受動部品の端子には、ノイズの許容限界値があらかじめ設定されている。
限界値設定部414は、設計データ431においてノイズの許容限界値が設定されている部品に接続されている配線の端子を自動的に選択し、それらの配線の端子にノイズの許容限界値を設定する。
例えば、図4に示す例において、設計データ431において、部品213の端子203b、204bについて、ノイズの許容限界値が設定されていた場合、配線の端子203b、204bに対して、ノイズの許容限界値が設定される。
また、設計者が、ユーザインタフェース部を介して、ノイズの許容限界値を設定する配線の端子を選択してもよい。さらに、設計者が、ノイズの許容限界値を入力してもよい。
なお、ノイズ特性設定部413が仮想ノイズの電気的特性を設定した配線と同じ配線に、許容限界値を設定することもできる。例えば、1つの配線において、一方の端子入力される仮想ノイズの電気的特性を設定し、他方の端子が受けるノイズ許容限界値を設定することができる。このように設定することによって、1本の配線内を通過するノイズの影響を解析することができる。
また、仮想ノイズの電気的特性が設定された配線の端子と同じ端子に許容限界値を設定することもできる。このように設定することによって、端子に入力されたノイズが、反射して同じ端子に戻ってきた場合のノイズの影響を解析することができる。
図5(c)は、ノイズ許容限界値の例を示す図である。図5(c)において、一点鎖線jが、許容されるノイズレベル、すなわちノイズ許容限界値を示す。ノイズ許容限界値はノイズの周波数によってその値が変化する。そのため、ノイズ許容限界値は、異なる複数の周波数について設けられる。ノイズ図5(c)で示されるノイズ許容限界値は、あくまでも1つの例であって、設定される周波数の数や、幅や、その強度レベルや段階の数には種々のものがあっても構わない。図5(c)では、許容されるノイズレベルが連続した一点鎖線jで示されているが、設定されるノイズ許容限界値を特定の周波数の区間ごとに分割して、不連続な値として設定することもできる。
また、この設定されるノイズ許容限界値も、配線毎に異なっていてもよい。また、全ての配線について同一であってもよい。解析領域にある配線のうち、一部の複数の配線について同一のノイズ許容限界値が設定されてもよい。
限界値設定部414は、設定したノイズ許容限界値を、設定条件データ432に含めて記憶部403に保存する。
上記の説明においては、配線の端子に仮想ノイズの電気的特性およびノイズ許容限界値を設定すると述べられている。回路基板において、配線の両端は、必ず部品または素子に接続されているので、配線の端子は、すなわち部品または素子の端子でもある。
例えば、ICやアンプ等の能動素子の信号入出力端子や電源端子等の部品の端子に仮想ノイズの電気的特性を設定することで、部品固有のノイズ源が設定される。特に、パワーアンプの出力端子やICの出力ドライバ端子等に仮想ノイズの電気的特性が設定されることが多い。
また、フィルタ、スイッチ、コネクタ等に仮想ノイズの電気的特性を設定することができる。基板をつなぐコネクタに仮想ノイズの電気的特性を設定することにより、基板間を行き来するノイズの影響を考慮した干渉解析を行うことができる。
ノイズの許容限界値も、仮想ノイズの電気的特性と同様に、配線の端子、すなわち部品の端子に設定されるので、部品固有の値が設定されることになる。同種の部品を複数搭載する基板においては、同種の部品の対応する端子には同じ値を設定することができるので、汎用性が高くなる。
ノイズの許容限界値は、例えば、アンテナスイッチのアンテナ端子、ローノイズアンプの入力端子、ICのレシーバ端子等に設定されることが多い。
次に、解析ネット選択部415は、解析対象ネットの組の選択(S502)を行う。解析対象ネットの組の選択において、解析ネット選択部415は、コンピュータ・シミュレーションで干渉解析を行う時の、解析対象となる配線の組を選択する。ここで選択される配線の組は、配線ペアまたはネットペアと呼ばれることがある。
選択される配線の組には、干渉を与える配線と干渉を受ける配線が含まれる。干渉を与える配線は、仮想ノイズが入力される端子を有し、干渉を受ける配線は、ノイズを受信する端子を有する。仮想ノイズが入力される端子は、仮想ノイズの特性設定(S511)で、仮想ノイズの電気的特性が設定された配線の端子のうちの1つである。ノイズを受信する端子は、ノイズ許容限界値の設定(S512)で、ノイズの許容限界値が設定された端子のうちの1つである。
ここで、配線の概念について説明する。選択される配線の組において、部品または素子の端子から他の部品または素子の端子までを電気回路的に接続する線路が1つの配線とされる。この配線の概念は、CADに関する分野において、「ネット」と呼ばれる概念であり、部品を介して電気回路的に接続したネット群を単にネットと呼ぶこととする。1つのネットには、例えば、抵抗、インダクタンス、コンデンサ、スイッチ等の受動部品が含まれる場合がある。
図8(a)は、部品が含まれる配線の例を示す図である。端子215aから端子215bまでの間に部品216と部品217が配置されている。部品216は、グランドパターン218に接続されている。部品217は、端子215aと端子215bとの間で、電気回路的に直列に接続されている。
配線215では、線路としては、端子215aと端子215b間は部品217により分断されている。しかし、干渉解析において、例えば、線路上に設けられた抵抗、インダクタ、コンデンサ等の2端子部品は、2つの線路の端があるインピーダンスを持つ素子を介して接続されている状態と電気的回路として等価であるため、部品を含む線路を一連の配線として取り扱われる。
部品216についても、配線とグランドとの間に部品216のインピーダンスを持つ素子が接続されている状態と等価である。そのため、端子215aに係る干渉解析を行う場合には、部品216は配線215の一部として取り扱われてもよい。
3端子以上の部品については、その部品において、どの端子とどの端子が電気的に接続されているかという情報を部品の情報に含めることで、干渉解析時において任意の端子間の解析を行うことができる。
例えば、図8(b)に示すような6個の端子219a、219b、219c、219d、219e、219fを有する部品219が持つべき情報について説明する。端子219aと端子219d間及び端子219bと端子219d間及び端子219cと端子219e間が電気的に接続関係を持ち、端子219fは他のどの端子とも接続関係が無いという情報を部品に持たせておくことができる。端子219aと端子219dとの間、端子219bと端子219dとの間および端子219cと端子219eとの間の電気的特性は、周波数によって変化するインピーダンスもしくはSパラメータ等の情報として部品の情報に含めることができる。
このように、端子間の接続関係および電気的特性を部品の情報に含めることによって、例えば、端子220aから端子220bまでを1つの配線として、取り扱うことができる。
このような部品に関する情報や、どの端子からどの端子までを1つの配線とするかという情報は、CAD等を用いて回路を設計する段階で設定されることが多い。また、上述の解析条件設定データの設定(S501)工程において、これらの部品に関する情報が設計者からの入力等により設定されてもよい。
上記のように部品や配線を定義することで、部品の特性を考慮した干渉特性を計算できる。また、部品を介した配線の影響を同時に解析できるため、より正確に受信ノイズレベルを計算することができる。さらに、仮想ノイズの特性やノイズ許容限界値を設定する端子数が少なくなるので、解析対象のモデルが簡略化される。また、解析対象の配線の組を少なくできるので、干渉解析結果判定後の判定結果出力を簡易に確認することができる。
解析対象ネットの組の選択(S502)では、解析ネット選択部415が、干渉量の周波数特性計算の要否を判定し(S521)、その後、干渉を計算する配線の組を抽出する(S522)。
計算の要否判定(S521)では、解析ネット選択部415が、仮想ノイズの電気的特性が設定された端子とノイズの許容限界値が設定された端子との組について、仮想ノイズの強度とノイズの許容限界値を比較し、ノイズの強度がノイズの許容限界値を超えるか否かを判断する。
例えば、図4に示す配線パターンにおいて、配線201の端子201aには、部品211のノイズ源モデルが仮想ノイズの電気的特性として設定されている。このノイズ源モデルにおけるある周波数のノイズ強度と、配線204の端子204aに設定された当該周波数におけるノイズ許容限界値とを比較する。例えば、端子204aにおけるノイズ許容限界値が、端子201aに入力される仮想ノイズの強度の90%以下であれば、端子201aと端子204aとの間の干渉量を計算する必要があると判断される。前記の90%という値は、一例であって、状況に応じて適切な値を採用することが好ましい。他の端子間についても、同様に干渉量の計算の要否について判断がなされる。
配線組の抽出(S522)では、計算の要否判定(S521)において、干渉量を計算する必要があると判断された端子の組が抽出される。さらに、抽出されたそれぞれの端子に電気的に接続された配線すべてが抽出される。抽出された配線の端に抵抗、インダクタ、コンデンサ、フィルタ、コネクタなどの受動部品やスイッチなどが接続されている場合は、回路的に接続されている端子までを1つの配線として抽出してもよい。
例えば、図4では、ノイズ源モデルが設定された端子201aとノイズ許容限界値が設定された端子204aにそれぞれ電気的に接続された配線201と配線204が配線の組として抽出される。この配線の組においては、配線201が干渉を与える配線で、配線204が干渉を受ける配線である。
もし、端子203aと端子204aとの間の干渉量も計算する必要があると判断された場合は、配線203が干渉を与える配線、配線204が干渉を受ける配線となって、配線203と配線204が配線組として抽出される。
このようにして抽出された、2本の配線からなる配線の組すなわち配線ペアごとに、後述する干渉量の計算が行われる。配線ペアごとに計算が行われることにより、基板全体をメッシュに分割して計算を行う従来の解析方法に比べて、解析に要する計算量および時間が少なくなる。
また、配線の組は、必ずしも、2本の配線からなるものでなくてもよく、2以上の配線からなる配線組でもあってもよい。
1つの干渉解析コンピュータ・シミュレーションでは、原則、干渉を受ける配線は1つで、この1つの干渉を受ける配線に対して、1つ又は複数の配線が干渉を与えると仮定して、コンピュータ・シミュレーションによる干渉解析の計算が行われる。
また、上記のように、解析ネット選択部415の演算により、干渉量を計算する配線組を選択する代わりに、設計者が、ユーザインタフェース部401を介して、干渉量を計算すべき配線組を選択することもできる。
例えば、設計者は、干渉を受ける配線204に対して、干渉を与える可能性がある配線として、配線204に隣接して配置されている配線201、202、203を選択することができる。端子201a、端子202a、端子203aには、それぞれ、ノイズ源モデルが設定されている。
端子201a、端子202a、端子203aにそれぞれ設定されているノイズ源モデルは、仮想ノイズの特性設定(S511)で、仮想ノイズの電気的特性として設定されたノイズ源モデルである。端子201aのノイズ源モデルと端子202aのノイズ源モデルと端子203aのノイズ源モデル3とは、同一であっても構わないし、異なっていても構わない。
この干渉を受ける配線204と、干渉を与える配線201と干渉を与える配線202と干渉を与える配線203とも、あくまでも一例である。干渉を受ける配線1つに対して、干渉を与える配線は複数であってもよい。
設計者が選択した配線の組全てについて、干渉解析を行ってもよいが、計算負荷を軽減するため、実際に干渉解析を行う必要のある配線の組を抽出してもよい。干渉解析を行う必要があるかどうかは、その配線の組における干渉を与える配線に設定された仮想ノイズの電気的特性と、干渉を受ける配線に設定されたノイズ許容限界値とに基づいて判断することができる。このように、抽出された配線の組についてのみ、実際の干渉解析を行うことにより、計算負荷が軽減される。
上記のように、解析対象ネットの組の選択(S502)工程では、通常、複数の配線の組、すなわちネットの組が選択される。後の干渉解析(S503)、干渉解析結果判定(S504)は、その配線の組毎に行われる。
例えば、図4において、配線204、配線201からなる配線の組と、配線204、配線203からなる配線の組が選択されたとする。この場合、まず、配線204の端子204bと配線201の端子201aとの間および端子204aと端子204bとの間の干渉量が計算され(S503)、配線204の端子204bが受信するノイズレベルが計算される。同様に、配線204、配線203からなる配線の組について干渉量が計算され、端子204bが配線203から受信するノイズレベルが計算される。その後、端子204bが配線203からの受信するノイズレベルと、端子204bが配線201から受信するノイズレベルとが合成される。
干渉解析を行う必要のある配線組を、複数の配線の中から特定する方法には、既に説明した方法の他にも、例えば、表示画面上の配線、配線パターン、端子または部品等を、設計者が直接選択することにより、干渉解析を行う必要のある配線を指定する方法もある。
図4には、干渉解析の対象とならない配線205、206およびグランドパターン207、208、209、210が示されているが、これらは、本実施の形態においては、解析対象の配線の組に選ばれることはない。
以上説明したような各種の方法で、最終的に干渉量を計算する配線の組を抽出し、決定する(S522)。
次に、干渉解析部416は、S502で選択された配線について干渉解析を行う(S503)。干渉解析部416は、配線パターンから得られる干渉量の周波数特性すなわち、干渉特性を計算する。
干渉量は、干渉の程度を表す量である。例えば、ある端子に入力されるノイズの強度と、そのノイズが他の端子に受信されたときのその受信ノイズの強度との比で表すことができる。干渉特性は、干渉量を異なる複数の周波数について表したものとする。
図5(b)は、この配線パターンから得られる干渉特性の例を示す図である。
図5(b)に示す干渉特性は、例えば、図4に示す配線パターンにおいて、配線201の端子201aと配線204の端子204bとの間の干渉量の絶対値の周波数による変化を示している。
即ち、図5(b)に示す干渉特性は、配線201に対して与えられるノイズのある周波数におけるノイズの強度と、配線204が干渉を受信するノイズのある周波数におけるノイズの強度との比を、異なる複数の周波数について表したものである。
例えば、図5(b)に示す干渉特性の例により以下のことがわかる。最も低い周波数帯域ではその干渉量は比較的大きいが、ノイズの周波数が上がるにつれて、干渉量は小さくなっていく。更にノイズの周波数が上がると干渉量は少しずつ強くなって、ある周波数において極大値をとる。干渉量が極大値となった後は、ノイズの周波数が上がるにつれて干渉量は減少する。
図5(b)に示す配線パターンから得られる干渉特性は、あくまで一例であって、干渉量の変化パターンは、これに限られるものではない。
この干渉特性は、配線パターンの幾何学的特徴から計算されるものである。干渉特性の計算の具体的かつ詳細な手順は、干渉解析(S503)全体の手順を、GNDサーチ(S531)、セグメント分割(S532)、接続条件導出(S533)、S行列計算(S534)の4つの手順に大きく区分することができる。
この4つの手順において、干渉解析部416は、まず、GNDサーチ(S531)で配線パターンにおけるグランドパターンを抽出した後、解析対象の配線の組をセグメントに分割し、セグメント毎に回路特性を求める(S532)。一方で、分割されたセグメント間等における接続条件が導出される(S533)。セグメント毎の回路特性とこの接続条件とに基づいてS行列計算(S534)が行われることにより、解析対象の配線の組における干渉量が求められる。以下、これらの手順の詳細について説明する。
干渉解析部416は、設計データ431に基づいて、GNDサーチを行う(S531)。GNDサーチ(S531)では、干渉特性を計算しようとする配線の近辺に存在するGND配線、すなわち、アースまたは接地領域のパターンが抽出される。
例えば、図4に示す例では、解析対象の配線の組を、配線201および配線204とすると、これらの配線と同じ層にあるグランドパターン207、208、209が抽出される。これらに加えて、図4に示す配線パターンがある層の上下にある全ての層におけるグランドパターンが抽出される。配線204との距離が近いグランドパターンが優先して抽出されることが好ましい。
配線分割部417は、設計データ431およびGNDサーチの結果等を基に、セグメント分割を行う(S532)。セグメント分割(S532)とは、解析の対象となる配線の組を含む領域を、より細かいセグメントに分割することである。セグメントとは、干渉解析において、例えば、Sパラメータやインピーダンス等の回路特性が設定される単位である。
例えば、図4に示す例では、解析対象の配線の組である配線201、204と、その近辺に存在するGND配線とを含む領域を、小さなセグメント領域に分割する手順である。
図6は、セグメント分割の例を示す図である。図6(a)は、解析対象である配線の組、すなわち、ノイズを与える配線202と、ノイズを受ける配線204とを含む領域500を示す図である。配線分割部417は、図6(a)に示す領域500における配線201、202、203,204を、図6(b)に示すように複数のセグメントに分割する。例えば、配線204は、セグメント30a、30bを含む8つのセグメントに分割されている。
セグメントが近接して並ぶ部分は、結合線路とされる。結合線路とは、その線路間に無視できない程度に電磁界結合が存在する線路の対である。例えば、図6(b)において、平行に並んでいるセグメント30aとセグメント30eは、結合線路35とされる。また、同一配線層内に設けられた線路間だけでなく、異なる配線層間に設けられた線路間も結合線路として扱う。
配線組をセグメントに分割する際、例えば、境界31aのように配線の角度が変化する部分を境界とすることができる。また、境界31bのように2本の配線204、203が平行に並んでいる部分30cと平行でない部分30dとに分ける境界もある。さらに、2本の配線が平行でない部分については、例えば、異なる層における配線と交差する部分や、配線組中の結合線路の角度が変化する部分をセグメントの境界とすることができる。
セグメント分割では、例えば、図6(b)に示すように、なるべく、互いに平行な配線セグメントの組が多くなるように分割することが好ましい。平行な配線セグメントが多くなるようにセグメント分割すると、高精度を維持したまま処理時間を短くすることがより容易になるからである。
また、セグメント分割においては、GNDサーチ(S531)で抽出されたグランドパターンも考慮される。例えば、配線上において、その配線の上方または下方のいずれかの層にグランドパターンが存在する部分と、存在しない部分とを別のセグメントに分割することができる。また、配線において、上下のグラントパターンが異なる部分は、異なるセグメントに分割することができる。
また、図8(a)に示す配線215のように配線の途中に部品217が配置されている場合には、セグメント分割においては、部品217が1つのセグメントとされる。
また、セグメント分割の方法は、分割方法を表すデータとして、記憶部403に予め記録されてもよい。分割方法を表すデータには、上記の分割方法やセグメント分割する際の細かさ等を表すデータを含めることができる。
配線分割部417は、セグメント分割されたそれぞれのセグメントについて回路行列を求める。回路行列は、例えば、S行列である。
S行列(散乱行列、scattering matrix)とは、回路の各端子対(ポート)から出入りする電力に関係する波の大きさと位相によって、回路の特性を規定したものである。S行列の各要素はSパラメータと呼ばれる。
一例として、図6(b)におけるセグメント30aとセグメント30eからなる結合線路35について、4端子のS行列が求められる。
結合線路35のS行列の値は、例えば、予め記憶部403に記録されたS行列のデータベース(図示せず)を参照することによって得られる。S行列データベースには、例えば、配線間隔、配線幅、配線長さ、配線の多層基板中での層配置構成、基板の材料定数(例えば、誘電率等)等の配線情報に応じて様々な4端子のS行列の値が格納されている。配線分割部417は、結合線路35の配線情報に対応した4端子のS行列の値を参照する。すなわち、パターンマッチング等により、解析対象の結合線路35の配線情報と同じ構造を表す配線情報に対するS行列がデータベースから見つけ出される。なお、結合線路35の配線情報は、設計データ431に含まれている。このようにして、結合線路35の4端子の回路要素が得られる。
もし、結合線路35の配線情報中の配線幅、配線とグランド間の誘電体の厚さ、結合線路の間隔に対応したS行列の値が、S行列データベース中に存在しない場合、結合線路35の配線幅、配線とグランド間の誘電体の厚さ、結合線路の間隔に近い配線情報に応じたデータを用いてデータを補間することができる。
また、結合線路ではない単独配線も結合線路と同様に、あらかじめデータベースに格納された2端子のS行列の値を参照し、その配線の配線情報に応じた2端子の回路要素を取得する。このように、分割された各セグメントは全てデータベースより各々S行列を取得する。
なお、各セグメントの回路行列を求める方法は、上記のデータベースから値を取得する方法に限られない。例えば、セグメントの配線情報を基に、電磁界解析を行ってS行列等の回路行列を算出することもできる。また、セグメントの配線情報を引数として回路行列を返却する関数を用意して、この関数により回路行列を求めることもできる。
このように、配線がセグメント分割され、セグメントに基づいて解析が行われることで、高速かつ低負荷かつ短時間での解析が可能となる。すなわち、図11(b)に示すように配線を含む領域全体をメッシュ状に分割し、分割された多数の個片に基づいて電磁界解析を行うと、膨大な処理時間が必要となる。これに対して、図6(b)に示すように、解析対象となる配線をセグメント分割して、セグメント同士の結合線路35を等価モデルに置換し、その等価モデルに基づいて干渉の判定を行うことにより、処理時間を大幅に短縮できる。
ここで、回路行列は、当業界で良く用いられるS行列の他、例えば、Z行列、Y行列、F行列、T行列を用いることができる。Z,Y,F,Tパラメータ(すなわち、Z行列、Y行列、F行列、T行列を構成するパラメータ)とSパラメータ(すなわち、S行列を構成するパラメータ)とは相互に変換可能である。回路の従続接続に対する合成はTパラメータを用いるのが便利であるが、Tパラメータでは定義できない回路が存在するため、Sパラメータの方が汎用性は高い。
セグメント分割処理(S532)の後、干渉解析部416は、接続条件を導出する(S532)。
接続条件導出(S533)には、例えば、分割されたセグメント間の接続関係を計算する処理や、配線に接続されている部品の特性を計算する処理が含まれる。
例えば、図4に示す例では、ノイズ源モデルを設定する配線201と干渉解析の対象となる配線204と、その近辺に存在するGND配線との配線パターンについて、小さなセグメント領域に分割した際のセグメント間の接続関係が計算される。
また、各配線に接続されている部品の特性が計算される。部品の特性は、例えば、周波数によって変化するインピーダンスで表される。例えば、図8(a)に示す部品217の周波数特性、即ち、部品217のインピーダンスまたはSパラメータが周波数によってどのように変化するかが求められる。
図8(a)に示すような複数の部品216,217がある場合、部品の特性をインピーダンスで計算することで、複数の部品間特性による共振などにより特定の周波数において干渉量が極端に変動する場合においても干渉量を正確に計算することができる。
また、部品211、212、213の終端条件の特性が計算される。終端条件とは、配線の終端の端子が部品の端子となっている場合に、部品のその端子における電気的特性である。部品の終端条件の特性は、周波数によって変化するインピーダンスで表される。例えば、部品211、212、213の端子のインピーダンスが周波数によってどのように変化するかが求められる。
ここで、部品のインピーダンスの例を説明する。
通常、部品端子の入出力インピーダンスは、規格化インピーダンスと等しい値を用いる。規格化インピーダンスは、通常、50Ωが用いられる。例えば、部品に接続された配線のS行列は、部品端子の入出力インピーダンスが50Ωであるとして計算される。これに対して、部品端子の入出力インピーダンスが50Ωと異なる場合、各端子の規格化インピーダンスとして、部品端子の入出力インピーダンスを用いることで実際により近い干渉特性を計算することができる。
部品の入出力インピーダンスZinは、例えば、下記数1のように定義されたものを用いることができる。
Figure 2005293556
また、別の例として、部品の入力インピーダンスとして、各周波数に対して以下のように定義されたSパラメータを用いることができる。100MHz、200MHz、300MHzにおける部品のSパラメータを、それぞれΓ100M、Γ200M、Γ300Mで表すと、各値は、下記数2〜4のようになる。
Figure 2005293556
Figure 2005293556
Figure 2005293556
上記数2〜4において、Re100M、Re200M,Re300Mはそれぞれ100MHz、200MHz、300MHzにおける部品のSパラメータの実数部である。Im100M、Im200M、Im300M、はそれぞれ100MHz、200MHz、300MHzにおける部品のSパラメータの虚数部である。
下記数5によって、部品のSパラメータを、部品のインピーダンスに変換する。
Figure 2005293556
仮想ノイズの特性や、ノイズ許容限界値が設定されていない端子は、部品端子の入出力インピーダンスで終端することで端子数を減らして計算を簡略化することができる。
部品が複数の端子を備えたものである場合、その部品の特性を表すデータは、例えば、端子数分のポートをもつZパラメータやYパラメータやSパラメータ等の周波数特性データ、または等価回路等の形で、予め設計データ431として部品毎に用意されることが好ましい。
干渉特性の計算時に部品の特性データが存在しないケースでは、その部品の特性データとして、予め設定されたデフォルト値を適用して干渉特性の計算を行うこともできる。
Sパラメータ計算部418は、各セグメントの接続条件が導出されると、この接続条件と、上記GNDサーチ(S531)で得られたGND配線パターンと、セグメント分割(S532)で求められた回路行列(S行列)とに基づいて、干渉量を算出する(S534)。干渉量は、ノイズの周波数によって変化するので、周波数ごとに算出される。
ここで、算出される干渉量の例を説明する。図7は、干渉解析の対象となる配線の組の例を示す図である。図7(a)に示すように、干渉を与える配線201と、干渉を受ける配線204とが解析対象の配線である場合、配線の端子201a、201b、204a、204bは、合計4つになる。4端子配線間の干渉量は4行4列のSパラメータで表される(例えば、下記数6参照)。
Figure 2005293556
上記数6に示すS行列は、例えば、配線の電気的接続に基づいて各回路要素を接続した回路網を解くことにより求められる。
また、図7(b)に示すように、解析対象となる配線201に分岐がある場合は、分岐した枝の端子201cも含めた全ての端子201a、201b、201
c、204a、204bの間における干渉量が算出される。
Sパラメータで干渉量を表す場合、端子の終端条件は、通常は、規格化インピーダンスで終端された状態での特性を表す。しかし、実際には、配線の端である端子には部品が電気的に接続されており、規格化インピーダンスと異なることが多い。そのため、干渉量の計算において、接続条件の導出(S533)で求められる部品のインピーダンスを考慮することが好ましい。
このように、配線の端子間の干渉量は、それぞれの配線の端子に接続された部品の終端条件の特性によって変化するので、部品の終端条件を考慮して干渉の計算が行われることが好ましい。
干渉解析部416によって、干渉量が計算されると、干渉結果判定部419は、これまでに設定または計算した値に基づいて、配線間干渉の影響の有無を判定する干渉解析結果判定を行う(S504)。
干渉解析結果判定においては、受信ノイズレベル計算(S541)と、干渉判定(S542)とが行われる。
ノイズレベル計算部420は、S行列演算(S534)で求められた干渉量と、仮想ノイズの特性設定(S511)で設定されているノイズの強度とから、ノイズ許容限界値が設定されている端子における受信ノイズの強度を計算する。
すなわち、受信ノイズレベル計算(S541)では、仮想ノイズの特性設定(S511)で設定されたノイズ源モデルと、干渉解析(S503)で計算された干渉量とを、解析対象ネットの組の選択(S502)で抽出された配線の組に対して、適用することにより、干渉を受ける配線における受信ノイズレベルが計算される。
ここで、算出される受信ノイズレベルの例を説明する。図7(a)に示す配線パターンにおいて、端子201aから204aへの干渉量がS31で与えられる場合、周波数fにおけるノイズ源のノイズ強度をPf、受信ノイズレベルを下記数7とすると、受信ノイズレベルは、下記数8の式で計算される。
Figure 2005293556
Figure 2005293556
上記数8により、ノイズ源が存在する周波数の全てについて、受信ノイズレベルを計算することができる。
ここで、S31は通常複素数を含み、受信ノイズレベルはベクトルの長さで定義される。例えば、仮想ノイズの特性が設定された端子201aからノイズ許容限界値が設定された端子204aへの干渉量S31が、Re+jIm(jは虚数単位)とすると、受信ノイズレベルは、下記数9となる。
Figure 2005293556
1つの配線に仮想ノイズの特性が複数設定される場合、それぞれの仮想ノイズを合成した値として取り扱う。例えば、図7(a)に示す配線201において、端子201aおよび端子201bにそれぞれ仮想ノイズの電気的特性が設定される。この場合、端子204aが端子201aから受信するノイズのノイズレベルと、端子204aが端子201bから受信するノイズのノイズレベルとを合成する必要がある。合成する際に、各仮想ノイズの強度の単純な和ではなく、位相を考慮した実効的な合成をすることで、配線及び結合線路が正確に計算される。その結果、干渉ノイズ量を過大に見積もりすぎることがなくなる。
ノイズ源がN個存在し、それぞれからの受信ノイズレベルが下記数10である場合、合成受信ノイズレベルを下記数11とすると、単純に合成する際には、下記数12に示すように、それぞれの受信ノイズレベルの絶対値の和が合成受信ノイズレベルとなる。下記数12で示される合成受信ノイズレベルは、合成されたノイズレベルが最大となる場合の値である。
Figure 2005293556
Figure 2005293556
Figure 2005293556
これに対し、位相を考慮した実効的な合成をする場合には、合成受信ノイズレベルは下記数13で計算される。
Figure 2005293556
すなわち、上記数13においては、個々の受信ノイズにおける位相を含んだ和(ベクトルの和)の絶対値が合成受信ノイズレベルとなる。上記数13により、それぞれ受信ノイズレベルの位相差が考慮された合成受信ノイズレベルが得られる。このようにすることで、干渉ノイズ量を過大に見積もりすぎることがなくなるという効果が得られる。
また、上記の仮想ノイズの特性設定(S511)において、仮想ノイズが複数設定される場合、それぞれの仮想ノイズが発生する位相情報の相対差を設定することで、干渉ノイズを合成する際にさらに精度を向上させることができる。
仮想ノイズに設定される位相情報は単なる時間的な相対差ではなく、周波数ごとに異なる値を持つ。そのため、仮想ノイズの特性に位相情報を設定することによって、干渉量を算出する際の配線や部品がもつ周波数ごとに異なる位相情報(虚数成分)を考慮して計算できる。その結果、実測を忠実に再現した受信ノイズレベルを合成できる。
1つの干渉を受ける配線に対して、複数の干渉を与える配線が存在する場合にも、上記の合成方法を用いて、合成受信ノイズレベルを求めることができる。
一例として、解析対象となる配線の組において、図4に示すように、干渉を受ける配線204と、3つの干渉を与える配線201、202、203が存在する場合を説明する。配線201には、仮想ノイズの電気的特性としてノイズ源モデルN1、配線202にはノイズ源モデルN2、配線203にはノイズ源モデルN3が設定されている。配線204と配線201との間の干渉量とノイズ源モデルN1とから受信ノイズレベルP1が計算される。配線204と配線202との間の干渉量とノイズ源モデルN2とから受信ノイズレベルP2が計算される。配線204と配線203との間の干渉量とノイズ源モデルN3とから受信ノイズレベルP3が計算される。これらの受信ノイズレベルP1、P2、P3が重畳されて、干渉を受ける配線204における合成受信ノイズレベルが計算される。
図5(c)は、ノイズレベル計算部420によって計算された受信ノイズレベルの一例を示す図である。図5(c)に示す5本の縦線gが、受信ノイズレベル、すなわち解析対象配線における受信ノイズの強度を示す。図5(c)に示す例では、5つの異なる周波数について受信ノイズレベルが表示されている。
受信ノイズレベルが計算されると、判定部421が、干渉判定を行う(S542)。
干渉判定(S542)では、干渉を受ける配線におけるノイズレベルが許容されるものか否か、即ち、正常な動作が保証される範囲内のレベルであるか否かが判定される。
具体的には、判定部421は、受信ノイズレベル計算(S541)で得られたある端子における受信ノイズレベルと、その端子に設定されているノイズの許容限界値を複数の異なる周波数について比較し、受信ノイズレベルがノイズ許容限界値を超えるかどうかを判断する。
例えば、判定部421は、上記数9で表される受信ノイズレベルと、ノイズ許容限界値のスカラー量を比較する。比較の結果、受信ノイズレベルの方が大きい場合には許容限界値を超えている状態を示すエラーが判定結果データ436として出力される。判定結果データ436は、記憶部403に記録される。
干渉判定は、解析対象ネットの組の選択(S502)で、解析対象に選択された配線の組毎に行われる。
ここで、干渉判定の例を、図5(c)を用いて説明する。
図5(c)中の5本の縦線gが上記の通り、干渉を受ける配線における受信ノイズレベルを表す。図5(c)中の一点鎖線jは、上記の通り、ノイズ許容限界値の設定(S512)において、干渉を受ける配線に対して設定されたノイズ許容限界値を表す。
図5(c)に示される受信ノイズレベルgとノイズ許容限界値jとが比較される。例えば、許容されるノイズレベルを超える部分hが存在すれば、干渉を受けるある配線におけるノイズレベルが許容されないものであると判定される。即ち、干渉による影響は、その配線を含む回路の正常な動作が保証される範囲を逸脱するレベルであると、と判定されることになる。
逆に、これらを比較することによって、許容されるノイズレベルを超える部分が存在しなければ(図示せず)、干渉を受ける配線におけるノイズレベルが許容されるものであると判定される。即ち、干渉による影響は、その配線を含む回路の正常な動作を保証することができる範囲内であると、判定されることになる。
干渉結果出力部422は、干渉結果判定部419による判定結果を出力する(S505)。
干渉結果出力部422は、干渉解析結果判定(S504)で判定された、配線の組毎の干渉解析結果を、各種の出力機器、例えば、表示装置や、記録装置に対して出力する。
干渉結果出力部422は、例えば、干渉判定で、受信ノイズレベルが許容されるレベルを超えると判断された部分を超過レベルに応じた配色によってハイライト表示することができる。また、干渉判定のログとして、例えば、ネット名、端子名、部品名、超過レベル量、干渉領域の位置等の情報が出力されてもよい。
解析結果の表示方法として、上記のハイライト表示の他に、輝度による差を設けた階調による表示や、オンオフの時間周期を変化させた点滅表示ができる。また、エラー箇所の拡大表示、エラー箇所へのポインタ指示、エラー箇所のみの表示、異常箇所をブロックで囲む等の抽出表示をすることができる。さらに、これらの表示に加えて、或いはこれらの表示とは別に、音声によるガイダンスを行ってもよい。
解析結果の出力において、強調するべき箇所が複数ある場合には、画面表示出力において、複数のエラー箇所を順次表示してもよい。また、複数のエラー箇所を複数画面に分割して表示したり、同一画面上で複数のエラー箇所にラベルを付加することによってエラー箇所を分類して表示したりすることができる。
これら表示の単位は、ネット単位や、特定の配線端からピン或いは分岐点までのストローク単位や、ピン間の配線単位、等とすることができる。
表示装置に出力された干渉解析結果は、ユーザが直接確認してその結果を知ることができることが好ましい。また、記録装置に対して出力された干渉解析結果は、データとして保存して後で確認したり、他の処理に利用することができることが好ましい。
本実施の形態における値やデータは、例えば、半導体メモリである各種RAMやROM等の各種記録手段に記録される。この記録手段は、本実施の形態における処理を行うコンピュータに接続されたものであっても、そのコンピュータに含まれるものであってもよい。本実施の形態における処理や手順は、上記記録手段に記録されたプログラムに従って、コンピュータによって実行される。その際、上記記録手段に記録された値やデータが使われる。本実施の形態における処理や手順の結果はコンピュータに接続された或いはコンピュータに含まれる各種入出力装置に出力される。
本実施の形態において使用されるコンピュータ、記録手段および入出力装置は一般的かつ汎用的なものを使用することができるから、それらの図示および説明を省略する。
以上説明したように、本発明に係る干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体によれば、高速かつ低負荷かつ短時間で配線間の干渉を解析することが可能となる。その結果、配線を有する回路の設計にかかる時間およびコストが縮減されるという技術的効果が得られるので、本発明は産業上利用可能性を有する。
本発明の第1の実施の形態における高周波回路設計の概略手順を示す流れ図 干渉解析装置の構成の一例を示す機能ブロック図 干渉解析装置400が行う干渉解析処理の流れの概要を示す図 解析の対象となる領域に含まれるある1つの層における配線パターンの例を模式的に示す図 干渉解析における干渉特性とノイズ強度の例を示す図 セグメント分割の例を示す図 干渉解析の対象となる配線の組の例を示す図 部品が含まれる配線の例を示す図 従来のデジタル回路設計の概略手順を示す流れ図 高周波電子回路において干渉の生じる可能性のある部位の例を模式的に示す図 解析対象の配線パターンの例を示す図
符号の説明
201、202、203、204 干渉解析の対象となる配線
205、206 干渉解析の対象とならない配線
207、208、209、210 グランドパターン
211、212、213、214 部品
400 干渉解析装置
401 ユーザインタフェース部
402 制御部
403 記憶部
410 計算エンジン部
411 設計データ入力部
412 条件データ設定部
413 ノイズ特性設定部
414 限界値設定部
415 解析ネット選択部
416 干渉解析部
417 配線分割部
418 Sパラメータ計算部
419 干渉結果判定部
420 ノイズレベル計算部
421 判定部
422 干渉結果出力部
431 設計データ
432 設計条件データ
433 選択データ
434 分割データ
435 演算結果データ
436 判定結果データ
437 出力データ
501 CAD
950 基板
951、952 素子
953 アンテナ
954 高周波回路モジュール
955、956 LSI部品
957、958 配線
959 カメラモジュール

Claims (17)

  1. 回路基板に形成された配線間の電磁誘導による干渉を、コンピュータシミュレーションによって解析する干渉解析装置であって、
    前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力部と、
    前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定部と、
    前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定部と、
    前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択部と、
    前記選択部で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析部と、
    前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算部とを備える干渉解析装置。
  2. 前記ノイズレベル計算部で算出されたノイズレベルと前記許容限界値とを比較することにより、前記選択部で選択された配線の組における干渉が問題となるか否かを判定する判定部をさらに備える請求項1に記載の干渉解析装置。
  3. 前記ノイズ特性データは、異なる複数の周波数について設けられる前記仮想ノイズの強度を表すデータであって、
    前記干渉解析部は、異なる複数の周波数について前記干渉量を計算する請求項1に記載の干渉解析装置。
  4. 前記許容限界値は、異なる複数の周波数について設けられる請求項1に記載の干渉解析装置。
  5. 前記干渉解析部は、前記解析対象の配線の組に含まれる配線のうち少なくとも1つの配線の途中に配置された部品の性質を表すデータを使用して、前記干渉量を計算する請求項1に記載の干渉解析装置。
  6. 前記解析対象の配線の組に含まれる配線のうち少なくとも1つの配線の途中に配置された部品の性質を表すデータは、複数の異なる周波数について設けられたインピーダンスまたはSパラメータを表すデータである請求項5に記載の干渉解析装置。
  7. 前記干渉解析部は、前記解析対象の配線の組に含まれる配線の端子のうち少なくとも1つに接続される素子または部品の終端条件を表すデータを使用して、前記干渉量を計算する請求項1に記載の干渉解析装置。
  8. 前記終端条件は、異なる複数の周波数についてのインピーダンスまたはSパラメータで表される請求項7に記載の干渉解析装置。
  9. 前記選択部で選択された配線の組に、前記干渉を与える配線の端子が複数含まれている場合において、
    前記干渉解析部は、前記複数の干渉を与える配線の端子のそれぞれについて、干渉を受ける配線の端子へ与える干渉の干渉量を計算し、
    前記受信ノイズレベル計算部は、前記干渉を受ける配線の端子が、前記複数の干渉を与える配線の端子のそれぞれから受ける受信ノイズレベルを合成することによって、受信ノイズレベルを計算する請求項1に記載の干渉解析装置。
  10. 前記受信ノイズレベル計算部は、前記複数の受信ノイズレベルを合成する際に、ノイズの位相を考慮して合成する請求項9に記載の干渉解析装置。
  11. 干渉解析の対象となる前記配線は、プリント回路基板の配線またはLSI内の配線である請求項1に記載の干渉解析装置。
  12. 回路基板に形成された配線間の電磁誘導による干渉を、コンピュータシミュレーションによって解析する干渉解析方法であって、
    前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力工程と、
    前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定工程と、
    前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定工程と、
    前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択工程と、
    前記選択工程で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析工程と、
    前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算工程とを備える干渉解析方法。
  13. 前記ノイズレベル計算工程で算出されたノイズレベルと前記許容限界値とを比較することにより、前記選択部で選択された配線の組における干渉が問題となるか否かを判定する判定工程をさらに備える請求項12に記載の干渉解析方法。
  14. 回路基板に形成された配線間の電磁誘導による干渉を、シミュレーションによって解析する処理を、コンピュータに実行させる干渉解析プログラムであって、
    前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力処理と、
    前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定処理と、
    前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定処理と、
    前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択処理と、
    前記選択処理で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析処理と、
    前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算処理とをコンピュータに実行させる干渉解析プログラム。
  15. 前記ノイズレベル計算処理で算出されたノイズレベルと前記許容限界値とを比較することにより、前記選択部で選択された配線の組における干渉が問題となるか否かを判定する判定処理をさらにコンピュータに実行させる請求項14に記載の干渉解析プログラム。
  16. 回路基板に形成された配線間の電磁誘導による干渉を、シミュレーションによって解析する処理を、コンピュータに実行させる干渉解析プログラムを記録したコンピュータで読み取り可能な記録媒体であって、
    前記配線の形状および前記配線に接続される素子または部品の性質を表すデータを含む前記回路基板の設計データを入力する設計データ入力処理と、
    前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子に入力される仮想ノイズの電気的特性を表すノイズ特性データを、前記設計データに基づいて設定するノイズ特性設定処理と、
    前記回路基板に形成された配線のうち、少なくとも1本の配線の端子について、その端子が受信するノイズの許容限界値を、前記設計データに基づいて設定する限界値設定処理と、
    前記ノイズ特性データおよび前記許容限界値に基づいて、前記回路基板に形成された配線から、解析対象となる配線の組であって、前記仮想ノイズが入力される端子と前記ノイズを受信する端子とを含む配線の組を選択する選択処理と、
    前記選択処理で選択された配線の組において、前記仮想ノイズが入力される端子から前記ノイズを受信する端子への干渉の程度を表す干渉量を計算する干渉解析処理と、
    前記干渉量と前記ノイズ特性データに基づいて、前記ノイズを受ける端子が受信するノイズレベルを計算する受信ノイズレベル計算処理とをコンピュータに実行させる干渉解析プログラムを記録した記録媒体。
  17. 前記ノイズレベル計算処理で算出されたノイズレベルと前記許容限界値とを比較することにより、前記選択部で選択された配線の組における干渉が問題となるか否かを判定する判定処理をさらにコンピュータに実行させる請求項16に記載の干渉解析プログラムを記録した記録媒体。

JP2005038189A 2004-03-08 2005-02-15 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体 Expired - Fee Related JP4444140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005038189A JP4444140B2 (ja) 2004-03-08 2005-02-15 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004063520 2004-03-08
JP2005038189A JP4444140B2 (ja) 2004-03-08 2005-02-15 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
JP2005293556A true JP2005293556A (ja) 2005-10-20
JP4444140B2 JP4444140B2 (ja) 2010-03-31

Family

ID=35326374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005038189A Expired - Fee Related JP4444140B2 (ja) 2004-03-08 2005-02-15 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体

Country Status (1)

Country Link
JP (1) JP4444140B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052458A (ja) * 2006-08-23 2008-03-06 Nec Corp ノイズ解析方法、ノイズ解析装置及びノイズ解析制御プログラム
JP2008293066A (ja) * 2007-05-22 2008-12-04 Panasonic Corp 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法
JP2009054093A (ja) * 2007-08-29 2009-03-12 Toshiba Corp コンデンサ配置支援システム、コンデンサ配置方法、及びプログラム
JP2015075390A (ja) * 2013-10-09 2015-04-20 ローム株式会社 ノイズ源を含むデバイスの評価方法
CN105808846A (zh) * 2016-03-08 2016-07-27 西北工业大学 基于弹簧模型的干涉配合定量计算方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052458A (ja) * 2006-08-23 2008-03-06 Nec Corp ノイズ解析方法、ノイズ解析装置及びノイズ解析制御プログラム
JP2008293066A (ja) * 2007-05-22 2008-12-04 Panasonic Corp 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法
JP2009054093A (ja) * 2007-08-29 2009-03-12 Toshiba Corp コンデンサ配置支援システム、コンデンサ配置方法、及びプログラム
JP2015075390A (ja) * 2013-10-09 2015-04-20 ローム株式会社 ノイズ源を含むデバイスの評価方法
CN105808846A (zh) * 2016-03-08 2016-07-27 西北工业大学 基于弹簧模型的干涉配合定量计算方法

Also Published As

Publication number Publication date
JP4444140B2 (ja) 2010-03-31

Similar Documents

Publication Publication Date Title
EP1577803A2 (en) Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon
US8104003B2 (en) Technique for creating analysis model and technique for creating circuit board model
US7350175B2 (en) Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon
JP4427115B2 (ja) 半導体装置のノイズ解析装置
JP4444140B2 (ja) 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体
WO2002069207A1 (fr) Procede et systeme de conception d'une implantation de circuit
US20050086615A1 (en) Computer aided design method and apparatus for modeling and analyzing on-chip interconnect structures
US9536033B2 (en) Board design method and board design device
JP5173913B2 (ja) 回路基板の解析装置および解析方法
US8132140B2 (en) Analyzing device for circuit device, circuit device analyzing method, analyzing program, and electronic medium
EP2151774A1 (en) Library for electric circuit simulation, recording medium storing it, and library generation system
KR100999016B1 (ko) 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법
JP2007299268A (ja) 基板レイアウトチェックシステムおよび方法
JP2008071204A (ja) 半導体チップを含む装置の設計方法、設計支援システム及びプログラム
US20160253448A1 (en) Circuit board design system, circuit board design method and program recording medium
JP5003407B2 (ja) プリント回路基板設計システム、プリント回路基板設計方法及びプログラム
JP4998213B2 (ja) 電気特性見積プログラム、電気特性見積装置および電気特性見積方法
JP5059657B2 (ja) マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法
JP2005100171A (ja) 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体
JPH10326300A (ja) 配線板設計装置
JP2011210085A (ja) 図面検証システム
JP2007241802A (ja) 基板設計支援装置、プリント基板、基板設計支援プログラムおよび基板設計支援方法
US8745562B2 (en) Method of on-board wiring
JP2015026309A (ja) 回路基板モデル生成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100113

R150 Certificate of patent or registration of utility model

Ref document number: 4444140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees