JP5173913B2 - 回路基板の解析装置および解析方法 - Google Patents

Description

本発明は、回路基板の解析装置および解析方法に関し、特に、各種電子機器に用いられる回路基板の電磁界解析方法に関する。

プリント基板（配線基板）の設計は、コンピュータを利用したプリント基板ＣＡＤ（Computer Aided Design）によって行われることが多い（例えば、特許文献１）。ＣＡＤ装
置を用いたプリント基板の設計は、自動化されている部分も多いが、熟練した設計者でなければ、適切な設計を行うことができないことが多いこともまた事実である。

高周波回路のプリント基板設計においては、配線間の干渉が伝送特性に大きな影響を与える場合があり、回路基板上での配線レイアウトパターンに依存する寄生（結合）の影響も考慮しつつ設計を行わなければならない。このような配線間の干渉量は、電磁界解析による複雑な計算によって、解析することが可能となる。

例えば、配線間の干渉量を電磁界解析で求める場合、解析対象の配線が例えば図１６（ａ）に示すような配線パターン１０００のときでは、そのままでは電磁界解析は行うことができない。したがって、配線パターン１０００の全体は、図１６（ｂ）に示すようにメッシュ状（「２０００」）に分割され、分割後の各セルにおける解析モデルを電磁界解析し、そして、個々のセル同士の相互作用を計算して、全体の電磁界解析が完了する。この全体の電磁界解析の結果から、配線間の干渉量を求めることが可能となる。

特開平１０−２１４２８１号公報

しかしながら、実際に行われる複雑な配線設計においては、電磁界解析による非常に複雑な計算によって配線の特性を求めることが要求されるため、教科書的な単純な配線モデルを解析するのと異なり、配線間の干渉量を高い精度で求めようとすると解析処理に費やす時間が膨大になってしまい、その一方で、解析速度を上げるべく電磁界解析を荒く行おうとすると解析精度の面で問題が生じたりすることが多いのが実情である。例えば、図１６（ａ）に示したような構造が複雑な配線パターン１０００（この例は、多層基板の内層の一枚の配線パターン）の場合、図１６（ｂ）に示したようにメッシュの分割数が非常に増大するため、電磁界解析によって配線間の干渉量を求めることは可能であるが、その計算時間が膨大になってしまう。

例えば、本願発明者の検討によると、解析を行おうとする配線基板が多層基板であり、その基板寸法が４０ｍｍ×４０ｍｍの８層基板で、ネット数（部品間を接続する配線数）が５５０で、層間を電気的に接続するビアの数が５０００の場合、次のような結果が予測された。すなわち、ＣＰＵに３ＧＨｚ動作のＰｅｎｔｉｕｍ（登録商標）４プロセッサと２Ｇバイトのメモリを用いてモーメント法による電磁界解析法をおこなうと、周波数ポイントを２０ポイントについて行った場合では、解析を行いたい構造に対して必要となる物理メモリがコンピュータのメモリ量をオーバーするため、解析不可能であることが推論付けられた。仮に、そのメモリ量の制限をクリアできたとしても、解析を実行するためには、最低でも５００時間以上必要となることが予想された。

さらに、周波数ポイントが増えれば増えるほど当然、処理時間ないし処理データ量は増大する。加えて、電磁界解析は一度で終わるだけではなく、配線基板を改良するごとに実行するので、非常に単純な構造の配線基板はともかく、現実問題として、電磁界解析によって配線間の干渉量を求めることは極めて時間がかかる作業となっていた。その一方で、周波数ポイントを減らしたりメッシュの分割サイズを大きくしたりすれば、解析時間を短くして無理やり電磁界解析を行うことはできるが、電磁界解析の結果から得られる配線間の干渉量の精度は悪化し、必要とされる精度が十分に得られない場合が生じ得る。

このように、現実的に使用し得るレベルには高精度な電磁界解析を行おうとすると解析時間が全然足りず、その一方で解析スピードを上げるべく電磁界解析を荒く行おうとすると解析精度が犠牲となって必要な精度が得られない等、解析スピードと解析精度との両方のバランスをとるのが非常に難しかった。それゆえ、配線間の干渉量の考慮は、電磁界解析ではなく、熟練した設計者のいわば勘によって行われることが多かったり、または、配線間の干渉量を考慮せずにトライアンドエラーにより実行させることが多いのが実情である。

本発明はかかる点に鑑みてなされたものであり、解析精度を損なうことなく、解析処理の時間を大幅に短縮することができる回路基板の電磁界解析方法を提供することにある。

本発明によって提供される解析装置は、回路基板のレイアウトをメッシュ状に分割し、この分割したメッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュのそれぞれに関連付けられた回路定数を抽出する回路基板の解析装置である。

この装置は、上記解析処理を行った解析済み分割モデルのメッシュ位置情報と、当該解析処理によって得られた抽出済み回路定数とを対応づけて記憶しておく記憶部と、新たに解析しようとする回路基板のレイアウトをメッシュ状に分割し、新規メッシュ分割モデルを作成する分割モデル作成手段と、上記作成した新規メッシュ分割モデルのメッシュ位置情報と、上記解析済み分割モデルのメッシュ位置情報とを比較して、それらの位置情報が一致する同一メッシュを特定する同一メッシュ特定手段と、上記新規メッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュに関連付けられた新規回路定数を抽出するとともに、上記特定した同一メッシュに関連付けられた新規回路定数として、当該同一メッシュの位置情報と対応づけられた前記抽出済み回路定数を再利用する回路定数抽出手段とを備えている。

また、この装置は、解析対象の回路基板のレイアウトを新規メッシュに分割し、各新規メッシュの位置情報を生成し、前記新規メッシュに対応する等価回路を示すデータを生成する分割モデル作成部と、解析済みのメッシュの位置情報と、当該解析済みのメッシュに対応する等価回路の回路定数とを蓄積した記憶部にアクセスし、前記新規メッシュと位置情報が一致する解析済みのメッシュの回路定数がある場合、当該回路定数を用いて、前記新規メッシュの回路定数を計算し、前記記憶部に蓄積する、回路定数抽出部とを備える装置であってもよい。

この構成においても、既に解析済みのメッシュと、位置情報が一致するメッシュの回路定数が記憶部にある場合は、その回路定数を用いて、新規メッシュの回路定数を計算することができる。そのため、解析精度を損なうことなく、解析処理の時間を短縮することができる。

例えばある実施形態において、上記メッシュ位置情報は、メッシュの頂点座標を含む。

例えばある実施形態では、上記分割モデル作成手段は、上記分割した各メッシュの位置関係に基づいて解析用回路モデルを設定することを特徴とする。

例えばある実施形態において、上記分割モデル作成手段は、上記解析用回路モデルとして、各メッシュにセルを設定し、互いに隣接するメッシュ間にブランチを設定することを特徴とする。

例えばある実施形態では、上記回路定数抽出手段は、行列要素の一部を前記抽出済み回路定数に置換することによって再利用の設定を行うことを特徴とする。

例えばある実施形態において、上記回路定数抽出手段は、行列要素の一部から上記抽出済み回路定数を削除して新たな要素を追加することによって再利用の設定を行うことを特徴とする。

例えばある実施形態において、前記分割モデル作成部は、前記新規メッシュにおけるインピーダンスを、抵抗（Ｒ）、インダクタンス（Ｌ）、コンダクタンス（Ｇ）、キャパシタンス（Ｃ）の少なくともいずれか１つを含む構成要素で表す等価回路のデータを生成し、前記回路定数抽出部は、前記抵抗Ｒ、インダクタンスＬ、コンダクタンスＧおよびキャパシタンスＣの少なくとも１つの値を回路定数として計算してもよい。

これにより、各メッシュのインピーダンスが、抵抗（Ｒ）、インダクタンス（Ｌ）、コンダクタンス（Ｇ）およびキャパシタンス（Ｃ）の少なくとも1つの回路定数に分離して、計算される。そのため、回路定数の蓄積および再利用がしやすくなる。

例えばある実施形態において、前記分割モデル作成部は、前記回路基板のレイアウトを新規メッシュに分割して、各新規メッシュに対応するセルを設定し、各セルとグランドとの間のキャパシタンス（Ｃ）と、セル間のキャパシタンス（Ｃ）とを含む等価回路のデータを生成してもよい。

これにより、新規メッシュおよび新規メッシュ間における寄生容量の成分を分離して計算し記憶することができる。そのため、回路定数の蓄積および再利用がしやすくなる。

例えばある実施形態において、前記分割モデル作成部は、前記回路基板のレイアウトを新規メッシュに分割して、各新規メッシュ間にブランチを設定し、各ブランチにおける自己インダクタンス（Ｌ）と、ブランチ間における相互インダクタンス（Ｌ）とを含む等価回路のデータを生成してもよい。

これにより、新規メッシュ間におけるインダクタンスの成分を分離して計算し記憶することができる。そのため、回路定数の蓄積および再利用がしやすくなる。

例えばある実施形態において、前記分割モデル作成部は、前記回路基板のレイアウトを新規メッシュに分割して、各新規メッシュに対応するセルおよび、セル間を接続するブランチとを設定し、各ブランチに対応する抵抗（Ｒ）およびインダクタンス（Ｌ）と、ブランチ間に対応する相互インダクタンス（Ｌ）と、各セルとグランドとの間のキャパシタンス（Ｃ）およびコンダクタンス（Ｇ）と、セル間のキャパシタンス（Ｃ）およびコンダクタンス（Ｇ）とを含む等価回路のデータを生成してもよい。

これにより、新規メッシュおよび新規メッシュ間における寄生容量およびコンダクタンスの成分、新規メッシュ間の抵抗、自己インダクタンスおよび相互インダクタンスの成分をそれぞれ分離して計算し、記憶することができる。そのため、回路定数の蓄積および再利用がしやすくなる。また、これらの回路定数を基に、例えばＳ行列演算など、多様な解析が可能になる。

また、本発明によって提供される解析方法は、回路基板のレイアウトをメッシュ状に分割し、この分割したメッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュのそれぞれに関連付けられた回路定数を抽出する回路基板の解析方法である。

この方法は、上記解析処理を行った解析済み分割モデルのメッシュ位置情報と、当該解析処理によって得られた抽出済み回路定数とを対応づけて記憶しておく記憶ステップと、新たに解析しようとする回路基板のレイアウトをメッシュ状に分割し、新規メッシュ分割モデルを作成する分割モデル作成ステップと、上記作成した新規メッシュ分割モデルのメッシュ位置情報と、上記解析済み分割モデルのメッシュ位置情報とを比較して、それらの位置情報が一致する同一メッシュを特定する同一メッシュ特定ステップと、上記新規メッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュに関連付けられた新規回路定数を抽出するとともに、上記特定した同一メッシュに関連付けられた新規回路定数として、当該同一メッシュの位置情報と対応づけられた上記抽出済み回路定数を再利用する回路定数抽出ステップとを含む。

例えばある実施形態において、上記メッシュ位置情報は、メッシュの頂点座標を含む。

例えばある実施形態では、上記分割モデル作成ステップでは、上記分割した各メッシュの位置関係に基づいて解析用回路モデルを設定する処理を含む。

例えばある実施形態において、上記回路モデル設定ステップでは、上記解析用回路モデルとして、各メッシュにセルを設定し、互いに隣接するメッシュ間にブランチを設定する処理を含む。

例えばある実施形態では、上記回路定数抽出ステップでは、行列要素の一部を上記抽出済み回路定数に置換することによって再利用の設定を行う処理を含む。

例えばある実施形態において、上記回路定数抽出ステップでは、行列要素の一部から上記抽出済み回路定数を削除して新たな要素を追加することによって再利用の設定を行う処理を含む。

コンピュータを、上記の回路基板の解析装置として機能させるプログラムまたは、そのようなプログラムを記録した記録媒体も本発明の実施形態の一つである。

本発明に係る解析方法によれば、解析処理を行った解析済み分割モデルのメッシュ位置情報と、当該解析処理によって得られた抽出済み回路定数とを対応づけて記憶しておき、この記憶した抽出済み回路定数を次回以降の解析時に再利用しているので、解析処理の一部分を略して簡単にすることができる。これによって解析精度を全く損なうことなく解析処理時間を大幅に短縮することができる。また、このように処理時間を大幅に短縮することができるため、回路基板の設計へのフィードバックも容易になり、回路基板のレイアウトの最適化を図ることが可能となる。

本発明の実施形態に係る回路基板の基本的な解析方法の一例を説明するためのフローチャート （ａ）はメッシュ状に分割したレイアウトの平面図、（ｂ）は、解析用回路モデルの一例を示す図、（ｃ）、（ｄ）はＣ行列式の一例を示す図 本発明の実施形態に係る回路基板の解析方法の一例を説明するためのフローチャート （ａ）は新たに解析しようとする配線レイアウトの一例を示す図、（ｂ）は過去データベースに記憶されたレイアウトの一例を示す図 （ａ）は新規メッシュ分割モデルの一例を示す図、（ｂ）は過去データベースに記憶された解析済み分割モデルの一例を示す図 図５（ａ）の新規メッシュ分割モデルを解析用回路モデルで表現した図 （ａ）〜（ｃ）は再利用の設定の一例を説明するための図 （ａ）〜（ｄ）は再利用の設定の一例を説明するための図 （ａ）はメッシュ状に分割したレイアウトの平面図、（ｂ）は、解析用回路モデルの一例を示す図、（ｃ）、（ｄ）はＬ行列式の一例を示す図 本発明の実施形態に係る回路基板の解析装置の構成を示す図 本発明の実施形態に係る回路基板の解析方法の一例を説明するためのフローチャート （ａ）はローパスフィルタの理想回路素子を示す回路図、（ｂ）、（ｃ）は回路図を基に作成した配線レイアウトの一例を示す図 再利用率と時間短縮率との関係を示す図 アンテナスイッチモジュールの理想等価回路を示す図 多層基板５００を構成する各層を示す図 （ａ）は、多層基板の内層の配線パターン１０００の平面図、（ｂ）は、それをメッシュ状に分割した配線パターン２０００の平面図

以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。

典型的な電磁界解析を経由する手法では、図１６（ｂ）に示したように配線をメッシュ状に分割し、分割されたすべての個片（メッシュ）に基づいて電磁界解析(解析計算)が
実行され、膨大な処理時間が必要となる。

これに対し、本願発明者は、解析処理によって得られた結果（回路定数）を各メッシュの位置情報と対応づけて過去データベースに蓄積しておき、このデータベースに蓄積した解析結果（回路定数）を次回以降の解析時にそのまま再利用することにより、解析精度を全く損なうことなく解析処理時間を大幅に短縮できるとの知見を得、本発明に想到した。以下、これについて説明する。

図１および図２（ａ）〜（ｄ）を参照しつつ、本実施形態に係る基本的な解析方法について簡単に説明する。この解析方法では、まず、ステップＳ１において、回路基板のレイアウト９０をメッシュ状に分割し、メッシュ分割モデル９２を作成する。図２（ａ）では、回路基板のレイアウト９０を８つの矩形状メッシュ「Ｍ１」〜「Ｍ８」に分割し、メッシュ分割モデル９２を作成している。

次に、ステップＳ２において、分割した各メッシュ「Ｍ１」〜「Ｍ８」の位置関係に基づいて解析用回路モデル９４を設定する。この解析用回路モデル９４は、分割した各メッシュ「Ｍ１」〜「Ｍ８」に起因する寄生素子の影響を考慮した回路網であり、例えば、抵抗（Ｒ）、キャパシタンス（Ｃ）、インダクタンス（Ｌ）、コンダクタンス（Ｇ）の各素子（構成要素）から構成され得る。

図２（ｂ）では、解析用回路モデル９４として、各メッシュ「Ｍ１」〜「Ｍ８」がグラウンド（ＧＮＤ）に対して自己キャパシタンス素子を持つように設定し、各メッシュ間が相互キャパシタンス素子を持つように設定している。例えばメッシュ「Ｍ１」に自己キャパシタンス素子「Ｃ１１」を設定し、２つのメッシュ「Ｍ１」−「Ｍ２」間に相互キャパシタンス素子「Ｃ１２」、「Ｃ２１」を設定している。なお、図面を簡略化するために相互キャパシタンス素子の一部は省略している。

次に、ステップＳ３において、解析用回路モデル９４に基づいて解析処理を行い各メッシュ「Ｍ１」〜「Ｍ８」のそれぞれに関連付けられた回路定数を抽出する。ここで回路定数とは、解析用回路モデル９４を構成する各素子（構成要素）の値である。回路定数の抽出は、解析用回路モデル９４に設定された素子を行列の形に変換し、この変換した行列の各要素（各素子の値）を導出することにより行われる。

この実施形態では、図２（ｃ）に示すように、解析用回路モデル９４をＣ行列９６の形に変換し、次いで、この変換したＣ行列９６の各要素（キャパシタンス素子の値）を解析演算により導出する。図２（ｄ）は、この解析演算により導出された回路定数行列９８を示している。この解析演算によって、例えばメッシュ「Ｍ１」に関連付けられた回路定数として、自己キャパシタンス素子「Ｃ１１」の値が抽出される。また、２つのメッシュ「Ｍ１」−「Ｍ２」間に関連付けられた回路定数として、相互キャパシタンス素子「Ｃ１２」、「Ｃ２１」の値が抽出される。なお、実際の解析処理に用いるＣ行列はインピーダンスＺから逆数（１／Ｃ’）の形で分離されており、図２（ｃ）の行列式は分離した逆数（１／Ｃ’）をさらに逆行列変換したものである。

このような解析処理手法としては特に制限されず、Ｍｏｍｅｎｔ法、ＰＥＥＣ（Partial Element Equivalent Circuit）法など種々の手法を採用可能である。あるいはＧｒｅｅｎ関数の準静的な近似を用いることもできる。このようにして回路基板のレイアウトに起因する寄生素子（ここではキャパシタンス素子）の影響を解析することができる。

本実施形態の解析方法においては、このようにして抽出された回路定数を、次回以降の解析時に再利用するため過去データベースに蓄積する。すなわち、ステップＳ４において、解析処理によって得られた回路定数（素子の値）を、抽出済み回路定数として過去データベースに記憶する。また、解析処理を行ったメッシュ分割モデル９２のメッシュ位置情報を、解析済み分割モデルのメッシュ位置情報として過去データベースに記憶する。

その際、過去データベースにおいては、解析済み分割モデルのメッシュ位置情報と抽出済み回路定数とが対応づけて記憶される。例えばメッシュ「Ｍ１」に関連付けられた自己キャパシタンス素子「Ｃ１１」の値（回路定数）は、メッシュ「Ｍ１」のメッシュ位置情報に対応づけて記憶される。また、２つのメッシュ「Ｍ１」−「Ｍ２」間に関連付けられた相互キャパシタンス素子「Ｃ１２」、「Ｃ２１」の値（回路定数）は、２つのメッシュ「Ｍ１」及び「Ｍ２」のメッシュ位置情報に対応づけて記憶される。このようにして、過去データベースには、解析済み分割モデルのメッシュ位置情報と、各メッシュに関連付けられた抽出済み回路定数とが対応づけて蓄積される。

なお、メッシュ位置情報は、解析領域上でのメッシュの位置を表す情報であり、例えば数値の組み合わせによってメッシュがどこに存在するかを特定し得るデータであればよい。本実施形態においては、メッシュ位置情報は、矩形状メッシュの４頂点に対応するメッシュ座標である。このメッシュ座標は、原点からの距離で表された絶対座標であってもよく、あるいは任意の点からの距離で表された相対座標であってもよい。また、メッシュ座標は、メッシュの頂点座標に限らず、メッシュの形状にあわせて適当なものを使用することができる。さらに、メッシュ位置情報は、メッシュの位置を表すメッシュ座標だけでなくその位置における他の情報（例えば解析周波数などのメッシュ条件または材料定数を示すデータなど）を含んでもよい。

次に、図３を参照して、過去データベースの解析結果を利用しつつ回路基板のレイアウトを解析する場合について説明する。図３は、本実施形態に係る解析方法のフローを示すフローチャートである。

本実施形態に係る解析方法では、まず、新たに解析しようとする回路基板のレイアウトを作成し（ステップＳ１０）、この作成した回路基板のレイアウトを読み込む（ステップＳ１１）。このようにして読み込んだ新たに解析しようとするレイアウトの一例を図４（ａ）に示す。ここでは、２本の配線（１１ａ及び１１ｂ）が平行に配置されている。また、各配線（１１ａ及び１１ｂ）の両端には、ポート（Ｐ１、Ｐ２、Ｐ３、Ｐ４）が設定されている。これらのポート（Ｐ１、Ｐ２、Ｐ３、Ｐ４）は、外部からの信号を配線（１１ａ、１１ｂ）に入出力する役割を持つ。

次に、ステップＳ１２において、回路基板のレイアウト１０をメッシュ状に分割し、新規メッシュ分割モデル１２を作成する。メッシュの形状は、回路基板レイアウトを複数のエリアに分割し得る形状であればよく、矩形状であってもよいし、円形状であってもよいし、あるいは多角形状とすることもできる。また、メッシュは、２次元の領域を表すものに限られず、３次元領域を表すものであってもよい。

この実施形態では、図５（ａ）に示すように矩形状にメッシュ分割している。図５（ａ）では、配線１１ａを２つに分割してメッシュ「Ａ２」、「Ａ３」を作成する。同様に、配線１１ｂを２つに分割してメッシュ「Ａ６」、「Ａ７」を作成する。さらに、ここでは各ポートを極小のメッシュとして取り扱う。すなわち、配線１１ａのポートＰ１、Ｐ３に対してメッシュ「Ａ１」、「Ａ４」を作成し、配線１１ｂのポートＰ２、Ｐ４に対してメッシュ「Ａ５」、「Ａ８」を作成する。このようにして新規メッシュ分割モデル１２を作成する。なお、各ポートのメッシュサイズは、解析周波数によって適宜変更することができ、例えば、解析周波数の上限を６ＧＨｚとした場合、一辺０．５ｍｍの正方形状のメッシュを作成し得る。

次に、ステップＳ１３において、分割した各メッシュ「Ａ１」〜「Ａ８」の位置関係に基づいて、解析用回路モデル１４を設定する。この実施形態では、図６に示すように、解析用回路モデル１４として、各メッシュ「Ａ１」〜「Ａ８」がグラウンド（ＧＮＤ）に対して自己キャパシタンス素子を持つように設定し、各メッシュ間が相互キャパシタンス素子を持つように設定する。例えばメッシュ「Ａ１」に自己キャパシタンス素子「Ｃ１１」を設定し、２つのメッシュ「Ａ１」−「Ａ２」間に相互キャパシタンス素子「Ｃ１２」、「Ｃ２１」を設定する。このようにしてメッシュ「Ａ１」〜「Ａ８」のそれぞれに関連付けられたキャパシタンス素子を設定する。なお、図面を簡略化するために相互キャパシタンス素子の一部は省略している。

次に、ステップＳ１４において、過去データベースにアクセスし、当該過去データベースに記憶された解析済み分割モデルのメッシュ位置情報を取得する。このようにして取得した解析済み分割モデル９２を図５（ｂ）に示す。なお、取得した解析済み分割モデル９２は図２（ａ）に示した解析済み分割モデル９２と同じモデルである。

次に、ステップＳ１５において、新規メッシュ分割モデル１２のメッシュ位置情報と、解析済み分割モデル９２のメッシュ位置情報とを比較して、それらの位置情報が一致する同一メッシュを特定する。この実施形態では、図５（ａ）の各メッシュ「Ａ１」〜「Ａ８」のメッシュ位置情報と、図５（ｂ）の各メッシュ「Ｍ１」〜「Ｍ８」のメッシュ位置情報とを比較する。そして、それらのメッシュ位置情報が一致する同一メッシュを特定する。この例では、図５（ａ）のメッシュ「Ａ１」〜「Ａ４」と、図５（ｂ）のメッシュ「Ｍ１」〜「Ｍ４」とが一致しており、それゆえに、メッシュ「Ａ１」〜「Ａ４」を同一メッシュとして特定する。

メッシュの位置情報が、メッシュを形成する多角形の頂点座標である場合、例えば、新規メッシュ分割モデル１２におけるメッシュの頂点座標と、解析済み分割モデル９２のメッシュの頂点座標とを比較する処理が実行される。比較の結果、例えば、新規メッシュの頂点座標と、解析済みメッシュの頂点座標との距離が所定の範囲内にある場合に、両者は同一であると判断することができる。また、頂点座標の他に、メッシュの重心、代表点等の座標を比較対象に含めることもできる。さらに、メッシュの位置におけるその他の情報（例えば、解析周波数などメッシュ条件や、材料定数等のメッシュの性質）が比較されてもよい。

あるいは、テンプレートマッチング等の図形比較手法を用いて新規メッシュに一致する解析済みメッシュを抽出してもよい。回路基板のレイアウトの変更履歴を示すデータが使用可能な場合、変更部分のメッシュを特定することができる。そのため、変更部分以外については、変更操作前のメッシュと変更操作後とメッシュは互いに一致すると判断することができる。

次に、ステップＳ１６において、解析用回路モデル１４に基づいて解析処理を行い、各メッシュ「Ａ１」〜「Ａ８」のそれぞれに関連付けられた新規回路定数を抽出する。この実施形態では、図７（ａ）に示すように、解析用回路モデル１４に設定されたキャパシタンス素子をＣ行列１６の形に変換し、次いで、この変換したＣ行列１６の各要素（キャパシタンス素子の値）を解析演算により導出する。図７（ｃ）は、この解析演算により導出された新規回路定数行列１８を示している。この解析演算によって、例えばメッシュ「Ａ８」に関連付けられた新規回路定数として、自己キャパシタンス素子「Ｃ８８」の値が抽出される。また、２つのメッシュ「Ａ７」−「Ａ８」間に関連付けられた新規回路定数として、相互キャパシタンス素子「Ｃ７８」、「Ｃ８７」の値が抽出される。

その際、上記特定した同一メッシュ「Ａ１」〜「Ａ４」に関連付けられた新規回路定数として、当該同一メッシュ「Ａ１」〜「Ａ４」の位置情報（延いてはメッシュ「Ｍ１」〜「Ｍ４」の位置情報）と対応づけられた抽出済み回路定数を使用する。すなわち、同一メッシュ「Ａ１」〜「Ａ４」に関連付けられた新規回路定数については、新たな解析演算により素子の値を導出するのではなく、過去データベースに記憶された抽出済み回路定数をそのまま再利用する。

例えば、同一メッシュ「Ａ１」に関連付けられた新規回路定数（自己キャパシタンス素子「Ｃ１１」の値）は、当該同一メッシュ「Ａ１」の位置情報（延いてはメッシュ「Ｍ１」の位置情報）と対応づけられた抽出済み回路定数がそのまま適用される。また、２つの同一メッシュ「Ａ１」−「Ａ２」間に関連付けられた新規回路定数（相互キャパシタンス素子「Ｃ１２」、Ｃ「２１」の値）は、当該同一メッシュ「Ａ１」及び「Ａ２」のメッシュ位置情報（延いてはメッシュ「Ｍ１」及び「Ｍ２」のメッシュ位置情報）と対応づけられた抽出済み回路定数がそのまま適用される。

また、再利用の設定は、メッシュ分割モデルから作成した行列式を組み換えることにより行われる。この実施形態では、再利用の設定は、新規メッシュ分割モデル１２から作成した図７（ａ）の行列式１６を基にして、当該行列式１６に抽出済み回路定数を置換（代入）することにより行われる。

この例では、図７（ａ）の破線１５で囲んだ行列要素が同一メッシュ「Ａ１」〜「Ａ４」に関連付けられた新規回路定数に相当する。また、図２（ｄ）の破線９５で囲んだ行列要素が同一メッシュ「Ａ１」〜「Ａ４」の位置情報（延いてはメッシュ「Ｍ１」〜「Ｍ４」の位置情報）と対応づけられた抽出済み回路定数に相当する。

そして、図７（ｂ）に示すように、再利用の設定は、図７（ａ）の破線１５で囲んだ行列要素を図２（ｄ）の破線９５で囲んだ抽出済み回路定数に置換することにより行われる。その後、図７（ｃ）に示すように、抽出済み回路定数に置換されなかった行列要素について解析演算を行うことにより、残りの部分の新規回路定数（キャパシタンス素子の値）を抽出することができる。

このようにして抽出された新規回路定数は、抽出済み回路定数として過去データベースに各メッシュ「Ａ１」〜「Ａ８」の位置情報とともに記憶され、次回以降の解析時に適宜再利用される（ステップＳ１７）。また、得られた新規回路定数から回路基板の電気的特性を評価し、回路基板の電気的特性が好ましくない場合には、再びステップＳ１０に戻ってステップＳ１０〜ステップＳ１７の各処理を繰り返し、回路基板の電気的特性が好ましい場合には、レイアウトの解析処理を完了する。このようにして回路基板のレイアウトを解析することができる。

本実施形態に係る解析方法によれば、解析処理を行った解析済み分割モデルのメッシュ位置情報と、当該解析処理によって得られた抽出済み回路定数とを対応づけて過去データベースに蓄積しておき、この過去データベースに蓄積された解析結果（抽出済み回路定数）を次回以降の解析時にそのまま再利用しているので、解析演算の一部分（上述した例では全体の１／４程度）を省いて簡単にすることができる。

これによって解析精度を損なうことなく解析処理時間を大幅に短縮することができ、その結果、回路基板の設計へのフィードバックも容易になり、回路基板のレイアウトの最適化を図ることが可能となる。

なお、図５（ａ）と図５（ｂ）との比較では、メッシュ位置情報が一致する同一メッシュは４つ／８つであり、つまりレイアウトの５０％が大きく変更されているため、省略可能な演算部分は２５％程度に留まっているが、実際の設計においてはレイアウトの一部分を少しずつ変更しながら電磁界解析を繰り返し行うことが多く、それゆえにレイアウトの変更割合は、解析対象のサイズにも依存するが、全体の数パーセント程度となる場合が多い。その場合、上述した再利用の設定を行うことによって解析演算の大部分を省略することができ、この再利用によって得られるメリットは非常に大きくなる。

また、この実施形態では、再利用の設定は、新規メッシュ分割モデル１２から作成した図７（ａ）の行列式１６を基にして、当該行列式１６に抽出済み回路定数を置換（代入）することにより行われるが、これに限らず、例えば解析済み分割モデル９２から作成した行列式（回路定数行列９８）を基にして、当該回路定数行列９８に新たな素子を追加することにより行ってもよい。

その一例を図８（ａ）〜（ｄ）に示す。図８（ａ）は、図２（ｄ）の回路定数行列９８である。ここでは、図８（ａ）の破線９５で囲んだ行列要素が同一メッシュ「Ａ１」〜「Ａ４」の位置情報（延いてはメッシュ「Ｍ１」〜「Ｍ４」の位置情報）と対応づけられた抽出済み回路定数に相当する。再利用の設定は、まず、図８（ｂ）に示すように、回路定数行列９８から破線９５で囲んだ行列要素以外の要素を全て削除し、次いで、図８（ｃ）に示すように、この削除した行列９８に同一メッシュに該当しないメッシュ「Ａ５」〜「Ａ８」に関連付けられた新たなキャパシタンス素子を追加することにより行われる。その後、図８（ｄ）に示すように、新たに追加した行列要素について解析演算を行うことにより、再利用しない残りの部分の新規回路定数（キャパシタンス素子の値）を抽出することができる。

上述した例では、解析用回路モデルとしてキャパシタンス素子を設定し、回路定数としてキャパシタンス素子の値を抽出する場合について説明してきたが、抽出可能な回路定数はキャパシタンス素子の値に限らず、その他の素子であってもよい。

例えば、図６に示した解析用回路モデルにおいて、キャパシタンス素子の換わりに、あるいはキャパシタンス素子に加えてコンダクタンスを設定してもよい。すなわち、各メッシュとグラントとの間および、各メッシュ間にコンダクタンスが存在する等価回路のデータを、解析用回路モデルとして設定することができる。

また、別の実施形態では、解析用回路モデルは、メッシュ分割モデルを構成する各メッシュに起因する寄生素子の影響を考慮した回路網であり、キャパシタンス（Ｃ）素子だけでなく、抵抗（Ｒ）、インダクタンス（Ｌ）、コンダクタンス（Ｇ）の各素子から構成されている。詳しくは、この実施形態では、解析用回路モデルとして各メッシュにセルを設定し、互いに隣接するメッシュ間にブランチを設定する。そして、下記の設定条件Ｊに基づいて、各セルと、各セル間と、各ブランチと、各ブランチ間に上述した各素子を設定している。

＜セル・ブランチの設定条件Ｊ＞
（１）各ブランチは、自己素子として直列の抵抗（Ｒ）及び自己インダクタンス（Ｌ）を持つ。
（２）各ブランチ間は、相互素子として相互インダクタンス（Ｌ）を持つ。
（３）各セルは、自己素子としてグラウンドに対してキャパシタンス（Ｃ）及びコンダクタンス（Ｇ）を持つ。
（４）各セル間は、相互素子としてキャパシタンス（Ｃ）及びコンダクタンス（Ｇ）を持つ。

なお、セルは分割されたメッシュに対応し、ブランチは隣接するメッシュ間に相当するので、いずれのデータもメッシュの位置情報と対応づけて記憶することができる。

次に、図９（ａ）〜（ｄ）を参照しつつ、解析用回路モデルとしてインダクタンス素子を設定し、回路定数としてインダクタンス素子の値を抽出する場合について説明する。すなわち、図９（ａ）のメッシュ分割モデル９２を、上記設定条件Ｊの（１）、（２）に基づいて解析用回路モデル化すると図９（ｂ）の通りである。

図９（ｂ）では、解析用回路モデル９７として、隣接する各メッシュ間にブランチ「Ｂ１」〜「Ｂ６」を設定する。そして、各ブランチ「Ｂ１」〜「Ｂ６」が自己インダクタンス素子を持つように設定し、各ブランチ間が相互インダクタンスの素子を持つように設定する。例えばブランチ「Ｂ１」に自己インダクタンス素子「Ｌ１１」を設定し、２つのブランチ「Ｂ１」−「Ｂ２」間に相互インダクタンス素子「Ｌ１２」、「Ｌ２１」を設定している。なお、図面を簡略化するために、相互インダクタンス素子の一部は省略している。

このように設定した解析用回路モデル９７を用いて解析処理を行い、各ブランチ「Ｂ１」〜「Ｂ６」のそれぞれに関連付けられた回路定数を抽出する。この実施形態では、図９（ｃ）に示すように、解析用回路モデル９７をＬ行列９９の形に変換し、次いで、図９（ｄ）に示すように、この変換したＬ行列９９の各要素（インダクタンス素子の値）を解析演算により導出する。この解析演算によって、例えばブランチ「Ｂ１」に関連付けられた回路定数として、自己インダクタンス素子「Ｌ１１」の値が抽出される。また、２つのブランチ「Ｂ１」−「Ｂ２」間に関連付けられた回路定数として、相互インダクタンス素子「Ｌ１２」、「Ｌ２１」の値が抽出される。このようにして抽出された回路定数を、次回以降の解析時に再利用するため過去データベースに蓄積する。その際、過去データベースにおいては、解析済み分割モデルのメッシュ位置情報と抽出済み回路定数とが対応づけて記憶される。

そして、インダクタンス素子の場合、例えば、ブランチ「Ｂ１」に関連付けられた自己インダクタンス素子「Ｌ１１」の値（回路定数）は、当該ブランチ「Ｂ１」を架橋する２つのメッシュ「Ｍ１」及び「Ｍ２」のメッシュ位置情報に対応づけて記憶される。また、２つのブランチ「Ｂ１」−「Ｂ２」間に関連付けられた相互インダクタンス素子「Ｌ１２」、「Ｌ２１」の値（回路定数）は、ブランチ「Ｂ１」を架橋する２つのメッシュ「Ｍ１」及び「Ｍ２」のメッシュ位置情報と、ブランチ「Ｂ２」を架橋する２つのメッシュ「Ｍ２」及び「Ｍ３」のメッシュ位置情報と、に対応づけて記憶される。

このようにして、過去データベースには、解析済み分割モデルのメッシュ位置情報と、各メッシュに関連付けられた抽出済み回路定数（インダクタンス素子の値）とが対応づけて蓄積される。そして、蓄積された抽出済み回路定数（インダクタンス素子の値）は、次回以降の解析時に再利用され得る。

上記の解析用回路モデル９７を用いた処理により、寄生成分である相互インダクタンスを分離して計算、蓄積、再利用することが可能になる。なお、図９（ｃ）に示す解析用回路モデル９７において、各ブランチの自己インダクタンスに加えて、あるいは、各ブランチの自己インダクタンスに換えて抵抗（Ｒ）を設定することもできる。これにより、抵抗（Ｒ）を回路定数として分離して計算、蓄積、再利用することができる。

上述したような解析用回路モデル１４、９４、９７を用いることにより、メッシュのインピーダンスＺを、構成要素（ＲＬＧＣ）に分割し、それぞれの構成要素について、計算、蓄積、再利用することができる。

一例として、モーメント法では、隣り合うメッシュのセル間に対してrooftop基底関数が定義される。このrooftop基底関数に対して、電流I及び電圧Vを電磁界から求めるとインピーダンス行列方程式Ｚ([Ｚ]・[Ｉ]=[Ｖ])が得られる。このインピーダンス行列式Ｚは、本実施形態における自己素子（Ｒ，Ｌ，Ｃ、Ｇ）の成分、および相互素子（Ｌ，Ｃ，Ｇ）の成分に分割して表すことができる。そのため、自己素子（Ｒ，Ｌ，Ｃ、Ｇ）の行列および相互素子（Ｌ，Ｃ，Ｇ）の行列を用いて、それぞれの成分について、行列方程式を解くことができる。すなわち、インピーダンス行列式Ｚは、自己素子（Ｒ，Ｌ，Ｃ、Ｇ）および相互素子（Ｌ，Ｃ，Ｇ）の行列を用いて、解くことができる。

例えば、上記の解析用回路モデル９４から得られる行列（図７Ａ）は、このようなインピーダンス行列方程式の寄生Ｃ成分を分離して計算するために用いることができる。同様に、解析用回路モデル９７から得られる行列（図９Ｃ）は、インピーダンス行列方程式のＬ成分を分離して計算するために用いることができる。

具体的には、自己素子に関しては、[Rs+jωLs+1/(jωCs)+Gs]・[I]=[V]の式を用いて分割され、相互素子に関しては、[jωLm+1/(jωCm)+Gm]・[I]=[V]の式を用いて分割されることができる。

このように、分割されたメッシュに基づいて構成要素（ＲＬＧＣ）を含む等価回路モデルを生成することによって、メッシュにおけるインピーダンスＺを各構成要素に分割することができる。分割した構成要素は、それそれ、計算され、蓄積され、そして再利用される。なお、インピーダンスＺから分割した各構成要素(ＲＬＧＣ)を導出する方法は、上記例に限られない。

本実施形態の解析方法は、例えば、図１０に示した解析装置１００によって実行することができる。図１０は、本実施形態にかかる解析装置をコンピュータによって実現した実施形態の概略構成を示すブロック図である。

図１０に示すように、コンピュータは、ＣＰＵ（演算装置）１１０，ＲＯＭ１２２，ＲＡＭ１２４，ＨＤＤ（記憶部）１２０を備えている。また、コンピュータは図示しないインタフェースによって表示部（ここではディスプレイ）１４０、入力部（例えばキーボードおよびマウス）１３０と接続されており、ＣＰＵ１１０は当該インタフェースを介して各種の表示を行わせるためのデータをディスプレイ１４０に対して出力する。ディスプレイ１４０はこのデータを取得して各種の表示を行う。また、ＣＰＵ１１０は前記インタフェースを介してキーボードおよびマウス（入力部１３０）からの信号を取得して当該入力部１３０による操作内容に応じた処理を行う。

記憶部１２０は、例えば各種設定データ等を記憶するＨＤＤである。この実施形態では、ＨＤＤ１２０には過去データベース６０が格納されている。過去データベース６０は、解析処理を行った解析済み分割モデルのメッシュ位置情報６２と、当該解析処理によって抽出された抽出済み回路定数６４とを対応づけて記憶するようになっている。過去データベース６０の記憶形式（例えば、テーブル形式や一覧形式など）は特に制限されない。

なお、過去データベース６０は、上述したＨＤＤ１２０に限らず、例えばＲＡＭ１２４に記憶してもよい。あるいは、必要に応じてコンピュータで読み出し可能な記録媒体（例えば、光記録媒体、磁気記録媒体、光磁気記録媒体、フラッシュメモリなど）に記録することもできる。

また、ＨＤＤ１２０には、新たに解析しようとする回路基板のレイアウトデータ６６が記憶されている。この実施形態では、レイアウトデータ６６は、基板データと配線データと部品データとを含んでいる。基板データは、回路基板の大きさや構造、材料を示すデータである。また、設計対象となっている回路基板が多層基板のときには、各層ごとの構成や各層の材料定数などを示すデータも含む。配線データは、基板に形成する配線のレイアウトを示すデータであり、例えば、配線パターンの形状データ（原点座標、パターン長、パターン幅等）である。解析対象が多層基板の場合には、各層ごとの配線パターンの形状データを含む。部品データは、回路基板の回路を構成する各種部品の特性を示すデータである。

このレイアウトデータ６６は、例えば、キーボード、マウスなど入力部１３０における入力を受け付けて作成される。作成されたレイアウトデータ６６は、ＨＤＤ１２０に記憶され、必要に応じて表示部（ここではディスプレイなど）１４０に出力される。或いは、その他の媒体（ＣＤ−ＲＯＭなどの記憶媒体や通信回線など）を介して読み込んだレイアウトデータ６６を解析対象としてもよい。

このようにして作成されたレイアウトデータ６６は、ＲＯＭ１２２に記憶されたプログラムに従って解析される。つまり、ＣＰＵ１１０は、ＲＡＭ１２４をワークエリアとしてＲＯＭ１２２に記録されたプログラムを実行可能である。本実施形態においては、このプログラムは、種々の電気機器に内蔵する回路基板を解析する機能を備えており、ＨＤＤ１２０に記録されるレイアウトデータ６６を利用して回路基板に形成する配線パターン、基板に実装する各種部品等のレイアウトを決定する作業を支援する。

このプログラムは、予め作成されたこれらのデータあるいは回路設計の過程で生成したこれらのデータに基づいて所望の回路基板の干渉解析を行う。このため、プログラムは、分割モデル作成手段２０と、同一メッシュ特定手段３０と、回路定数抽出手段４０と、回路定数出力手段５０とを実現する。すなわち、ＣＰＵ１１０がプログラムを実行することにより、これらの機能部を実現することができる。そのため、そのようなプログラムおよびプログラムを記憶した記憶媒体も本発明の実施形態に含まれる。

分割モデル作成手段２０は、新たに解析しようとする回路基板のレイアウトをメッシュ状に分割し、新規メッシュ分割モデルを作成する。この実施形態では、分割モデル作成手段２０は、ＨＤＤ１２０に記憶されたレイアウトデータ６６を取得するレイアウトデータ取得手段２２と、取得したレイアウト（例えば配線レイアウト）をメッシュ状に分割するメッシュ分割手段２４と、分割した各メッシュの位置関係に基づいて解析用回路モデル（例えば、Ｒ、Ｌ、Ｇ、Ｃの各素子から構成された解析用回路モデル）を設定する回路モデル設定手段２６とから構成されている。

同一メッシュ特定手段３０は、ＨＤＤ１２０に格納された過去データベース６０にアクセスし、解析済み分割モデルのメッシュ位置情報６２を取得する。そして、取得した解析済み分割モデルのメッシュ位置情報６２と、分割モデル作成手段２０が作成した新規メッシュ分割モデルのメッシュ位置情報とを比較して、それらの位置情報が一致する同一メッシュを特定する。

回路定数抽出手段４０は、新規メッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュに関連付けられた新規回路定数を抽出する。すなわち、回路定数抽出手段４０は、回路モデル設定手段２６が設定した解析用回路モデルに基づいて解析演算を行い、各メッシュに関連付けられた回路定数（解析用回路モデルを構成する各素子の値）を抽出する。その際、回路定数抽出手段４０は、同一メッシュ特定手段３０が特定した同一メッシュに関連付けられた新規回路定数として、当該同一メッシュの位置情報と対応づけられた抽出済み回路定数６４を使用するようになっている。

この実施形態では、回路定数抽出手段４０は、行列組み替え手段４２と、解析演算手段４４とから構成されている。行列組み替え手段４２は、解析用回路モデルを各素子からなる行列の形に変換するとともに（図７（ａ）参照）、ＨＤＤ１２０に格納された過去データベース６０にアクセスし、同一メッシュの位置情報と対応づけられた抽出済み回路定数６４を取得する。そして、取得した抽出済み回路定数６４を各素子からなる行列要素の一部に置換することにより再利用の設定を行う（図７（ｂ）参照）。解析演算手段４４は、再利用の設定をした行列の各要素（各素子の値）を解析演算により導出する。その際、解析演算手段４４は、抽出済み回路定数６４に置換されなかった行列要素（素子の値）のみを導出する（図７（ｃ）参照）。

なお、行列組み替え手段４２は、解析済み分割モデルから行列を作成してもよい。すなわち、行列組み替え手段４２は、ＨＤＤ１２０に格納された過去データベース６０にアクセスし、抽出済み回路定数６４からなる回路定数行列を作成する（図８（ａ）参照）。そして、当該行列要素の一部を削除して（図８（ｂ）参照）、新たな素子を追加することにより再利用の設定を行う（図８（ｃ）参照）。そして、解析演算手段４４は、再利用の設定をした行列の各要素（各素子の値）を解析演算により導出する。その際、解析演算手段４４は、新たに追加した行列要素（素子の値）のみを導出する（図８（ｄ）参照）。

次に、図１１も加えて、本実施形態の回路基板の解析方法についてさらに説明する。図１１は、本実施形態の解析方法の一例を説明するためのフローチャートである。なお、この回路基板の解析方法は、回路基板解析処理を含む配線基板の設計方法としても用いることが可能である。

まず、回路基板に形成される配線のレイアウトを作成し（ステップＳ１００）、レイアウトの読み込みを行う（ステップＳ１１０）。このステップは、レイアウトデータ取得手段２２が行う。具体的には、レイアウトデータ取得手段２２は、基板のレイアウトを作成するための指示を受け付けてレイアウトデータ６６（基板データと配線データと部品データと）を生成する。すなわち、キーボードやマウス等の入力部１３０における入力を受け付けて、その入力に応じて回路基板のレイアウトを示す画像データを生成し、その結果をディスプレイ（表示部）１４０に表示させるとともにそのレイアウトを示すデータをレイアウトデータとしてＨＤＤ１２０に記録する。

なお、レイアウトデータ取得手段２２は、予め作成されてＨＤＤ１２０に記録されたレイアウトデータ６６（基板データと配線データと部品データと）を取得して、回路基板のレイアウトを示す図として表示させてもよい。すなわち、レイアウトデータ６６（基板データと配線データと部品データと）を取得してレイアウトを作成し、ディスプレイ１４０に出力する。この結果、ディスプレイ１４０上には基板のレイアウトが表示される。

次に、ステップＳ１１０で取得した配線レイアウトをメッシュ分割し、新規メッシュ分割モデルを作成する（ステップＳ１２０）。メッシュ分割は、メッシュ条件に基づいて行われる。メッシュ条件とは、例えば、解析周波数（または周波数ポイント）やメッシュ密度（またはメッシュ数）などである。設定し得るメッシュ密度は、例えば解析周波数の波長λに対して１／３０程度であればよい。なお、メッシュ条件は、解析対象となる回路基板の形状や種類等にあわせて適宜適当なものを設定することができる。このステップは、メッシュ分割手段２４が行う。すなわち、メッシュ分割手段２４は、入力部１３０におけるメッシュ条件の入力を受け付けて、回路基板の配線レイアウトをメッシュ分割して新規メッシュ分割モデルを作成し、その結果をディスプレイ１４０に表示させる。なお、メッシュ分割部２４は、入力部１３０で入力されたメッシュ条件の代わりに、ＨＤＤ１２０に予め記憶されたメッシュ条件を用いてメッシュ分割してもよい。

次に、解析用回路モデルを設定する（ステップＳ１３０）。このステップは、回路モデル設定手段２６が行う。すなわち、回路モデル設定手段２６は、ステップＳ１２０で作成した新規メッシュ分割モデルおよび設定条件Ｊに基づいて解析用回路モデル（Ｒ、Ｌ、Ｇ、Ｃの各素子）を設定する。

次に、過去データベース６０の読み込みを行う（ステップＳ１４０）。読み込む過去データベース６０は、回路基板の設計者が任意で選択することができる。例えば、回路基板の設計者は、過去に解析対象となった過去レイアウトの中から今回の解析対象レイアウトに最も近い過去レイアウトを基にした解析済み分割モデルを含む過去データベース６０を任意で選択することができる。過去データベースの読み込みは、キーボードやマウス等の入力部１３０における入力を受け付けて同一メッシュ特定手段３０が実行する。すなわち、同一メッシュ特定手段３０は、過去データベースを読み込むための指示を受け付けて過去データベースにアクセスし、当該過去データベースに記憶された解析済み分割モデルのメッシュ位置情報６２を取得する。

次に、取得した解析済み分割モデルのメッシュ位置情報と、新規メッシュ分割モデルのメッシュ位置情報とを比較して、それらのメッシュ位置情報が一致する同一メッシュを特定する（ステップＳ１５０）。このステップは、同一メッシュ特定手段３０が実行する。具体的には、同一メッシュ特定手段３０は、解析済み分割モデルのメッシュ位置情報を読み出し、当該解析済み分割モデルのメッシュ位置情報とステップＳ１２０で作成した新規メッシュ分割モデルのメッシュ位置情報とを比較し、それらのメッシュ位置情報が一致するか否かを判断する。そして、それらのメッシュ位置情報が一致するメッシュを同一メッシュとして特定する。

次に、ステップＳ１３０で設定した解析用回路モデルを行列の形に変換するとともに、再利用の設定を行う（ステップＳ１６０）。このステップは、行列組み替え手段４２が実行する。この実施形態では、再利用の設定は、新規メッシュ分割モデルから作成した行列を基にして、当該行列に抽出済み回路定数を置換（代入）することにより行われる。すなわち、行列組み替え手段４２は、ステップＳ１３０で設定した解析用回路モデルを、各素子からなる行列の形に変換するとともに、ＨＤＤ１２０に格納された過去データベース６０にアクセスし、ステップＳ１５０で特定した同一メッシュの位置情報と対応づけられた抽出済み回路定数６４を読み出す。そして、読み出した抽出済み回路定数６４を、各素子からなる行列要素の一部に置換することにより再利用の設定を行う。

なお、再利用の設定は、解析済み分割モデルから作成した行列式（回路定数行列）を基にして、当該回路定数行列に新たな素子を追加することにより行ってもよい。すなわち、行列組み替え手段４２は、図９（ａ）〜（ｄ）に示すように、過去データベース６０の抽出済み回路定数６４を読み出して、当該抽出済み回路定数６４からなる回路定数行列を作成し、当該行列要素の一部を削除するとともに新たな素子を追加することにより再利用の設定を行ってもよい。

次に、各素子からなる行列式を用いて解析演算を実行し（ステップＳ１６２）、解析用回路モデルを用いて設定した素子（Ｒ、Ｌ、Ｇ、Ｃ）の値（回路定数）を導出する（ステップＳ１６４）。ここで、解析処理手法としては特に限定されず、Ｍｏｍｅｎｔ法、ＰＥＥＣ（Partial Element Equivalent Circuit）法など、種々の手法を採用可能である。あるいは、Ｇｒｅｅｎ関数の準静的な近似を用いることもできる。この解析演算により、各素子（Ｒ、Ｌ、Ｇ、Ｃ）の値を具体的に導出することができる。このステップは、解析演算手段４４が行う。

次に、導出した素子の値（回路定数）をＨＤＤ１２０の過去データベースに記憶する。すなわち、ステップＳ１７０において、解析処理によって得られた回路定数（素子の値）を抽出済み回路定数として新規の過去データベースに記憶する。また、解析処理を行った新規メッシュ分割モデルのメッシュ位置情報を解析済み分割モデルのメッシュ位置情報として新規の過去データベースに記憶する。その際、過去データベースにおいては、解析済み分割モデルのメッシュ位置情報と抽出済み回路定数とが対応づけて記憶される。このステップは、回路定数出力手段５０が行う。このようにして過去データベースに記憶された回路定数は、次回以降の回路基板の解析処理時に再利用することができる。

回路定数出力手段５０は、さらに、導出した素子の値（回路定数）に基づいてディスプレイ（表示部）１４０上に回路定数を表示することができる。すなわち、ステップＳ１６４の回路定数抽出ステップの後、さらに抽出した回路定数を出力するステップを行ってもよい。ディスプレイ（表示部）１４０上の表示は、あらかじめ指定された所望の出力形式で行うことができる。例えば、回路基板の設計者がネットリスト形式の出力を指定した場合には、回路定数出力手段５０は、導出した素子の値を用いてネットリストを作成し、該ネットリストをディスプレイ１４０に表示する。あるいは、Ｓパラメータ形式の出力を指定した場合には、回路定数出力手段５０は、Ｓパラメータ形式でディスプレイ１４０に表示することもできる。この場合、回路定数出力手段５０は、さらに回路行列（例えばＳ行列）を演算するステップを含む。例えば、回路定数出力手段５０は、導出した各素子の値を用いてＳ行列を演算し（ステップＳ１８０）、演算で得たＳパラメータをディスプレイ１４０に表示（出力）する（ステップＳ１８２）。

表示されるＳパラメータの一例を挙げると、例えば、フィルタ回路素子が形成された回路基板を解析する場合には、フィルタ特性を評価するための指標として「Ｓ２１」パラメータを表示することができる。あるいは、導出した素子の値を用いて等価回路を作成し、この等価回路をディスプレイ１４０に表示することもできる。無論、解析過程で得られる値やその値から算出される他の値を表示しても良い。ディスプレイ１４０の画面には、解析対象となる回路基板の特性等に合わせて好適なものを表示させることができる。また、導出したＳパラメータに基づいて、レイアウト上に電流分布等も表示させることも可能である。

以上のように、本実施形態によれば、解析処理によって得られた抽出済み回路定数と解析済み分割モデルのメッシュ位置情報とを対応づけて記憶部に記憶しておき、この記憶した抽出済み回路定数を次回以降の解析時に使用しているので、解析処理の一部分を略して簡単にすることができる。これによって解析精度を損なうことなく解析処理時間を大幅に短縮することができ、その結果、典型的な電磁界解析では対処できなかった複雑な配線パターンの解析や大規模解析を行うことが可能となる。また、処理時間を大幅に短縮することができるため、回路基板の設計へのフィードバックも容易になり、回路基板のレイアウトの最適化を図ることが可能となる。

なお、本願発明者は、本実施形態に係る回路基板の解析方法（例えば、図１１のフローチャートによる解析方法）の効果を確認するために、図１２（ａ）に示すローパスフィルタの理想回路素子を用いて、図１２（ｂ）に示す配線レイアウト（配線寸法：１．６ｍｍ×５．６ｍｍ）を作成し、典型的な電磁界解析（再利用を行わない電磁界解析）を行ったときの解析時間を測定した。また、図１２（ｂ）の配線レイアウト中のインダクタンスパターンＬ１の右側を図１２（ｃ）のように少し左方向に変更し、図１２（ｂ）の解析結果を再利用して解析処理を行ったときの解析時間を測定した。

その結果、典型的な電磁界解析では解析時間が約２．５分であるのに対し、本実施形態の解析処理では解析時間が約３０秒となり、本実施形態の解析方法により、解析処理時間を大幅に短縮できることが確認された。これは、再利用の設定によってＣ行列の全要素１１０万個のうちの８７％もの解析演算を省略することができ、Ｌ行列の全要素４２０万個のうちの８０％もの解析演算を省略することができたからである。なお、解析条件としては解析上限周波数６ＧＨｚとしてメッシュサイズはλ／３０と設定した。

再利用率と時間短縮率との関係を図１３のグラフに示す。図中において横軸が再利用率（％）を表し、縦軸が時間短縮率（％）を表す。ここで、時間短縮率とは、再利用無しの場合に比べてどれだけ解析時間を短縮できたかを百分率で示したものである。図１３から明らかなように、再利用率が高くなると時間短縮率が小さくなり、このことから再利用率が高くなるほど解析時間を大幅に短縮できることが確認された。そして、再利用率が９０％を超えると、再利用無しの場合に比べて実に１／５以下もの短時間で解析を完了し得ることが確認された。

なお、本実施形態の解析方法では、図１２（ａ）および（ｂ）のような簡単な構成の回路基板よりも複雑な構成の回路基板を解析すると、さらに顕著な効果を得ることができる。例えば、図１４に示すようなアンテナスイッチモジュールの理想等価回路４００をＣＡＤでレイアウト設計すると、図１５に示す多層基板５００となる。このように１８層からなる複雑な多層基板５００が解析対象となる場合には、典型的な電磁界解析（すなわち再利用無しの電磁界解析）では配線パターンが複雑化しすぎて解析時間が膨大なものとなっていたが、本実施形態の解析装置を用いれば、２周目以降は再利用によって高速で解析を行うことができる。また、本実施形態の解析方法では、半導体パッケージ（例えば、ＢＧＡパッケージ）等も２周目以降は短時間で解析することもできる。本願発明者は、本実施形態の解析方法を用いてＢＧＡパッケージ用のグランドプレーンの解析も行った。

なお、本実施形態の回路基板の解析方法を行った後、引き続き回路基板の設計方法を実行し、さらに設計された回路基板を製造することも可能である。また、回路基板の設計方法の一工程として実行するだけでなく、本実施形態の解析方法を単独で実行することもできる。なお、典型的な回路基板の設計方法では、まず、電子機器としての基本的な仕様（機能、性能等）を決定し、次に、この仕様を実現するための回路（論理回路図）を作成し、次いで、完成した論理回路図に対してシミュレーションを繰り返し行い、動作に問題がなければ、ＣＡＤを使用して実際の素子と配線パターンとなるレイアウト設計を行い、その後、マスクを作成する。本実施形態の解析方法は、前記レイアウト設計における一ステップとして実行することができる。なお、本実施形態の解析方法を含む設計方法により作成したマスクを用いて、さらに回路基板を製造することもできる。

以上、本発明を実施形態により説明してきたが、こうした記述は限定事項ではなく種々の改変が可能である。例えば、上述の実施形態においては、セル・ブランチの設定条件Ｊに基づいて解析用回路モデルを構築し素子を特定しているが、配線干渉に影響し得る素子を回路定数として抽出し得るのであれば、設定条件Ｊによる解析用回路モデルだけに限らず、その他の設定条件を各セル及び各ブランチに課して別の回路モデルを構築しても良い。

また、上述の回路基板の解析フローにおいては、他の任意のステップを追加することが可能である。例えば、モジュールなどを解析する際には図１１のＳパラメータ出力後、他のＳパラメータ、あるいは任意の回路を接続し、特性を表示することを行ってもよい。

さらに、上述の実施形態においては、解析対象となる回路基板はプリント基板であったが、プリント基板だけに限らず、例えば、部品内蔵基板、半導体集積回路基板等を含めた種々の回路基板に対して本発明による解析方法を適用することができる。

また、上述の実施形態においては、コンピュータにてレイアウトデータ６６を作成する構成を採用していたが、レイアウトデータ６６の一部またはすべてを他のコンピュータ等で作成し、このデータを使用して回路基板を解析する構成を採用しても良い。この構成においては、例えば、部品のメーカーが作成した各部品のデータベースを利用可能であり、また、回路基板の一部を設計変更する際に、作成済みのデータを流用して回路基板を解析することが可能であり、基板設計上の労力が低減される。

さらに、上述のコンピュータにおいては、基板の設計者が利用するコンピュータにてプログラムを実行し、回路基板を解析する構成としていたが、異なるコンピュータの連携によって本発明を実現しても良い。例えば、第１のコンピュータからネットワークを通じてレイアウトデータ６６等を第２のコンピュータに送信し、回路基板の解析後に得られたデータ（例えば、抽出した素子値からなるネットリスト）を第２のコンピュータから第１のコンピュータに送信する。この構成によれば、第１のコンピュータにおいては、プログラムの一部、例えば、データの入力や解析結果を表示するモジュールを備えるのみで本発明を利用することが可能になる。

本発明に係る回路基板の解析装置及び解析方法は、特に、各種電子機器に用いられる回路基板の電磁界解析に用いることができ、効率的に電磁界解析を行う等の用途に有効である。

１０ レイアウト
１１ａ，１１ｂ 配線
１２ 新規メッシュ分割モデル
１４ 解析用回路モデル
１６ Ｃ行列
１８ 新規回路定数行列
２０ 分割モデル作成手段
２２ レイアウトデータ取得手段
２４ メッシュ分割手段
２６ 回路モデル設定手段
３０ 同一メッシュ特定手段
４０ 回路定数抽出手段
４２ 行列組み替え手段
４４ 解析演算手段
５０ 回路定数出力手段
６０ 過去データベース
６２ 解析済み分割モデルのメッシュ位置情報
６４ 抽出済み回路定数
６６ レイアウトデータ
９０ レイアウト
９２ メッシュ分割モデル（解析済み分割モデル）
９４ 解析用回路モデル
９６ Ｃ行列
９７ 解析用回路モデル
９８ 回路定数行列
９９ Ｌ行列
１００ 解析装置
１２０ 記憶部
１３０ 入力部
１４０ 表示部
４００ 理想等価回路
５００ 多層基板

Claims (15)

1. 回路基板のレイアウトをメッシュ状に分割し、この分割したメッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュのそれぞれに関連付けられた回路定数を抽出する回路基板の解析装置であって、
   前記解析処理を行った解析済み分割モデルのメッシュ位置情報と、当該解析処理によって得られた抽出済み回路定数とを対応づけて記憶しておく記憶部と、
   新たに解析しようとする回路基板のレイアウトをメッシュ状に分割し、新規メッシュ分割モデルを作成する分割モデル作成手段と、
   前記作成した新規メッシュ分割モデルのメッシュ位置情報と、前記解析済み分割モデルのメッシュ位置情報とを比較して、それらの位置情報が一致する同一メッシュを特定する同一メッシュ特定手段と、
   前記新規メッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュに関連付けられた新規回路定数を抽出するとともに、前記特定した同一メッシュに関連付けられた新規回路定数として、当該同一メッシュの位置情報と対応づけられた前記抽出済み回路定数を再利用する回路定数抽出手段と
   を備えた、回路基板の解析装置。
2. 解析対象の回路基板のレイアウトを新規メッシュに分割し、各新規メッシュの位置情報を生成し、前記新規メッシュに対応する等価回路を示すデータを生成する分割モデル作成部と、
   解析済みのメッシュの位置情報と、当該解析済みのメッシュに対応する等価回路の回路定数とを蓄積した記憶部にアクセスし、前記新規メッシュと位置情報が一致する解析済みのメッシュの回路定数がある場合、当該回路定数を用いて、前記新規メッシュの回路定数を計算し、前記記憶部に蓄積する、回路定数抽出部とを備える、回路基板の解析装置。
3. 前記メッシュ位置情報は、メッシュの頂点座標を含む、請求項１または２に記載の解析装置。
4. 前記分割モデル作成手段は、前記分割した各メッシュの位置関係に基づいて、解析用回路モデルを設定することを特徴とする、請求項１〜３の何れか一つに記載の解析装置。
5. 前記分割モデル作成手段は、前記解析用回路モデルとして、各メッシュにセルを設定し、互いに隣接するメッシュ間にブランチを設定することを特徴とする、請求項４に記載の解析装置。
6. 前記回路定数抽出手段は、行列要素の一部を前記抽出済み回路定数に置換することによって再利用の設定を行うことを特徴とする、請求項１から５の何れか一つに記載の解析装置。
7. 前記回路定数抽出手段は、行列要素の一部から前記抽出済み回路定数を削除して新たな要素を追加することによって再利用の設定を行うことを特徴とする、請求項１から５の何れか一つに記載の解析装置。
8. 前記分割モデル作成部は、前記新規メッシュにおけるインピーダンスを、抵抗（Ｒ）、インダクタンス（Ｌ）、コンダクタンス（Ｇ）、キャパシタンス（Ｃ）の少なくともいずれか１つを含む構成要素で表す等価回路のデータを生成し、
   前記回路定数抽出部は、前記抵抗Ｒ、インダクタンスＬ、コンダクタンスＧおよびキャパシタンスＣの少なくとも１つの値を回路定数として計算する、請求項１から７の何れか１つに記載の回路基板の解析装置。
9. 前記分割モデル作成部は、前記回路基板のレイアウトを新規メッシュに分割して、各新規メッシュに対応するセルを設定し、
   各セルとグランドとの間のキャパシタンス（Ｃ）と、セル間のキャパシタンス（Ｃ）とを含む等価回路のデータを生成する、請求項１から７の何れか１つに記載の回路基板の解析装置。
10. 前記分割モデル作成部は、前記回路基板のレイアウトを新規メッシュに分割して、各新規メッシュ間にブランチを設定し、
    各ブランチにおける自己インダクタンス（Ｌ）と、ブランチ間における相互インダクタンス（Ｌ）とを含む等価回路のデータを生成する、請求項１から７の何れか１つに記載の回路基板の解析装置。
11. 前記分割モデル作成部は、前記回路基板のレイアウトを新規メッシュに分割して、各新規メッシュに対応するセルおよび、セル間を接続するブランチとを設定し、
    各ブランチに対応する抵抗（Ｒ）およびインダクタンス（Ｌ）と、
    ブランチ間に対応する相互インダクタンス（Ｌ）と、
    各セルとグランドとの間のキャパシタンス（Ｃ）およびコンダクタンス（Ｇ）と、
    セル間のキャパシタンス（Ｃ）およびコンダクタンス（Ｇ）とを含む等価回路のデータを生成する、請求項１から７の何れか１つに記載の回路基板の解析装置。
12. 回路基板のレイアウトをメッシュ状に分割し、この分割したメッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュのそれぞれに関連付けられた回路定数を抽出する回路基板の解析方法であって、
    コンピュータが、前記解析処理を行った解析済み分割モデルのメッシュ位置情報と、当該解析処理によって得られた抽出済み回路定数とを対応づけて記憶しておく記憶ステップと、
    コンピュータが、新たに解析しようとする回路基板のレイアウトをメッシュ状に分割し、新規メッシュ分割モデルを作成する分割モデル作成ステップと、
    コンピュータが、前記作成した新規メッシュ分割モデルのメッシュ位置情報と、前記解析済み分割モデルのメッシュ位置情報とを比較して、それらの位置情報が一致する同一メッシュを特定する同一メッシュ特定ステップと、
    コンピュータが、前記新規メッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュに関連付けられた新規回路定数を抽出するとともに、前記特定した同一メッシュに関連付けられた新規回路定数として、当該同一メッシュの位置情報と対応づけられた前記抽出済み回路定数を再利用する回路定数抽出ステップと
    を含む、回路基板の解析方法。
13. 回路基板のレイアウトをメッシュ状に分割し、この分割したメッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュのそれぞれに関連付けられた回路定数を抽出する処理をコンピュータに実行させる回路基板の解析プログラムであって、
    前記解析処理を行った解析済み分割モデルのメッシュ位置情報と、当該解析処理によって得られた抽出済み回路定数とを対応づけて記憶しておく記憶処理と、
    新たに解析しようとする回路基板のレイアウトをメッシュ状に分割し、新規メッシュ分割モデルを作成する分割モデル作成処理と、
    前記作成した新規メッシュ分割モデルのメッシュ位置情報と、前記解析済み分割モデルのメッシュ位置情報とを比較して、それらの位置情報が一致する同一メッシュを特定する同一メッシュ特定処理と、
    前記新規メッシュ分割モデルに基づいて解析処理を行うことにより、当該分割モデルを構成する各メッシュに関連付けられた新規回路定数を抽出するとともに、前記特定した同
    一メッシュに関連付けられた新規回路定数として、当該同一メッシュの位置情報と対応づけられた前記抽出済み回路定数を再利用する回路定数抽出処理と
    をコンピュータに実行させる、回路基板の解析プログラム。
14. コンピュータが、解析対象の回路基板のレイアウトを新規メッシュに分割し、各新規メッシュの位置情報を生成し、前記新規メッシュに対応する等価回路を示すデータを生成する分割モデル作成工程と、
    前記コンピュータが、解析済みのメッシュの位置情報と、当該解析済みのメッシュに対応する等価回路の回路定数とを蓄積した記憶部にアクセスし、前記新規メッシュと位置情報が一致する解析済みのメッシュの回路定数がある場合、当該回路定数を用いて、前記新規メッシュの回路定数を計算し、前記記憶部に蓄積する、回路定数抽出工程とを含む、回路基板の解析方法。
15. 解析対象の回路基板のレイアウトを新規メッシュに分割し、各新規メッシュの位置情報を生成し、前記新規メッシュに対応する等価回路を示すデータを生成する分割モデル作成処理と、
    解析済みのメッシュの位置情報と、当該解析済みのメッシュに対応する等価回路の回路定数とを蓄積した記憶部にアクセスし、前記新規メッシュと位置情報が一致する解析済みのメッシュの回路定数がある場合、当該回路定数を用いて、前記新規メッシュの回路定数を計算し、前記記憶部に蓄積する、回路定数抽出処理とをコンピュータに実行させる、回路基板の解析プログラム。

Images