CN100437598C - 综合电源系统解析系统、解析方法及多层印刷电路基板 - Google Patents
综合电源系统解析系统、解析方法及多层印刷电路基板 Download PDFInfo
- Publication number
- CN100437598C CN100437598C CNB2005800104669A CN200580010466A CN100437598C CN 100437598 C CN100437598 C CN 100437598C CN B2005800104669 A CNB2005800104669 A CN B2005800104669A CN 200580010466 A CN200580010466 A CN 200580010466A CN 100437598 C CN100437598 C CN 100437598C
- Authority
- CN
- China
- Prior art keywords
- power supply
- lsi
- printed circuit
- multilayer printed
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000011159 matrix material Substances 0.000 claims abstract description 55
- 238000004458 analytical method Methods 0.000 claims description 38
- 230000014509 gene expression Effects 0.000 claims description 10
- 230000003993 interaction Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000012216 screening Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 22
- 239000013598 vector Substances 0.000 description 19
- 238000013461 design Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 8
- 101000999709 Lathyrus sativus Bowman-Birk type proteinase inhibitor 2 Proteins 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 101000989118 Lathyrus sativus Bowman-Birk type proteinase inhibitor 1 Proteins 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
输入与多层印刷电路基板的结构、物理常数、网目相关的信息(步骤S701),制作多层印刷电路基板的等效电路模型(步骤S702)。制作以最上层的LSI电源端子的搭载候补地点为输入、以最下层的LSI电源端子的搭载候补地点为输出的传递矩阵(步骤S703),并将该传递矩阵转换为阻抗矩阵(步骤S704)。在此,输入初始LSI搭载地点(步骤S705),选定最佳LSI搭载地点(步骤S706),并按顺序输出最佳LSI搭载地点及剩余的LSI搭载候补地点(步骤S707)。
Description
技术领域
本发明涉及一种综合了可减少多个LSI(Large Scale IntegratedCircuit,大规模集成电路)的电源系统的相互结合的LSI和多层印刷电路基板的电源设计的综合电源系统解析系统、综合电源系统解析方法、及多层印刷电路基板。
背景技术
伴随着电子设备的高速化,搭载了LSI的多层印刷电路基板的电源系统噪声的问题变得显著。特别是,因电源系统噪声而在多层印刷电路基板的电源-接地层间产生的谐振,成为大幅改变LSI侧的电源电压的原因,降低了LSI的特性。因此,在LSI的设计中也必须在考虑了多层印刷电路基板的信息的基础上进行设计。
以往,作为印刷电路基板中限定的电源解析的方法,包括文献1(T.Harada、其他3名:“Power-Distribution-Plane Analysis forMultilayer Printed Circuit Boards with SPICE”,Proceeding of 2000IEMT/IMC,2000年4月,pp.420-425)中所述的方法。在上述文献1中记载了:使电源-接地层近似为平面电路,在制作了微小网目的基础上制作等效电路模型,将LSI的电源端子和印刷电路基板的接合部作为供电点,利用SPICE(Simulation Program with Integrated CircuitEmphasis,侧重于集成电路的模拟程序)等电路解算器求出从LSI的电源端子侧看因数电路基板侧的阻抗。
以下,利用附图简单说明现有的印刷电路基板的解析方法。图11是表示包含一对电源-接地层和一对LSI搭载用的电源-接地端子的多层印刷电路基板的结构的说明图。如图11所示,LSI封装1100具有电源端子1101及接地端子1102。此外,印刷电路基板,是从下依次层叠电介质层1105、电源层1107、电介质层1105、接地层1106、电介质层1105而构成的。在印刷电路基板的最表面形成电源端子1103及接地端子1104,通过通路(via)1108连接电源层1107和电源端子1103。在接地层1106中,形成用于穿过上述通路1108的通孔1109。在实际的印刷电路基板中,除此之外还根据需要适当安装直流电源用的电源端子及接地端子、进而去耦用的焊盘、用于使端子间接合的布线等。
图12是将图11的一对电源-接地层网目化并用等效电路模型表示的图。201是电源-接地层的等效电路模型的俯视图,用电路模型表示电源层。横边a、纵边b的电源层,由横边Δx和纵边Δy的网目构成。1202是具体地电路显示电源层的电路模型1201的1网目的图,Rx和Ry分别表示横向和纵向的边的电阻,Lx和Ly分别表示横向和纵向的电感。1203是电源-接地层的等效电路模型的侧视图,H表示电源-接地层的高度。1204是具体表示电路模型1203的高度方向的一边中的电路常数的图,具有电容器Cz和电导Gz。1205表示电路上的接地点。
图13表示将从LSI电源端子1101流入到印刷电路基板的电流视作电流源并与等效电路模型1203接合了的模型。1302是用包含LSI电源端子1101的面切断了印刷电路基板的等效电路模型的侧视图,将LSI电源端子1101模型化了的电流源1301,通过相当于包含印刷电路基板的LSI电源端子1101的部分的节点1303被连接。将图13的模型例如利用SPICE解开,由此求出各节点的电压分布,并通过利用相当于包含LSI电源端子1101的部分的节点的电压和电流的比,求出从LSI电源端子1101侧看的印刷电路基板的阻抗。这样利用印刷电路基板侧的电源系统的阻抗作为LSI的电源-接地端子的负载,可知通过利用现有的印刷电路基板的解析方法可以比较简单。
如上所述,在搭载于印刷电路基板上的LSI为一个时,简单地通过组合印刷电路基板侧的电源系统的信息作为LSI的电源-接地端子的负载,可进行综合了LSI和印刷电路基板的电源设计。
但是,在上述的现有技术中存在如下所示的问题。在文献1所述的现有的印刷电路基板的解析方法中,仅是将单一的LSI电源系统和印刷电路基板的电源系统的关系模型化,无法进行考虑了在印刷电路基板中搭载多个LSI时的LSI的电源系统之间的相互作用的设计。此外,由于仅与电源-接地层为一对的情况对应,因此在实际的印刷电路基板中,无法适用于具有两个以上的多对电源-接地层对的实际的多层印刷电路基板。
发明内容
本发明正是鉴于上述问题提出的,其目的在于提供一种在将多个LSI搭载于多层印刷电路基板时,在考虑了经由印刷电路基板的LSI电源端子之间的相互作用的基础上,适用于具有两对以上的电源-接地层的多层印刷电路基板的综合电源系统解析系统及综合电源系统解析方法。
本发明的综合电源系统解析系统,其特征在于,具有以下单元:输入与具有可搭载多个LSI的多个候补地点的多层印刷电路基板的结构和物理常数相关的信息的单元;输入与上述多层印刷电路基板的等效电路制作用的网目相关的信息的单元;根据上述等效电路制作用的网目信息计算等效电路常数的单元;利用上述等效电路常数,计算以多层印刷电路基板的电源-接地端子为输入的阻抗矩阵的单元;从可搭载上述LSI的地点中选定搭载第一个LSI的场所的单元;以及在从可搭载上述LSI的地点除去了上述第一个LSI的搭载地点的剩余的LSI搭载候补地点中,利用上述阻抗矩阵,按顺序选定难以和上述第一个LSI的电源供给系统发生相互作用的场所的单元。
在本发明中,将位于多层印刷电路基板上的LSI搭载用的多个电源-接地端子作为多个端口电路网的输入,制作从这些电源端子看的多层印刷电路的阻抗矩阵,利用在互阻抗的绝对值大的端子间、LSI的电源系统之间容易产生相互影响,可以选定最佳的LSI的搭载地点。
此外,本发明的综合电源系统解析系统,在制作上述阻抗矩阵时,根据通过将多层印刷电路基板网目化而确定的导纳矩阵和输入电流、输入电压的关系式,设没有通路的节点的输入电流为0,而仅制作与有通路的节点相关的导纳矩阵,并利用上述导纳矩阵制作阻抗矩阵,由此可适用于具有两对以上的电源-接地层的多层印刷电路基板。
本发明的综合电源系统解析方法,其特征在于,输入与具有可搭载多个LSI的多个候补地点的多层印刷电路基板的结构和物理常数相关的信息;输入与上述多层印刷电路基板的等效电路制作用的网目相关的信息;根据上述等效电路制作用的网目信息计算等效电路常数;利用上述等效电路常数,计算以多层印刷电路基板的电源及接地端子为输入的阻抗矩阵;从上述LSI搭载候补地点中选定搭载第一个LSI的场所;以及在从上述LSI搭载候补地点除去了上述第一个LSI的搭载地点的剩余的LSI搭载候补地点中,利用上述阻抗矩阵,按顺序选定难以和上述第一个LSI的电源供给系统发生相互作用的场所。
本发明的多层印刷电路基板,其特征在于,利用通过技术方案1所述的综合电源系统解析系统得到的LSI搭载候补地点的顺序,搭载有多个LSI。
附图说明
图1是表示本发明的硬件构成的说明图。
图2是说明本发明的第一实施方式的框图。
图3是表示包括多个LSI搭载用的电源-接地端子、和多对电源-接地层的多层印刷电路基板的结构的说明图。
图4是用等效电路模型表示包括多个LSI搭载用的电源-接地端子、和多对电源-接地层的多层印刷电路基板的说明图。
图5是包括多个LSI搭载用的电源-接地端子、和多对电源-接地层的多层印刷电路基板的俯视图。
图6是表示电源-接地层的等效电路的说明图。
图7是表示本发明的第一实施方式的综合电源系统解析系统的解析处理的顺序的流程图。
图8是说明本发明的第二实施方式的框图。
图9是说明包含了本发明的第二实施方式的LSI电源等效电路模型和多层印刷电路基板的系统的图。
图10是表示本发明的第二实施方式的综合电源系统解析系统的解析处理的顺序的流程图。
图11是表示包括一对电源-接地层和一对LSI搭载用的电源-接地端子的多层印刷电路基板的结构的说明图。
图12是表示一对电源-接地层的等效电路的说明图。
图13是表示将LSI的电源端子视为电流源时的一对电源-接地层的等效电路的说明图。
具体实施方式
以下,参照附图对本发明的实施方式进行具体说明。首先,对本发明的第一实施方式进行说明。图1是简要表示本实施方式的综合电源系统解析系统的硬件构成的图。如图1所示,本实施方式的综合电源系统解析系统,由输入输出装置101、存储器102、运算装置103及显示装置104构成,输入输出装置101经由总线100与存储装置105连接。此外,图2是功能性地表示本实施方式的综合电源系统解析系统的构成的框图。本实施方式的综合电源系统解析系统,具有多层印刷电路基板结构信息输入部201、物理常数输入部202、及网目信息输入部203,这些部件均与等效电路常数计算部204连接。该等效电路常数计算部204与阻抗矩阵计算部205连接,阻抗矩阵计算部205和初始LSI搭载地点指定部均与最佳LSI搭载地点评估部207连接。进而,最佳LSI搭载地点评估部207与最佳LSI搭载地点显示部208连接。
图3是表示用于本实施方式的综合电源系统解析系统中的解析的、包括多个LSI搭载用的电源-接地端子和多对电源-接地层的多层印刷电路基板的结构的说明图。此外,图4是用等效电路表示图3所示的多层印刷电路基板的图。如图3所示,多层印刷电路基板300,从下依次层叠电介质层310、电源层312、电介质层310、接地层311、电介质层310、电源层312、电介质层310、接地层311、电介质层310而构成。在印刷电路基板的最表面,形成有用于搭载LSI的端口301、端口302及端口303,各端口分别由一对电源端子308-接地端子309构成。电源层312和电源端子308、接地层311和接地端子309,分别通过通路313连接。在接地层311中形成有用于穿过上述通路313的通孔314。LSI-1封装304的电源端子306及接地端子307分别与端口301的电源端子308及接地端子309连接。此外,LSI-2封装305的电源端子306及接地端子307分别与端口302或端口303的电源端子308及接地端子309连接。如图4所示,端口301、端口302、端口303中的各LSI电源端子的电流源401、402、403,与上层的电源-接地层对的等效电路404、及下层的电源-接地层对的等效电路405连接。上层的电源-接地层对的等效电路404及下层的电源-接地层对的等效电路405,通过接合上层和下层的电源-接地层对的通路部的等效电路406、407、408而连接。
图5是图3的多层印刷电路基板的俯视图,将一个端部与xy直角坐标系的原点重叠。如图5所示,在横边a、纵边b的印刷电路基板中,设端口301、端口302、端口303的坐标分别为P1(x1,y1)、P2(x2,y2)、P3(x3,y3)。此外,图6是将多层印刷电路基板300的电源-接地层网目化并用等效电路模型表示的图。如图6所示,将多层印刷电路基板的横边a分割为5等分,将纵边b分割为4等分,通过横边Δx和纵边Δy的网目构成。端口301、端口302、端口303分别对应于节点601、节点602、节点603。
接下来,对如上构成的本实施方式的综合电源系统解析系统的动作进行说明。在图3的具有两对电源-接地层的多层印刷电路基板300中,在将LSI-1封装304设置于端口301时,通过本实施方式决定应该将LSI-2封装305设置于端口302还是设置于端口303。图7是表示本实施方式的综合电源系统解析系统的解析处理的顺序的流程图。如图7所示,首先输入与多层印刷电路基板的结构、物理常数、网目相关的信息(步骤S701)。在此,在多层印刷电路基板结构输入部201中,输入与多层印刷电路基板的层数、结构、多个LSI搭载候补地点相关的信息等。此处,LSI搭载候补地点有N点,如数学式1所示用矢量P表示这些点。
P=(P1,…,PN)T (数学式1)
在此,在图5中,设P1:(x1,y1)=(20,20)(mm),P2:(x2,y2)=(60,20)(mm),P3:(x3,y3)=(80,20)(mm)。此外,设印刷电路基板的横边a=100mm,纵边b=80mm。进而,设电源-接地层间的厚度h=1mm,通路内径为0.5mm,通路外径为1mm。将这些作为与多层印刷电路基板的结构相关的信息输入。
此外,在物理常数输入部202中,输入用于多层印刷电路基板的介质的材料常数及要解析的频带。在此,设基板的介电常数εr=4.3,使用频率为300MHz。进而,在网目信息输入部203中输入等效电路模型制作用的网目数、网目间隔。在此,如图6所示,将横边a分割为5等分,将纵边b分割为4等分。
接下来,制作多层印刷电路基板的等效电路模型(步骤S702)。在等效电路常数计算部204中,对由网目信息输入部指定的网目,制作等效电路。在此,在具有一对电源-接地层的印刷电路基板的情况下,可以使用图12所示的现有的等效电路模型1203。在具有两对以上的电源-接地层的印刷电路基板的情况下,制作图4所示的多层印刷电路基板用的等效电路模型。接下来,制作以最上层的LSI电源端子的搭载候补点为输入、以最下层的LSI电源端子的搭载候补点为输出的传递矩阵(步骤S703),并将传递矩阵转换为阻抗矩阵(步骤S704)。在此,阻抗矩阵计算部205,利用等效电路常数计算部204计算以多个LSI搭载候补地点为输入的阻抗矩阵。具体地说,对于由多层印刷电路基板结构输入部指定的N个(N≥1)的LSI候补地点矢量P,如数学式2、数学式3所示分别设输入电流、输入电压为矢量I、矢量V时,计算满足数学式4的矩阵的各要素zij(1≤i,j≤N)。
I=(I1,…,IN)T (数学式2)
V=(V1,…,VN)T (数学式3)
V=ZI (数学式4)
在此,作为阻抗矩阵的制作方法的例子,说明多层印刷电路基板解析方法。例如,如图3所示,使用如下多层印刷电路基板:具有两对电源-接地层,在最上层具有三个LSI搭载候补地点。如果可如图4所示制作等效电路,则可利用SPICE等电路解算器制作以端口301、端口302、端口303为输入的阻抗矩阵,而在此,进一步对用于更有效地求出阻抗矩阵的算法进行简单说明。
关于一对电源-接地层,如数学式5、数学式6所示分别设经由N个通路从上层流入的输入电流、输入电压为矢量Iin、矢量Vin,如数学式7、数学式8所示分别设流向下层的输出电路、输出电压为矢量Iout、矢量Vout。
Iin=(Iin,1,…,Iin,N)T (数学式5)
Vin=(Vin,1,…,Vin,N)T (数学式6)
Iout=(Iout,1,…,Iout,N)T (数学式7)
Vout=(Vout,1,…,Vout,N)T (数学式8)
此时,输入电流、输入电压、输出电流、及输出电压之间存在以下数学式9的关系式。
在此,矢量I为单位矩阵。矢量Yvia是在如下情况下得到的导纳矩阵:设在一对电源-接地层的等效电路模型的所有节点中均具有输入电流,在以这些节点中的电流和电压为输入制作了导纳矩阵矢量Y的基础上,将没有通路的节点的输入电流设为0,而回到仅与有通路的节点相关的电流和电压的关系式。例如,设具有M个节点的一对电源-接地层的导纳矩阵矢量Y的矩阵要素yij(1≤i,j≤M)和输入电流Ii(1≤i≤M)、输入电压Vi(1≤i≤M)满足以下的数学式10的关系。
I1=y1,1V1+…+y1,MVM
I2=y2,1V1+…+y2,MVM (数学式10)
.
.
.
IM=yM,1V1+…与yM,MVM
关于没有通路的节点,由于输入电流为0,因此关于其节点的电压,下述数学式11成立。
在上述数学式10中,节点i以外的电流相关的公式用下述数学式12表示。
Ij=yj,1V1+…+yj,NVN(其中j≠i)(数学式12)
将上述数学式11代入上述数学式12,则下述数学式13成立。
在上述数学式13中,左边Ij(j≠i)表示i以外的节点的电流。通过反复上述操作,最终得到将与有通路的节点相关的输入电流和输入电压建立关系的导纳矩阵矢量Yvia。
接合各层的通路部分的等效电路常数,一般通过利用了三维电磁场解析的解析或试验等算出。更具体地说,电路常数作为电感进行表示。例如设电感值为Lvia,1(i=1,…,N)时,在相对于通路的输入电流和输入电压、输出电流、输出电压之间,下述数学式14成立。
在此,用下述数学式15表示矢量Lvia。
Lvia=diag(Lvia,1,…,Lvia,N)(数学式15)
通过利用这些公式,对于具有N对电源-接地层的多层印刷电路基板,分别设最上层的LSI搭载候补地点的输入电流、输入电压为矢量Iin、矢量Vin,从上层开始数第i层的Yvia、Lvia分别为矢量Yvia,1、Lvia,1,最下层的多层印刷电路基板的输出电流、输出电压分别为Iout、Vout时,下述数学式16成立。
在最下层不存在输出电流时设Iout=0。在如上得到的上述数学式16中,将输入电流和输出电流移项到右边,将输入电压和输出电压移项到左边,得到满足下述数学式17的关系的阻抗矩阵。
在本实施方式中一个特征为,将上述数学式17作为阻抗矩阵,算出LSI的电源端子间的相互作用。另外,作为阻抗矩阵的制作方法,可利用SPICE等电流解算器进行制作。
在步骤S704中算出阻抗矩阵后,输入初始LSI搭载候补地点(步骤S705)。在初始LSI搭载地点指定部206中,从由多层印刷电流基板结构信息输入部201指定的多个LSI搭载候补地点矢量P中,根据设计的状况指定应在初始搭载的LSI的场所。在此假设该场所为P1。然后,选定最佳LSI搭载地点(步骤S706)。在最佳LSI搭载地点评估部207中,从除了由初始LSI搭载地点指定部206指定的初始LSI搭载地点P1以外的LSI的搭载候补地点中,按照从小到大的顺序对与初始的LSI搭载地点的互阻抗的绝对值|zij|(i=2,…,N)进行排序。最后,依次输出最佳LSI搭载地点及剩余的LSI搭载候补地点(步骤S707),并结束所有的处理。在最佳LSI搭载地点显示部208中,按照由最佳LSI搭载地点评估部207排序了的顺序显示候补地点和互阻抗的绝对值|zij|(i=2,…,N)。在此,对端口301和端口302的互阻抗Z12、端口301和端口303的互阻抗Z13的绝对值的大小进行比较,如果|Z12|<|Z13|则将LSI-2封装305的最佳搭载地点作为端口302输出显示,如果|Z12|>|Z13|则将LSI-2封装305的最佳搭载地点作为端口303输出显示。
接下来,对本发明的第二实施方式进行说明。图8是功能性表示本实施方式的综合电源系统解析系统的构成的框图。另外,图8是基本与图2一致的框图,但其特征是在最佳LSI搭载地点评估部207上还连接有初始LSI电源等效电路模型输入部809。此外,图9是用于说明在本实施方式中利用了LSI电源等效电路模型时的最佳LSI地点评估方法的图。在图9中,900是表示以上述多层印刷电路基板的多个电源-节点端子为输入来表示的具有阻抗矩阵矢量Z的电路系统的功能框。此外,901为初始搭载的LSI的电源等效电路模型,包括电流源902和内部阻抗903。进而,904和905表示剩余的LSI搭载地点的电源变动值。
接下来对如上构成的本实施方式的综合电源系统解析系统的动作进行说明。图10是表示本实施方式的综合电源系统解析系统的解析处理的顺序的流程图。图10是基本与图7一致的图,但其特征是具有输入初始LSI电源等效电路模型的步骤S1008。此时,在最佳LSI搭载地点选定步骤(步骤S706)中,利用初始的LSI搭载地点指定步骤S705和初始LSI电源等效电路模型输入步骤S1008的两个信息,选定最佳LSI搭载地点。此时,在图8中,在最佳LSI搭载地点评估部207中,在由阻抗矩阵计算部205得到的阻抗矩阵的、对应于初始LSI搭载地点的端口上,附加电源等效电路模型作为负载,在该状态下,计算剩余的搭载候补地点的电压变动,并按照从小到大的顺序对其值进行排序。此外,在最佳LSI搭载地点显示部值,按照由最佳LSI搭载地点评估部207排序了的顺序显示候补地点和电压变动量。
另外,在本发明的实施方式中,对于LSI的电源等效电路模型,仅考虑了初始搭载的LSI,但也可在适用的其他LSI中利用电源等效电路模型评估多个LSI电源端子间的相互结合。
如上所述,根据本发明的实施方式,可从多层印刷电路基板的多个LSI搭载候补地点中优选选定电源系统难以相互产生影响的地点。这在如下领域极为重要:需要在综合LSI设计和印刷电路基板设计的基础上进行高速高精度的电源系统解析的电路设计的领域、EMC(Electro Magnetic Compatibility,电磁兼容性)领域。
另外,在本发明的实施方式中说明的多层电路基板解析方法,可通过由个人计算机或工作站等计算机执行预先准备的程序来实现。该程序被记录在硬盘、CD-ROM(Compact Disk Read Only Memory,只读光盘)、MO(Magneto-Optical disk,磁光盘)、DVD(Digital VersatileDisc,数字万能光盘)等可由计算机读取的记录介质中,通过由计算机从记录介质中读出来执行。
根据本发明的综合电源系统解析系统及综合电源系统解析方法,在将多个LSI搭载于多层印刷电路基板上时,可在考虑了经由印刷电路基板的LSI的电源系统之间的相互作用的基础上,进行综合了印刷电路基板和LSI的电源系统的设计方针。
Claims (11)
1.一种综合电源系统解析系统,其特征在于,具有以下单元:
输入与多层印刷电路基板的结构和物理常数相关的信息的单元,所述多层印刷电路基板具有可搭载多个LSI的多个候补地点;
输入与上述多层印刷电路基板的等效电路制作用的网目相关的信息的单元;
根据与多层印刷电路基板的等效电路制作用的网目相关的信息,计算等效电路常数的单元,所述多层印刷电路基板具有可搭载多个LSI的多个候补地点;
利用上述等效电路常数,计算以多层印刷电路基板的电源及接地端子为输入的阻抗矩阵的单元;
从上述LSI搭载候补地点中选定搭载第一个LSI的场所的第一选定单元;以及
在从上述LSI搭载候补地点除去了上述第一个LSI的搭载地点的剩余的LSI搭载候补地点中,利用上述阻抗矩阵,按顺序选定难以和上述第一个LSI的电源供给系统发生相互作用的场所的第二选定单元。
2.根据权利要求1所述的综合电源系统解析系统,其特征在于,
上述第二选定单元利用上述阻抗矩阵,在多层印刷电路基板上的特定的LSI用的电源端子中插入LSI侧的电源模型作为负载,在此基础上计算剩余的LSI用的电源端子及接地端子中的电压变动,由此按顺序选定难以和特定的LSI的电源系统发生相互作用的场所。
3.根据权利要求1所述的综合电源系统解析系统,其特征在于,还具有以下单元:
在计算上述阻抗矩阵时,根据通过将多层印刷电路基板网目化而确定的导纳矩阵和输入电流、输入电压的关系式,设没有通路的节点的输入电流为0,而仅制作与有通路的节点相关的导纳矩阵,并利用上述导纳矩阵制作阻抗矩阵的单元。
4.根据权利要求1所述的综合电源系统解析系统,其特征在于,
利用具有一对或两对以上的电源-接地层对的多层印刷电路基板的阻抗矩阵,评估多个LSI的电源系统的相互作用。
5.根据权利要求1所述的综合电源系统解析系统,其特征在于,
利用具有一对或两对以上的电源-接地层对的多层印刷电路基板的阻抗矩阵和多个LSI的电源等效电路模型,评估多个LSI的电源系统的相互作用。
6.一种综合电源系统解析方法,其特征在于,
输入与多层印刷电路基板的结构和物理常数相关的信息,所述多层印刷电路基板具有可搭载多个LSI的多个候补地点,
输入与上述多层印刷电路基板的等效电路制作用的网目相关的信息,
根据与多层印刷电路基板的等效电路制作用的网目相关的信息,计算等效电路常数,所述多层印刷电路基板具有可搭载多个LSI的多个候补地点,
利用上述等效电路常数,计算以多层印刷电路基板的电源及接地端子为输入的阻抗矩阵,
从上述LSI搭载候补地点中选定搭载第一个LSI的场所,并在从上述LSI搭载候补地点除去了上述第一个LSI的搭载地点的剩余的LSI搭载候补地点中,利用上述阻抗矩阵,按顺序选定难以和上述第一个LSI的电源供给系统发生相互作用的场所。
7.根据权利要求6所述的综合电源系统解析方法,其特征在于,
利用上述阻抗矩阵,在多层印刷电路基板上的特定的LSI用的电源端子中插入LSI侧的电源模型作为负载,在此基础上计算剩余的LSI用的电源端子及接地端子中的电压变动,由此按顺序选定难以和特定的LSI的电源系统发生相互作用的场所。
8.根据权利要求6所述的综合电源系统解析方法,其特征在于,
在计算上述阻抗矩阵时,根据通过将多层印刷电路基板网目化而确定的导纳矩阵和输入电流、输入电压的关系式,设没有通路的节点的输入电流为0,而仅制作与有通路的节点相关的导纳矩阵,并利用上述导纳矩阵制作阻抗矩阵。
9.根据权利要求6所述的综合电源系统解析方法,其特征在于,
利用具有一对或两对以上的电源-接地层对的多层印刷电路基板的阻抗矩阵,评估多个LSI的电源系统的相互作用。
10.根据权利要求6所述的综合电源系统解析方法,其特征在于,
利用具有一对或两对以上的电源-接地层对的多层印刷电路基板的阻抗矩阵和多个LSI的电源等效电路模型,评估多个LSI的电源系统的相互作用。
11.一种多层印刷电路基板,其特征在于,
利用通过权利要求1所述的综合电源系统解析系统得到的LSI搭载候补地点的顺序,搭载有多个LSI。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101155 | 2004-03-30 | ||
JP101155/2004 | 2004-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1938707A CN1938707A (zh) | 2007-03-28 |
CN100437598C true CN100437598C (zh) | 2008-11-26 |
Family
ID=35063987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800104669A Expired - Fee Related CN100437598C (zh) | 2004-03-30 | 2005-03-30 | 综合电源系统解析系统、解析方法及多层印刷电路基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7669162B2 (zh) |
JP (1) | JP4218725B2 (zh) |
CN (1) | CN100437598C (zh) |
WO (1) | WO2005096188A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8185864B2 (en) * | 2008-04-03 | 2012-05-22 | Panasonic Corporation | Circuit board analyzer and analysis method |
US8151241B2 (en) * | 2010-01-26 | 2012-04-03 | Himax Technologies Limited | Impedance design method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064279A (ja) * | 2000-08-17 | 2002-02-28 | Sony Corp | 多層回路基板の検証方法、設計方法、それらの装置および記録媒体 |
JP2002351937A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | レイアウト方法 |
JP2003006260A (ja) * | 2001-04-20 | 2003-01-10 | Nec Informatec Systems Ltd | 回路基板部品配置設計支援装置、システム、サーバ、クライアント及び支援方法、該装置実現プログラム |
CN1431704A (zh) * | 2003-02-28 | 2003-07-23 | 清华大学 | 基于等效电路的集成电路电源网络瞬态分析求解的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3348709B2 (ja) * | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
JP3971167B2 (ja) * | 2001-11-20 | 2007-09-05 | 株式会社ルネサステクノロジ | 等価回路の導出方法、および、そのためのシステム |
-
2005
- 2005-03-30 US US11/547,200 patent/US7669162B2/en not_active Expired - Fee Related
- 2005-03-30 WO PCT/JP2005/006721 patent/WO2005096188A1/ja active Application Filing
- 2005-03-30 JP JP2006511878A patent/JP4218725B2/ja not_active Expired - Fee Related
- 2005-03-30 CN CNB2005800104669A patent/CN100437598C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064279A (ja) * | 2000-08-17 | 2002-02-28 | Sony Corp | 多層回路基板の検証方法、設計方法、それらの装置および記録媒体 |
JP2003006260A (ja) * | 2001-04-20 | 2003-01-10 | Nec Informatec Systems Ltd | 回路基板部品配置設計支援装置、システム、サーバ、クライアント及び支援方法、該装置実現プログラム |
JP2002351937A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | レイアウト方法 |
CN1431704A (zh) * | 2003-02-28 | 2003-07-23 | 清华大学 | 基于等效电路的集成电路电源网络瞬态分析求解的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080270964A1 (en) | 2008-10-30 |
US7669162B2 (en) | 2010-02-23 |
JPWO2005096188A1 (ja) | 2008-02-21 |
CN1938707A (zh) | 2007-03-28 |
JP4218725B2 (ja) | 2009-02-04 |
WO2005096188A1 (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7496871B2 (en) | Mutual inductance extraction using dipole approximations | |
Massoud et al. | Expression of Concern: Simulation and modeling of the effect of substrate conductivity on coupling inductance and circuit crosstalk | |
US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
US20200042667A1 (en) | Modeling of Power Distribution Networks for Path Finding | |
CN101546353B (zh) | 电子电路基板的关于电源噪声抑制的设计妥当性验证方法 | |
US20030069722A1 (en) | Systems, methods and computer program products for creating hierarchical equivalent circuit models | |
WO2002069207A1 (fr) | Procede et systeme de conception d'une implantation de circuit | |
JP2006313522A (ja) | 等価材料定数算出システム、等価材料定数算出プログラム、等価材料定数算出方法、設計システムおよび構造体の製造方法 | |
US20070245274A1 (en) | Integrated circuit design apparatus and method thereof | |
US20170017744A1 (en) | Modeling of Power Distribution Networks for Path Finding | |
WO2006121042A1 (ja) | 半導体集積回路の電源モデル作成方法、装置、およびプログラム | |
CN113204931A (zh) | 产生电路布局的方法 | |
JP2006293726A (ja) | 電子部品の設計方法 | |
He et al. | Fast electromagnetics-based co-simulation of linear network and nonlinear circuits for the analysis of high-speed integrated circuits | |
CN100437598C (zh) | 综合电源系统解析系统、解析方法及多层印刷电路基板 | |
Kapur et al. | Modeling of integrated RF passive devices | |
JP4320220B2 (ja) | 電源ノイズ解析方法 | |
JP5262176B2 (ja) | 電源回路の設計支援装置と設計支援方法 | |
US7882468B2 (en) | Integrated circuit device evaluation device, evaluation method, and evaluation program | |
JPH1185819A (ja) | 部品配置装置 | |
Lee et al. | Modeling and analysis of 3-D solenoid embedded inductors | |
JP4119140B2 (ja) | 基板モデル作成装置及び方法、並びに基板ノイズ解析装置及び方法 | |
JP2009099047A (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム | |
Gan et al. | Hierarchical finite-element reduction-recovery method for large-scale transient analysis of high-speed integrated circuits | |
US7313509B2 (en) | Simulation method and apparatus, and computer-readable storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20140330 |