JP3971167B2 - 等価回路の導出方法、および、そのためのシステム - Google Patents
等価回路の導出方法、および、そのためのシステム Download PDFInfo
- Publication number
- JP3971167B2 JP3971167B2 JP2001355219A JP2001355219A JP3971167B2 JP 3971167 B2 JP3971167 B2 JP 3971167B2 JP 2001355219 A JP2001355219 A JP 2001355219A JP 2001355219 A JP2001355219 A JP 2001355219A JP 3971167 B2 JP3971167 B2 JP 3971167B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- equivalent circuit
- matrix
- network
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路網を等価回路により表現するための技術に係り、特に、精度を確保して少ない構成素子で等価回路を表現する技術に関する。
【０００２】
【従来の技術】
LSI動作周波数の高速化に伴い、このようなLSIを搭載した電子機器からの放射、伝導ノイズによる他の電子機器への障害（EMI）が問題となっている。このEMI問題に対して、これまでは、試作品、製品に対して、個別的に放射を抑制すること、電動のノイズを低減することについて、試行錯誤的に対処していた。しかし、対処療法的な対策では、製品開発コスト、開発期間の増加を招き、結果として、他社製品との競争力の低下につながる。このようなことから、製品設計段階で、放射の抑制、および、伝導ノイズの低減を考慮した設計が必要となる。
【０００３】
放射および伝導ノイズは、LSIの高速スイッチング動作で生じる高周波電流が原因で発生する。すなわち、図３Ａに示すように、LSI１１０内部で発生した高周波電流は、プリント回路基板（ＰＣＢ）１００の電源・GND層１２０、および、電源ケーブル１３０へと伝播し、これが伝導ノイズＣＮとなる。また、この伝導ノイズＣＮによるＰＣＢ電源・GND層１２０の共振、また、電源ケーブル１３０自身のアンテナ作用により、電磁波として放射される。この電磁波が放射ノイズＲＮとなる。従って、伝導ノイズ、放射ノイズの抑制を考慮した電子機器の設計を行うには、LSI動作時においてＰＣＢを伝播する高周波電流の高精度な予測評価技術が必要となる。
【０００４】
LSI動作時においてＰＣＢへ伝播する高周波電流の予測・評価には、回路解析による方法が一般に用いられる。これは、LSI動作状態における電子機器の電気的な特性（電流・電圧波形など）をコンピュータシミュレーションにより再現し、EMIで問題となる箇所を特定するものである。これには、LSI動作状態の電気的特性を高精度に再現するＰＣＢの等価回路モデル化技術が必要不可欠である。
【０００５】
ここでは、等価回路作成法であるPEEC“Partial Element Equivalent Circuit”法を例にとり、インダクタンス（L）および抵抗（R）による等価回路作成技術を説明する。図２は、PEEC法による等価回路作成の作業フローを示している。この作業フローに従い、ＰＣＢの等価回路を作成する。この等価回路の作成は、コンピュータにより行われる。
【０００６】
ステップＳ１０１において、ＰＣＢ導体のジオメトリおよび材質情報のコンピュータへの入力を受け付ける。ここで、ＰＣＢには、ガラスエポキシ等の絶縁体層がある。この入力の際には、導体部分の形状のみ入力する。
【０００７】
図３Ｂに、入力を受け付けたＰＣＢの導体のみのジオメトリを示す。図３ＢのＰＣＢは、大きさ100mm×100mm、導体厚35μm、材質Cu、層間1mmの２層構造となっており、第1層１２０ａおよび第２層１２０ｂにそれぞれ４個づつ、計８個の回路接続用端子Ｔ１〜Ｔ８がある。
【０００８】
ステップＳ１０２において、導体ジオメトリデータからメッシュデータを作成する。図３ＢのＰＣＢ導体ジオメトリデータから作成したメッシュデータを図４に示す。表皮効果の影響を考慮しないと導体の厚さ方向では電流は一様に流れるため、図４では、ＰＣＢ導体を、その厚さを無視して、２次元平面２２０ａおよび２２０ｂで近似し、三角形要素２２１にてメッシュデータを作成している。
【０００９】
ステップＳ１０３において、等価回路の回路網を定義し、各枝の抵抗（R）、インダクタンス（L）および各インダクタンス間の相互インダクタンス（M）を導出する。PEEC法では、三角メッシュの中心部にノード（Ｎ）を置き、このノードと隣接する３つの三角メッシュ中心部のノードとを結ぶように回路網を定義する。この回路網の各枝は、RとLの直列接続となり、各L間には相互インダクタンスMが存在する。この回路網を図５に示す。表１に、図４のメッシュデータにおけるノード数および回路網の枝数を示す。この回路網の各枝に対して、抵抗（R）、インダクタンス（L）および各インダクタンス間の相互インダクタンス（M）を計算により求める。R、L、M導出の詳細は、K.J.Scott ,`Practical Simulation of PRINTED CIRCUIT BOARD and related structures',RESEARCH STUDIES PRESS LTD.,Englandに記載されている。
【００１０】
【表１】
【００１１】
ステップＳ１０４において、回路網の各枝に対して求めたR、Lおよび各L間のMをまとめて1つの回路網にする。図３Ｂおよび図４のＰＣＢに対して求めたR，L，Mからなる回路網を図６に示す。なお、図６はわかりやすくするため、全体の回路網から枝を減じて示してある。図６に示すように、回路網には回路接続端子Ｔ１〜Ｔ８以外の中間ノードＮが複数存在し、RとLが直列接続された枝ＳＣでマトリクス状に接続され、ＰＣＢ導体形状を忠実に再現したモデルとなっている。表２に、図３ＢのＰＣＢに対する等価回路を構成するR，L，Mの個数を示す。
【００１２】
【表２】
【００１３】
ステップＳ１０５において、回路解析ソフトのデータフォーマットに従い、等価回路を出力する。図７に、図３ＢのＰＣＢ等価回路を、汎用回路解析ソフトウェアSPICEのデータフォーマットにしたがって出力したデータの一部分を示す。図７において、４種類のデータＤｔ１〜Ｄｔ４が示されている。データＤｔ１は、回路接続端子名であって、最後の番号が図３Ｂに示すようなＰＣＢの端子番号を示している。なお、図７では、６個の端子が存在している場合の例である。Ｄｔ２は、電流参照のための電圧原のデータである。Ｄｔ３は、回路網の各枝に対する抵抗ＲおよびインダクタンスＬのデータである。この例では、Ｒ：４５６９個、Ｌ：４５６９個存在する。Ｄｔ４は、回路網の各Ｌ間の相互インダクタンスＭである。この例では、Ｍ：２０８７５６１個存在する。
【００１４】
【発明が解決しようとする課題】
LSI動作時においてＰＣＢへ伝播する高周波電流の予測・評価には、ＰＣＢ等価回路モデルにLSI等のデバイスモデルを組込み、回路解析によるシミュレーションを行う。回路解析には節点解析法が用いられる。これは、入力された回路網に対して、各節点電圧を未知数としコンダクタンス関係式を解くものである。このコンダクタンス関係式を（１０１）式に示す。
【００１５】
【数１】
【００１６】
ここで、nは回路網のノード数であり、Gは n×n のコンダクタンス行列、V1〜VnおよびI1〜Inはそれぞれ節点電圧および節点電流を表わす。この方程式をコンピュータにより解く場合、n個の節点電圧およびn×n個のコンダクタンス行列を格納するメモリ容量が最低限必要である。図６の回路網の場合、節点電圧とコンダクタンス行列ｌにおける要素数の合計は２５７７６３０個となる。これら全てを単精度（４byte）型実数で格納すると１０３１０５２０byte（約１０Mbyte）のメモリ容量が必要である。
【００１７】
実際の電子機器に使用されているような複雑形状ＰＣＢでは、従来技術で等価回路を作成すると、図３ＢのＰＣＢの場合に比べ、等価回路を導出する際のメッシュ数がさらに多くなる。このため、等価回路のノード、および、枝数が膨大なる。その結果、これを用いた回路解析では、より多くのメモリ容量と解析時間とを必要とする。また、メモリ容量および解析時間を現実的に利用可能な大きさに制限すると、要素数の多い複雑なモデリングが不可能となる。そのため、簡素化したモデル化にならざるを得ず、解析精度が悪くなる問題がある。
【００１８】
そこで、本発明の第１の目的は、目的の精度を確保して、回路網を構成する素子数を大幅に削減した等価回路を導出する方法を提供することにある。
【００１９】
また、本発明の第２の目的は、等価回路の解析結果を用いて、元の複雑な回路網の電流分布や電圧分布等を再現することにある。
【００２０】
【課題を解決するための手段】
本発明によれば、導体と、それを支持する誘電体と、複数設けられた外部との入出力端子とを有し、内部に電流の湧き出し源および消失源がなく、電流および電圧の入出力量に対して線形性および相反性が成り立ち、かつ、内部における電気的特性が時間に関して不変であるような対象について、コンピュータにより等価回路を導出する。その際、等価回路の決定の対象となる基板における導体の形状を特定するジオメトリ情報、および、基板の材質を特定する材質情報の入力を受け付ける。受け付けたジオメトリ情報に基づいて、対象の導体の形状をメッシュで区画して表現するメッシュデータを生成して記憶する。前記メッシュデータから、節点アドミタンス行列を求めて記憶する。前記メッシュデータに基づいて、節点数、独立の回路網数を求め、いずれかの基準節点から他の節点を放射状に結ぶ木構造の接続関係を決めるインシデンス行列を決定し、前記求められた節点アドミタンス行列と、インシデンス行列とで、等価回路網の構造を決定し、等価回路の素子の値を決定する。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について、それぞれ図面を参照して説明する。
【００２２】
本発明は、外部との入出力端子を複数有し、内部に電流等の湧き出し源や消失源がなく、電流および電圧等の入出力量に対して線形性および相反性が成り立ち、かつ内部の特性が時間不変であるような性質を持つ体系に適用される。すなわち、本発明の適用は、そのような条件が満足される体系であることを前提とする。そのような体系に該当する典型的になものとして、導体を有するプリント回路基板（ＰＣＢ）が挙げられる。本発明は、例えば、ＰＣＢの解析に適用される。以下の例では、ＰＣＢ導体を対象として説明する。
【００２３】
また、本発明では、対象となるＰＣＢ導体を外部との入出力端子のみから構成され、体系の連続成分ごとに木構造となるように、該入出力端子間に回路枝を持ち、前記回路枝間の相互作用を記述する回路素子を備える等価回路で表わすものとする。この回路網は外部回路を接続する端子のうち、各連続領域において基準となる端子から他の端子へ回路枝が放射状に伸びた木構造であり、インダクタンスと抵抗の直列接続からなる枝と、各インダクタンス間の相互インダクタンス、および同一連続領域にある各抵抗間の相互抵抗で表わされる。
【００２４】
また、前記表現された等価回路を用いて回路応答をコンピュータ上で解析し、その解析結果から、内部に電流等の湧き出し源や消失源がなく、電流等の該端子からの入力量と出力量が常に一致している体系における、外部との接続端子のみの電位等を抽出し、これを電源等として、等価回路に置き換える前の体系の電流分布等をコンピュータ上で解析することができる。
【００２５】
なお、本実施の形態の説明で用いられる木、枝、節点行列、シンシデンス行列等の文言は、回路網の分野においてはよく用いられる周知の文言である。これらの文言が説明されている参考文献として、小澤孝夫著，「電気回路Ｉ−基礎・交流編」，昇晃堂，ｐｐ１２５−１９７がある。また、本実施の形態で説明される数式の導出方法についても、上記文献に参考となる記載がある。
【００２６】
ここで、実施形態の説明に先立ち、本発明の等価回路導出の原理について説明する。
【００２７】
図８Ａに、従来法による部分回路網ＰＮと、それに接続された外部回路網ＥｘＮを示す。一方、本発明の第１の実施形態である等価回路の基本構造を図１２に示し、等価回路を図１に示す。図１２において、外部回路は、図示していないが、図８Ａに示すものと同様の回路が接続される。図８Ａに示す部分回路網ＰＮが、例えば、図１に示す等価回路に変換される。本発明の等価回路網には、図１に示すように、外部回路ExNとの接続節点である外部接続端子Ｔ１〜Ｔ８が存在し、かつ、これら以外には、回路節点は存在しない。また、これらの節点（外部接続端子）Ｔ１〜Ｔ８間は、独立木を構成する回路枝ＳＣと、これらの枝ＳＣ間の相互インピーダンスINＺ（相互Ｒおよび相互Ｌ）とで結ばれる構造となっている。
【００２８】
次に、等価回路を導出する前の図８Ａの回路網と、本発明による、図１の等価回路が同等であることを示す。
【００２９】
まず、枝電圧ｖと枝電流ｉに対する回路網の行列方程式を求める。図８Ａの内部回路網の各枝に対して枝電圧ｖと枝電流ｉの関係は、枝のインピーダンスｚを用いて（１）式となる。
【００３０】
ｖ＝ｚｉ………（１）
【００３１】
これより、各枝電圧を成分に持つベクトルｖv（以下、表記の都合で、ベクトル量については、添え字ｖを付す。）と、各枝電流を成分にもつベクトルｉvにより行列方程式（２）が得られる。
【００３２】
ｖv＝Ｚｉv………（２）
【００３３】
このとき、行列Ｚの対角成分は各枝のインピーダンスｚであり、それ以外の成分は各枝間の相互インピーダンスとなる。行列Ｚは正則行列であり、この逆行列Ｄyが存在する。これにより、（２）式の行列方程式は（３）式となる。
【００３４】
Ｄyｖv=ｉv， Ｄy=Ｚ-1………（３）
【００３５】
次に、各節点の電圧（節点電圧）Ｖと節点へ流入する電流（節点電流）Ｉに対する回路網の節点行列方程式を求める。ここで、回路網の枝と節点の接続関係を表すインシデンス行列Ａを導入する。行列Ａの列は回路網の枝に、行は回路網の節点にそれぞれ対応し、番号ｊ節点から番号ｋの枝が出る場合には、行列Ａの（ｊ，ｋ）成分は“１”となり、この逆に枝が入る場合には“−１”となり、それ以外は“０”となる。
【００３６】
例えば、図８Ａの部分回路網の、ある一部分を抜き出した回路網を図８Ｂに示す。図８Ｂにおいてｏ，ｐ，ｑ，ｒ，ｓは、部分回路での節点を表わす。ｂ１〜ｂ７は、回路網の枝を表わす。図８Ｂの回路網に対するインシデンス行列Ａexは（４）式となる。
【００３７】
【数２】
【００３８】
（４）式において、行列Ａexの各行は節点ｏ〜ｓに対応している。各列は枝ｂ１〜ｂ７に対応している。
【００３９】
同様の方法で、図８Ａの部分回路網に対するインシデンス行列をＡとする。また、節点電圧を成分にもつベクトル（節点電圧ベクトル）をＶv、節点電流を成分に持つベクトル（節点電流ベクトル）をＩvとする。枝電圧ベクトルｖvと節点電圧ベクトルＶvおよび枝電流ベクトルｉvと節点電流ベクトルＩvとの間にはインシデンス行列Ａにより（５）式の関係がある。
【００４０】
ｖv＝ＡtＶv
Ａｉv＝Ｉv ………（５）
【００４１】
ここで、添字ｔは行列の行成分と列成分を入れ替えた転置を表わす。（５）式の関係より、（３）の行列方程式は、（６）の節点方程式となる。
【００４２】
ＡＤyＡtＶv＝Ｉv………（６）
【００４３】
これは、節点電圧ベクトルＶと節点電流ベクトルＩの関係式であり、さらに（７）式で表される。
【００４４】
ＹＶv＝Ｉv
Ｙ＝ＡＤyＡt………（７）
ここで、Ｙは節点アドミタンス行列と呼ばれる。
【００４５】
次に、回路網の節点行列方程式を縮約する。節点行列方程式（７）に対して、節点電圧ベクトルＶvを外部回路と接続する部分の節点電圧ベクトルＶvrと内部節点の節点電圧ベクトルＶveに分ける。同様に、節点電流ベクトルＩvも外部回路と接続する部分の節点電流ベクトルＩvrと内部節点の節点電流ベクトルＩeとに分ける。節点アドミタンス行列もこれに対応した部分行列に分けると、（７）の節点方程式は（８）式となる。
【００４６】
【数３】
【００４７】
（８）式より、２つの節点行列方程式（９）、（１０）が得られる。
【００４８】
Ｙ11Ｖvr＋Ｙ12Ｖve＝Ｉvr………（９）
【００４９】
Ｙ21Ｖvr＋Ｙ22Ｖve＝Ｉve………（１０）
【００５０】
部分回路に電流の湧き出し源や消失源がないため、外部回路と接続しない内部節点電流ベクトルＩveは０となる。Ｉvrにおいて恒常的に０となる成分が存在しなければ、Ｙ22は逆行列を持つ。これにより外部回路と接続しない節点電圧ベクトルＶveは（１１）式となる。
【００５１】
Ｖve＝−Ｙ22 -1Ｙ21Ｖvr………（１１）
【００５２】
（１１）式より、（６）式の節点方程式は、外部回路と接続する節点のみに対する節点方程式（１２）に縮約することができる。
【００５３】
Ｙ’Ｖvr＝Ｉvr
Ｙ’＝Ｙ11−Ｙ12Ｙ22 -1Ｙ21 ………（１２）
【００５４】
ここで、外部回路と接続する節点のみに対する縮約した節点アドミタンス行列を新たにＹ’とおいた。
【００５５】
次に、縮約した節点行列方程式（１２）に対しての回路網を定め、そのインピーダンス行列を求める。節点行列方程式（１２）に対応する回路網は図１となる。図１の回路網は各連結部分において基準となる節点が１つ存在し、これから木構造となるように連結部分の各節点へ枝が伸びている。ここで外部回路と接続する節点電流ベクトルＩvrを、新たに定義した回路網の基準となる節点の部分ベクトルＩvkとそれ以外の節点の部分ベクトルＩvnとに分ける。同様に、節点電圧ベクトルＶrも回路網の基準となる部分ベクトルＶvkとそれ以外の部分ベクトルＶvnに分ける。これを（１３）式に示す。
【００５６】
【数４】
【００５７】
また、新たに定義した回路網に対する枝電圧ベクトルをｖv’、枝電流ベクトルをｉv’とすると、節点電圧ベクトルＶvrと節点電流ベクトルＩvr、との関係は（１４）式となる。
【００５８】
【数５】
【００５９】
ここで、Ｂは基準となる節点部分を表わし、各連結成分に対して基準節点部分が“−１”、それ以外は“０”となる行列である。（５）式の関係より、新たに定義した回路網のインシデンス行列（これをＡ’とする）は（１５）式となる。
【００６０】
【数６】
【００６１】
ここで、Ｅnは、部分回路網の基準となる端子以外の部分を表わす単位行列である。また、枝電圧ベクトルVv’と枝電流ベクトルｉv’は、アドミタンス行列Ｄy’により（１６）式の関係がある。
【００６２】
Ｄy’ｖv’＝ｉv’………（１６）
【００６３】
（１４）、（１５）、（１６）式の関係を用いると、節点アドミタンス行列Ｙ’は（１７）式となる。
【００６４】
【数７】
【００６５】
（１７）式より、節点アドミタンス行列Ｙ’の部分行列が新たに定義した回路網のアドミタンス行列Ｄy’となっており、この逆行列Ｚ’が新たに定義した回路網のインピーダンス行列となる。
【００６６】
ｖv＝Ｚ’ｉv………（１７’）
【００６７】
次に、インピーダンス行列から等価回路を求める。インピーダンス行列Ｚ’の対角成分は自己インピーダンスであり、それ以外の成分が各枝間の相互インピーダンスとなる。
【００６８】
このようにして求めたインピーダンス行列から、汎用回路解析ソフトSPICEのネットリストを作成することができる。ここでは、周波数が充分高い領域で使用されるＰＣＢを想定する。周波数が充分高い領域では、インダクタンス成分が支配的となるため、抵抗の効果は無視することができる。その場合、インピーダンス行列Ｚ’は、インダクタンス行列Ｄzと扱うことができる。
【００６９】
インダクタンス行列Ｄzは、対角成分が各枝の自己インダクタンス、それ以外の成分が相互インダクタンスとなる。汎用回路解析ソフトSPICEのネットリストは、自己インダクタンスと各自己インタクダンス間の相互結合係数で構成されている。すなわち、インダクタンス行列をＤy＝（ｄij）、自己インダクタンスをＬi、インダクタンスＬi、Ｌi間の相互インダクタンスをＭij、結合係数Ｋijとすると、（１８）式、（１９）式の関係が得られる。
【００７０】
【数８】
【００７１】
（１８）式、（１９）式の関係を用いると、インダクタンス行列からSPICEのネットリストが作成できる。
【００７２】
このように、内部に電流等の湧き出源しや消失源がなく、線形かつ周波数の単一の関数である素子のみから構成された部分回路網は、部分回路網がそれ以外の外部回路網と接続する節点のみから構成され、該節点間の連結成分ごとに、木構造となるように該節点間に回路枝を持ち、前記回路間の相互作用を記述する回路素子を備えた回路網で記述できる。また前述の方法により、内部に電流や熱等の湧き出し源や消失源がなく、線形かつ周波数の単一の関数である素子のみから構成された部分回路網に対し、部分回路網がそれ以外の外部回路網と接続する節点のみから構成され、該節点間の連結成分ごとに、木構造となるように該節点間に回路枝を持ち、前記回路間の相互作用を記述する回路素子を備えた等価回路を作成できる。このように従来法では、等価回路網はモデル形状に依存しているため、複雑な形状に対しては等価回路を構成する素子数が膨大となったが、本実施例ではモデル形状や、もとの等価回路網の複雑さに依存しない。図５に示す従来法による等価回路では、回路網を構成する素子数が１９２であるのに対し、図１に示す本発明では等価回路の素子数は６、および相互インピーダンスが１５の合計２１となり、等価回路の素子数を１／９に削減できた。これにより、解析時間短縮やメモリ使用量削減といった効果がある。
【００７３】
ここで、前述した節点行列方程式（７）について、木構造を決めるインシデンス行列についてさらに説明する。
【００７４】
回路網がｎ個の節点からなり、ｍ個の枝で構成されている場合、インシデンス行列Ａpのｍ個の列ベクトルをａiとすると、インシデンス行列Ａは、（２０）式となる。
【００７５】
Ａ＝（ａ1，ａ2，…，ａm）………（２０）
【００７６】
さらに、回路網がｋ個の独立な回路網から構成されている（ただし、各回路網間の相互作用は存在する）場合、回路網の“木”の総数は、（ｎ−ｋ）である。この“木”をベクトルｔiで表すと、インシデンス行列Ａの各列ベクトルａiは、“木”のベクトルｔiの１次結合で表される。すなわち、ｃliを任意の実数として、（２１）式の関係を得る。
【００７７】
【数９】
【００７８】
これより、インシデンス行列Ａは、（２２）式で表すことができる。
【００７９】
【数１０】
【００８０】
したがって、節点アドミタンス行列Ｙは、（７）式の関係を用いると、（２３）式になる。
【００８１】
Ｙ＝（ｔ1，ｔ2，…，ｔn-k）ＣＤyＣt（ｔ1，ｔ2，…，ｔn-k）t
………（２３）
【００８２】
ここで、インシデンス行列および回路網のアドミタンス行列に対して、新たにＡ’＝（ｔ1，ｔ2，…，ｔn-k），Ｄ’y＝ＣＤyＣtとすると、節点アドミタンス行列Ｙは、（２４）式となる。
【００８３】
Ｙ＝ＡＤyＡt＝Ａ’Ｄ’yＡ’t………（２４）
【００８４】
ここで、ＥＣＴＡＳでは、離散化された導体表面の電流分布を（２５）式で記述する。
【００８５】
【数１１】
【００８６】
ここで、ＪおよびＴは、それぞれ電流ベクトル、電流ベクトルポテンシャルの法線成分である。Ｃは、これらの関係を表す行列である。また、Ｍ、Ｒは、それぞれ、インダクタンス行列、および、抵抗行列である。ＣtＴは、導体に接続された電圧源の効果を表す。すなわち、（２２）式に示すインシデンス行列は、木構造を示しており、複数の補木を含むいかなる回路網でも、その木のみからなる回路網に縮約できることを意味している。
【００８７】
節点アドミタンス行列Ｙの階数（これをＲＡＮＫで表す）を考える。インシデンス行列Ａ’の列成分ベクトルは、ｎ−ｋ個の“木”のベクトルから構成されており、“木”のベクトル群はすべて１次独立であるため、
RANK（Ａ’）＝ｎ−ｋ
となる。また、回路網のアドミタンス行列Ｄ’yは、（ｎ−ｋ）×（ｎ−ｋ）の正則行列であるため、
RANK（Ｄ’y）＝ｎ−ｋ
である。これより、節点アドミタンス行列Ｙの階数は、（２６）式となり、回路網の木の総数と一致する。
【００８８】
RANK（Ｙ）＝RANK（Ａ’Ｄ’yＡ’t）＝ｎ−ｋ ………（２６）
【００８９】
対象とする回路網がｎ個の節点からなり、ｋ個の独立な回路網が存在する場合、この回路網の“木”の数は、ｎ−ｋである。したがって、縮約されたインシデンス行列Ａ’は、ｎ−ｋ個の“木”のベクトルからなる。ここで、ｉ番目の独立な回路網に対して、基準となる節点からそれ以外の節点へ、放射状に枝が延びたような“木”のみからなる回路網を考える。例えば、図２０の左側に示す回路網から、同図右側に示す、放射状に枝が延びたような“木”のみからなる回路網を考える。回路を構成するすべての独立な回路網が、図２０に示すような回路網とした場合、節点および枝の順番を適当に選ぶと、インシデンス行列Ａ’は、（２７）式とおくことができる。
【００９０】
【数１２】
【００９１】
ここで、Ｅn-kは、（ｎ−ｋ）×（ｎ−ｋ）の単位行列であり、Ｂkは、各独立な回路網に対して基準となる節点に対応した行成分が“−１”で、それ以外の成分は“０”の行列である。節点電圧Ｖを、ｋ個の各独立な回路網の基準となる節点の部分Ｖkと、それ以外の部分Ｖn-kとに分ける。
【００９２】
【数１３】
【００９３】
（７）式の節点方程式は、（５）式、（６）式、（２７）式および（２８）式の関係を用いると、（２９）式となり、（３０）式を得る。
【００９４】
【数１４】
【００９５】
ここで、Ｖn-k＋Ｂt kＶkについて考える。Ｂkは、各独立な回路網に対して基準となる節点の行成分が“−１”の行列であり、Ｖkが基準となる節点の電圧ベクトル、Ｖn-kがそれ以外の節点の電圧ベクトルである。したがって、Ｖn-k＋Ｂt kＶkは、回路網の“木”に対する枝電圧ベクトルｖとなる。すなわち、（３０）式は、回路網の枝電圧と枝電流の関係を表す回路方程式（１６）となる。
【００９６】
これより、任意形状導体の節点アドミタンス行列Ｙが与えられた場合、この導体の集中定数化を行うには、節点アドミタンス行列Ｙに対し、（３１）式となる行の入れ替えを含む、変換行列Ｐを求めればよい。このとき、行列Ｐは、（３２）式に示す形となる。
【００９７】
【数１５】
【００９８】
ここで、Ｇは、入れ替えを表す行列である。したがって、行列ＰのＤ’ y -1成分が求めるインピーダンス行列Ｄｚとなる。そして、その回路網は、縮約されたインシデンス行列Ａ’に対応した、各領域の基準節点から放射状に延びた回路網となる。
【００９９】
次に、前述した原理を用いて、ＰＣＢについての等価回路を生成する本発明の実施形態について説明する。
【０１００】
図２１に、本実施形態において等価回路の生成に用いる情報処理システムのハードウェア構成を示す。図２１に示す情報処理システム５００は、コンピュータ５１０と、キーボード５２１およびマウス５２２と、表示装置５３０とを有する。コンピュータ５１０は、中央演算ユニット（ＣＰＵ）５１１と、リードオンリメモリ（ＲＯＭ）５１２と、ランダムアクセスメモリ（ＲＡＭ）５１３と、記憶装置５１４とを有する。記憶装置５１４は、例えば、ハードディスク装置で構成される。この記憶装置５１４には、オペレーティングシステムを含む、ＣＰＵ５１１が実行する各種プログラム、および、データが格納される。各種プログラムおよびデータの一部として、本発明の等価回路導出を行うためのプログラム、および、それに必要なデータが記憶される。等価回路を生成するプログラムには、対象導体からメッシュデータを生成するプログラム、節点アドミタンス関係式を導くプログラム、節点アドミタンス関係式から等価回路を作成するプログラム、および、回路解析ソフトのフォーマットで等価回路を出力するためのプログラムが含まれる。ここで、対象導体からメッシュデータを生成するプログラム、および、回路解析ソフトのフォーマットで等価回路を出力するためのプログラムについては、既に述べたように、従来用いられているプログラムを利用することができる。
【０１０１】
図２１の情報処理システム５００のコンピュータ５１０により、これらのプログラムを実行することで、例えば、図９に示すような手順で、等価回路を生成する。すなわち、コンピュータ５１０により、等価回路の決定の対象となる基板における導体の形状を特定するジオメトリ情報、および、基板の材質を特定する材質情報の入力を受け付ける手段と、受け付けたジオメトリ情報に基づいて、対象の導体の形状をメッシュで区画して表現するメッシュデータを生成して記憶する手段と、前記メッシュデータから、節点アドミタンス行列を求めて記憶する手段と、前記メッシュデータに基づいて、節点数、独立の回路網数を求め、いずれかの基準節点から他の節点を放射状に結ぶ木構造の接続関係を決めるインシデンス行列を決定する手段と、前記求められた節点アドミタンス行列と、インシデンス行列とで、等価回路網の構造を決定する手段と、等価回路網の素子の値を決定する手段とが実現される。
【０１０２】
次に、図９に示すフローチャートとを参照して、本発明の第１の実施形態による等価回路生成手順について説明する。ここでは、図３Ｂに示すようなＰＣＢと同様の二層構造のＰＣＢについての、等価回路生成を行う場合を例として説明する。ただし、説明を簡単にするため、図３Ｂとは異なる導体レイアウトを有するＰＣＢについての等価回路を導出する場合を例とする。そして、そのＰＣＢは、外部接続端子Ｔ１〜Ｔ８を有し、Ｔ１〜Ｔ４は、第１層に配置され、Ｔ５〜Ｔ８は、第２層に配置されるものとする。なお、説明の便宜上、第１層の導体部と、第２層の導体部とは、上下関係において重なり合わないレイアウトになっているものとする。
【０１０３】
図９に示す、本発明による等価回路導出の作業フローにおいて、ステップＳ１０１において、「ＰＣＢジオメトリ、材質情報の入力」、および、ステップＳ１０２において、「導体ジオメトリ情報からメッシュデータを作成」の各処理をまず行う。これらの処理は、前述した従来技術の処理と同様に行うことができる。例えば、ＰＣＢの設計データを予め記憶装置５１４に格納しておき、この記憶装置５１４から等価回路を生成する対象となるＰＣＢについての導体配線の設計データ、および、材質指定データを読み出すことにより行う。これらは、キーボード５２１およびマウス５２２による操作入力による指示を受け付けることで実行される。導体配線の設計データとしては、例えば、図１２に示すようなＰＣＢ３２０において、外部接続端子Ｔ１〜Ｔ８と、図示していない導体部分の形状を示すデータが存在する。
【０１０４】
なお、ＣＡＤソフトウェア、ドローイングソフトウェア等を用いて、キーボード５２１およびマウス５２２による操作を受け付けて、基板上での導体レイアウトの描画処理を行うことで、ＰＣＢ導体の幾何学的特徴の入力を受け付けることができる。そして、併せて、材質に関する情報の入力を行う。入力された情報は、ＲＡＭ５１３において記憶され、さらに、記憶装置５１４に保存される。
【０１０５】
ステップＳ２０３において、ステップＳ１０２で作成したメッシュの回路接続端子間における抵抗（R）およびインダクタンス（L）に対する節点アドミタンス関係式を求める。図１０に、図３Ｂに示すＰＣＢに対するR成分の節点アドミタンス関係式（５１）を、図１１に、図３Ｂに示すＰＣＢに対するL成分のアドミタンス関係式（５２）を示す。ここで、図１０および図１１の行列部分にあるＴ１〜Ｔ８、および、節点電圧V、節点電流Iの添字番号は、図１２のＰＣＢにおける回路接続端子番号に対応する。
【０１０６】
なお、図１０および図１１に示すRおよびLに対する節点アドミタンス関係式（５１）および（５２）は、次のようにして求める。
【０１０７】
まず、渦電流を規定する下記方程式（２０１）を用いて基本方程式を導出する。
【０１０８】
【数１６】
【０１０９】
式（２０１）において、導体表面での電荷分布は、時間的に変動しないと仮定する。すなわち、電流密度に関して下式（２０２）が成り立つとする。
【０１１０】
【数１７】
【０１１１】
これにより、電流密度ベクトルは、ベクトルポテンシャルＴで表される。さらに、導体を薄板近似、すなわち導体面と垂直な方向に電流は流れないと仮定すると、電流密度分布は以下の式（２０３）となる。
【０１１２】
【数１８】
【０１１３】
式（２０３）において、ｎは導体面に対する法線ベクトルである。式（２０３）より、電流密度ベクトルｊは、スカラポテンシャルＴnで表されることがわかる。そこで、式（２０１）のｊをＴnに置き換え、離散化する。例えば、三角要素に離散化した場合、各頂点での値をＴi、Ｔj、Ｔkとすると任意の三角要素内におけるＴは、以下に表される。
【０１１４】
【数１９】
【０１１５】
電流ベクトルｊは、Ｔを用いて以下の式（２０５）で表される。
【０１１６】
【数２０】
【０１１７】
これにより、上記式（２０１）はＴにより以下に離散化される。
【０１１８】
【数２１】
【０１１９】
式（２０６）において、行列Ｃtは、導体表面の電流を駆動する電圧源の位置を示す行列である。例えば、図２３に示すように、ノード▲１▼−▲２▼における電圧がＶ１で、ここから流れ込む電流がＩ１、ノード▲３▼−▲４▼における電圧がＶ２で、ここから流れ込む電流がＩ２、ノード▲５▼−▲６▼における電圧がＶ３で、ここから流れ込む電流がＩ３の場合、行列Ｃtは、以下の式（２０７）となる。
【０１２０】
【数２２】
【０１２１】
また、各電圧源Ｖ１、Ｖ２、Ｖ３から流れ込む電流Ｉ１，Ｉ２、Ｉ３と導体平面上電流スカラポテンシャルＴとの関係は、下式（２０８）となる。
【０１２２】
【数２３】
【０１２３】
インダクタンス及び抵抗に対するアドミタンス行列Ｙを導出するためには、式（２０６）を固有値解法で解く。すなわち、Γを固有値行列、Ｈを固有ベクトル行列、Ｅを単位行列とし、以下の式（２０９）の固有値問題を考える。
【０１２４】
【数２４】
【０１２５】
式（２０９）により、もとの行列方程式（２０６）は、式（２１０）となる。
【０１２６】
【数２５】
【０１２７】
式（２１０）において、ｕはＴを固有ベクトルの線径結合で表したときの各固有モードの大きさを意味する。
式（２１０）の左からＣＨΓ-1を掛け、式（２０８）の電流関係式を用いると、下式（２１１）となる。
【０１２８】
【数２６】
【０１２９】
式（２１１）のｕの項は、抵抗の効果を表す。これより、インダクタンスに対する節点アドミタンス行列ＹLは、以下の式（２１２）となる。
【０１３０】
【数２７】
【０１３１】
また、式（２１０）の左からＣＨを掛けると、下式（２１３）になる。
【０１３２】
【数２８】
【０１３３】
式（２１３）のｕの項はインダクタンスによる効果を表す。これより、抵抗に対する節点アドミタンス行列ＹRは、以下の式（２１４）となる。
【０１３４】
【数２９】
【０１３５】
ステップＳ２０４において、RおよびL成分に対する節点アドミタンス関係式から回路網を定義し、この各枝のRおよび相互R、LおよびMを導出し、等価回路を作成する。定義する回路網は、連続した導体上の任意の１端子を基準とし、この端子から同一導体上にある他の端子へ枝が伸びた回路網となる。ここでは、第１層と第２層の２つの連続導体に対して、それぞれ、Ｔ１およびＴ５の回路接続端子を基準とし、これらの端子から同一導体上にある他の回路接続端子へと枝ＳＣが伸び、回路枝ＳＣ間の相互作用を記述する回路素子を備える回路網とする。図１２に定義した回路網を示す。
【０１３６】
ここで、節点アドミタンス行列から等価回路の導出方法について説明する。導出の手順は、下記▲１▼、▲２▼、▲３▼の手順となる。
▲１▼‘節点アドミタンス行列Ｙ’から‘枝アドミタンス行列Ｄ’を求める。
▲２▼‘枝アドミタンス行列Ｄ’から逆行列である‘枝インピーダンス行列Ｚ’を求める。
▲３▼‘枝インピーダンス行列Ｚ’から等価回路を作成する。
なお、節点と枝との関係は、図２４に示したように表される。
【０１３７】
ここで、インシデンス行列とは、上述した文献にも記載されているとおり広く知られているが、‘節点’と‘枝’との接続関係を表す行列である（図２５参照）。節点と枝との接続関係は、枝の本数に制限がなければ、無限の組み合わせがある。すなわち、インシデンス行列Ａの列ベクトルをａとすると、以下の式（２１５）と表される。
【０１３８】
【数３０】
【０１３９】
回路網の独立な枝（これを‘木’と呼ぶ）の数は、非連結な回路網（枝で連結されていない回路網）の数をｋ、全回路網の節点の数をｎとすると、ｎ−ｋ本の‘木’が存在する。例えば、図２６に示すような、２つの非連結な回路網があった場合、全節点数は７であるから、７−２＝５の木が存在する。ここで、ｎ―ｋ本の‘木’をベクトルｔとすると、インシデンス行列Ａの各列ベクトルａは木ベクトルｔの一時結合で式（２１６）のように表すことができる。
【０１４０】
【数３１】
【０１４１】
したがって、インシデンス行列Ａは、下式（２１７）のように表すことができる。
【０１４２】
【数３２】
【０１４３】
そこで、節点アドミタンス行列ＹとＤとの関係は下式（２１８）のようになる。
【０１４４】
【数３３】
【０１４５】
ここでインシデンス行列Ａおよび枝アドミタンス行列Ｄを新たに、下式（２１９）と置く。
【０１４６】
【数３４】
【０１４７】
そうすると節点アドミタンス行列と枝アドミタンス行列との関係は以下の式（２２０）となる。
【０１４８】
【数３５】
【０１４９】
これは、木以外の枝を含むいかなる回路網も、木のみからなる回路網に縮約できることを意味している（図２７（ａ），（ｂ）参照）。木のみからなる回路網として、各連結された回路網において基準節点を選び、そこから他の節点へと枝が伸びた回路網を選ぶ。例えば、図２７（ｂ）の木のみからなる回路網の場合、縮約したインシデンス行列は以下となる。
【０１５０】
【数３６】
【０１５１】
このように、縮約したシンシデンス行列Ａ’は、式（２２２）のように、単位行列部Ｅと、各連結回路網の基準となる節点部が−１である行列Ｂの部分に分けることができる。
【０１５２】
【数３７】
【０１５３】
したがって、節点アドミタンス行列と枝アドミタンス行列の関係は、以下の式（２２３）となる。
【０１５４】
【数３８】
【０１５５】
すなわち、節点アドミタンス行列Ｙの部分行列がすでに枝アドミタンス行列Ｄとなっている。しかし、等価回路を導出するには、Ｄの逆行列である枝インピーダンス行列Ｚを求めなければならない。これを求める方法として節点アドミタンス行列のＲａｎｋ計算がある。すなわち、節点アドミタンス行列として、下式（２２４）のＹ行列が与えられた場合、
【０１５６】
【数３９】
【０１５７】
Ｙ行列の左辺から変換行列Ｐを掛けて、以下の式（２２５）の行列となる変換を行う。
【０１５８】
【数４０】
【０１５９】
式（２２５）において、Ｅは対角成分のみが１で、それ以外が０となる行列（単位行列）であり、０はすべての成分が０である行列である。このとき、変換行列の各成分は以下の式（２２６）となる。
【０１６０】
【数４１】
【０１６１】
これにより、変換行列Ｐの部分行列が求める枝インピーダンス行列Ｚとなることがわかる。
【０１６２】
つぎに、枝インピーダンス行列Ｚから等価回路を導出する。まず、枝インピーダンス行列Ｚについて説明する。下式（２２７）に示した回路の場合、枝電圧ベクトルｖ、枝電流ベクトルｉ、枝インピーダンス行列Ｚとの関係は、以下の通りとなる。
【０１６３】
【数４２】
【０１６４】
これにより、枝インピーダンス行列Ｚから等価回路が求まる。
【０１６５】
以上の手法により、インダクタンス及び抵抗に対するインピーダンス行列Ｚをそれぞれもとめ、これらの直列接続により、図１５に示した等価回路を導出する。
【０１６６】
次に、図１5に示した回路網において、各回路枝ＳＣのインピーダンスＺのR、L成分、および、これらの相互作用成分を求める。まず、Rと各R間の相互作用成分を求める。図１０に示すR成分に対する節点アドミタンス関係式（５１）において、行列の基本変形により、各連続導体の基準となる端子以外に対応する行列の対角成分が１となるように変形すると、図１３Ａに示す行列関係式（５３）が得られる。これより、図１３Ｂおよび図１３Ｃに示す二つの関係式（５４）、（５５）が得られる。
【０１６７】
図１３Ｂに示す式は、枝電圧と枝電流の関係を表わしている。また、右辺行列の対角成分が、図１２の回路網における各枝の抵抗Rに対応する。行列のそれ以外の成分が、各R間の相互作用に対応する。
【０１６８】
図１１に示す、インダクタンス（L）に対する節点アドミタンス関係式（５２）に対しても同様の変換が可能である。この変換結果を図１４に示す。Lの場合もRと同様に、図１４に示す（５６）式の右辺行列の対角成分が、図１２の回路網における各枝のインダクタンスL、それ以外の成分が各L間の相互インダクタンスMとなる。
【０１６９】
図１３Ｂの（５４）式が示すように、各抵抗間の相互作用は、同一導体にある枝間のみしか存在しない。一方、図１４の（５６）式が示すように、各インダクタンス間の相互インダクタンスMは、全てのインダクタンス間に存在する。これより、図３Ｂおよび図４に示すようなＰＣＢに対して、本実施形態による等価回路は、図１５に示すような木構造の回路構成となる。また、図１５に示す回路網のノード（節点）および枝数を表３に、Rおよび相互R、L、Mの数を表４にそれぞれ示す。図１５では、接続端子Ｔ１から３本の回路枝ＳＣが設けられている。そして、各回路枝ＳＣには、それぞれ抵抗ＲとインダクタンスＬとが直列に接続されている。なお、Ｒ間に記載されている実線矢印は、抵抗間の相互作用を示す。また、Ｌ間に記載されている破線矢印は、インダクタンス間の相互インダクタンスを示す。
【０１７０】
【表３】
【０１７１】
【表４】
【０１７２】
ステップＳ１０５において、回路解析ソフトウェアのデータフォーマットに従い、等価回路を出力する。図１６に、本発明による、図３ＢのＰＣＢに関する等価回路を、汎用回路解析ソフトSPICEのデータフォーマットにしたがって出力したデータの一部分を示す。ここで、データＤｔ６は、回路接続端子名であって、最後の番号が端子番号に相当する。データＤｔ７は、電流参照のための電圧源データである。
【０１７３】
データＤｔ８は、回路網の各枝に対する抵抗ＲおよびインダクタンスＬのデータである。Ｄｔ９は、回路枝の各Ｌ間の相互インダクタンスＭである。Ｄｔ１０は、回路網の各Ｒ間の相互抵抗である。
【０１７４】
以上のようにして得られた等価回路は、図１５に示すように、各４個の接続端子間にツリー構造の３本の回路枝が配置されるという極めて簡単な構造となっている。図６に示す複雑なメッシュ構造の回路網と比べると非常に簡単な回路網となっている。従って、この回路網を設ける計算量も少なくてすむ。また、回路網を用いての回路の動作特性の解析も、簡単になり、計算量も低減可能となる。
【０１７５】
次に、本発明に係る第２の実施形態を説明する。本実施形態は、前述のようにして得られた等価回路を用いて、回路解析を行う例である。
【０１７６】
図１７に、図３ＢのＰＣＢに対する等価回路を用いた回路解析における回路網のイメージを示す。図１７に示すように、端子Ｔ１−Ｔ５間に方形波の電圧源ＰＳと抵抗Ｒを直列に接続し、端子Ｔ２−Ｔ６間、Ｔ３−Ｔ７間、および、Ｔ４−Ｔ８間には、全て容量0.1nFのコンデンサＣを接続してある。抵抗Ｒは、例えば、５Ωの抵抗値を有する。本実施形態による等価回路を用いた回路解析における電圧源ＰＳの電圧波形を図１８に示す。また、電圧源ＰＳを流れる電流波形を図１９に示す。図１９の電流波形より、電圧源、抵抗およびコンデンサの単純な回路網でも、導体形状により複雑な電流波形を示すことがわかる。
【０１７７】
この回路解析において、各時刻におけるＴ１〜Ｔ８の外部接続端子に対する電圧値を導出し、この値を持つ電圧源が、例えば、図３ＢのＰＣＢにおける各外部接続端子に接続された状態の電流分布を、有限要素法、モーメント法等のコンピュータシミュレーションにより再現することができる。これにより、図１７に示すような、外部端子に電圧源、コンデンサ等の回路要素が接続された状態でのＰＣＢにおける電流分布を再現することができる。図２２Ａ、図２２Ｂに、コンピュータによる基板電流分布シミュレーションの結果を示す。図２２Ａおよび図２２Ｂにおいて、それぞれ実線は、電流の流線を示す。
【０１７８】
導体上の電流分布の再現方法について簡単に説明する。まず、導出した等価回路に、電圧源やコンデンサ、ドライバなどの素子モデルを組み合わせ、回路解析する。例えば、図２８に示したように導出した等価回路の▲１▼〜▲６▼の各ノードに電圧源、コンデンサ、ドライバを接続する。このとき、周波数領域や時間領域の解析に対して、等価回路の▲１▼〜▲６▼の各ノードにおける電圧Ｖを求める。各周波数や各時刻に対して、各ノードにおける電圧ベクトルＶを、等価回路に接続された電圧源と見なして、上述の式（２０５）、（２１０）において、電流ベクトルＴを導出することで、導体上電流分布が再現できる。
【０１７９】
次に、本発明による等価回路を用いた回路解析と、本発明によらな等価回路を用いた回路解析とを比較する。まず、回路解析に最低限必要なメモリ容量を比較する。本発明による等価回路の場合、節点数とコンダクタンス行列の要素数の合計は７２である。これより、解析に最低限必要なメモリ容量は単精度（4byte）型変数の場合２８８byteである。これは、従来技術による等価回路における場合（約１０Mbyte）に比べ、約1/33800である。また、解析で取り扱う変数が従来技術に比べ少ないため、解析時間の高速化も実現している。さらに、本発明では、等価回路の精度を上げるために、メッシュ数の多い複雑なモデリングを行っても、等価回路を構成する回路網は、導体上の回路接続端子数の２乗規模であって、それほど変化しない。これにより、従来技術よりも小さな回路網で高精度な等価回路が作成可能である。
【０１８０】
すなわち、従来法と同程度の解析精度を有する等価回路モデルを本発明手法により作成した場合、従来法に比べ等価回路を構成する素子数やノード数を大幅に削減可能である。これにより、等価回路を用いた回路解析において、従来法に比べ使用するメモリ容量を大幅に少なくすることができ、また解析時間も大幅に短縮することが可能である。また、本発明による等価回路を用いて、回路応答をコンピュータ上で解析し、その解析結果から等価回路に置き換える前の体系の電流分布をコンピュータ上で解析することも可能である。
【０１８１】
【発明の効果】
本発明によれば、目的の精度を確保して、回路網を構成する素子数を大幅に削減した等価回路を導出することができる。
【０１８２】
また、本発明によれば、等価回路の解析結果を用いて、元の複雑な回路網の電流分布や電圧分布等を再現することが可能となる。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施形態による等価回路を模式的に湿す回路図。
【図２】 図２は、従来のPEEC方による等価回路作成手順を示すフローチャート。
【図３】 図３Ａは、伝導ノイズ、放射ノイズの発生メカニズムを示す説明図、図３Ｂは、入力を受け付けたＰＣＢの導体のみのジオメトリを示す斜視図。
【図４】 図４は、従来技術および本実施の形態において、ＰＣＢ導体を、その厚さを無視して、２次元平面で近似し、三角形要素２２１にてメッシュデータを可視的に表示する説明図。
【図５】 図５は、従来技術において、三角メッシュの中心部にノードを置き、このノードと隣接する３つの三角メッシュ中心部のノードとを結ぶようにして設けた等価回路網の一例の一部を示す回路図。
【図６】 図６は、従来技術によりＰＣＢに対して求めたR，L，Mからなる回路網を示す説明図。
【図７】 図７は、従来技術によりＰＣＢ等価回路を、汎用回路解析ソフトウェアSPICEのデータフォーマットにしたがって出力したデータの一部分を示す説明図。
【図８】 図８Ａは、従来法による等価回路網を、枝および素子を減じて書き換えたものを模式的に示す回路図、図８Ｂは、従来法による等価回路網から一部の回路網を抜き出したものを模式的に示す回路図。
【図９】 図９は、本発明の一実施形態による等価回路の生成手順の一例を示すフローチャート。
【図１０】 図１０は、本発明の一実施の形態によるＰＣＢに対するR成分の節点アドミタンス関係式を示す説明図。
【図１１】 図１１は、本発明の一実施の形態によるＰＣＢのL成分に対するアドミタンス関係式を示す説明図。
【図１２】 図１２は、本発明の一実施の形態において基準の回路接続端子から他の接続端子を結ぶ回路枝で構成される回路網の基本構成の一例を示す説明図。
【図１３】 図１３Ａ〜図１３Ｃは、本発明の一実施の形態において節点アドミタンス関係式から導かれる行列関係式を示す説明図。
【図１４】 図１４は、本発明の一実施の形態において節点アドミタンス関係式からの変換結果を示す説明図。
【図１５】 図１５は、本発明の一実施の形態で得られる等価回路網の構成を示す説明図。
【図１６】 図１６は、本発明の一実施の形態による、ＰＣＢ等価回路を、汎用回路解析ソフトSPICEのデータフォーマットにしたがって出力したデータの一部分を示す説明図。
【図１７】 図１７は、本発明の一実施の形態において、図３ＢのＰＣＢに対する等価回路を用いた回路解析における回路網のイメージを示す説明図。
【図１８】 図１８は、本実施形態による等価回路を用いた回路解析における電圧源ＰＳの電圧波形を示す波形図。
【図１９】 図１９は、本発明の一実施の形態において、電圧源を流れる電流波形を示す波形図である。
【図２０】 図２０は、本発明の一実施の形態において、木構造の回路網のモデルを示す説明図。
【図２１】 図２１は、本発明の実施形態において等価回路の生成に用いる情報処理システムのハードウェア構成を示すブロック図。
【図２２】 図２２Ａおよび図２２Ｂは、本発明により求められた等価回路を用いて行われたコンピュータシミュレーションによる電流分布を示す説明図。
【図２３】 図２３は、本発明の一実施の形態における、堂体表面の電流を駆動する電圧源の位置を示す行列Ｃtを説明する説明図。
【図２４】 図２４は、本発明の一実施の形態において、節点アドミタンス行列から等価回路の導出の説明に用いる、等価回路ならびに行列式の節点表示及び枝表示の対応、節点と枝との関係をそれぞれ示す説明図。
【図２５】 図２５は、本発明の一実施の形態で用いるインシデンス行列と回路網との関係を示す説明図。
【図２６】 図２６は、本発明の一実施の形態で、非連結な回路網の全節点数と木の数との関係を示す説明図。
【図２７】 図２７（ａ）および図２７（ｂ）は、本発明の一実施の形態において、木と枝を含む回路網を、木のみからなる回路網に縮約できることを示す説明図。
【図２８】 図２８は、本発明の一実施の形態において、導出した等価回路から導体上の電流分布を再現する際に、導体上のノードに電圧源等を接続した状態を示す説明図。
【符号の説明】
１００…ＰＣＢ、１１０…ＬＳＩ、１２０…ＰＣＢ電源・GND層、１２０ａ…第１層、１２０ｂ…第２層、１３０…電源ケーブル、２２０ａ、２２０ｂ…２次元平面、２２１…三角形要素、５００…上方処理システム、５１０…コンピュータ、５１１…ＣＰＵ、５１４…記憶装置、５２１…キーボード、５２２…マウス、５３０…表示装置。
【発明の属する技術分野】
本発明は、回路網を等価回路により表現するための技術に係り、特に、精度を確保して少ない構成素子で等価回路を表現する技術に関する。
【０００２】
【従来の技術】
LSI動作周波数の高速化に伴い、このようなLSIを搭載した電子機器からの放射、伝導ノイズによる他の電子機器への障害（EMI）が問題となっている。このEMI問題に対して、これまでは、試作品、製品に対して、個別的に放射を抑制すること、電動のノイズを低減することについて、試行錯誤的に対処していた。しかし、対処療法的な対策では、製品開発コスト、開発期間の増加を招き、結果として、他社製品との競争力の低下につながる。このようなことから、製品設計段階で、放射の抑制、および、伝導ノイズの低減を考慮した設計が必要となる。
【０００３】
放射および伝導ノイズは、LSIの高速スイッチング動作で生じる高周波電流が原因で発生する。すなわち、図３Ａに示すように、LSI１１０内部で発生した高周波電流は、プリント回路基板（ＰＣＢ）１００の電源・GND層１２０、および、電源ケーブル１３０へと伝播し、これが伝導ノイズＣＮとなる。また、この伝導ノイズＣＮによるＰＣＢ電源・GND層１２０の共振、また、電源ケーブル１３０自身のアンテナ作用により、電磁波として放射される。この電磁波が放射ノイズＲＮとなる。従って、伝導ノイズ、放射ノイズの抑制を考慮した電子機器の設計を行うには、LSI動作時においてＰＣＢを伝播する高周波電流の高精度な予測評価技術が必要となる。
【０００４】
LSI動作時においてＰＣＢへ伝播する高周波電流の予測・評価には、回路解析による方法が一般に用いられる。これは、LSI動作状態における電子機器の電気的な特性（電流・電圧波形など）をコンピュータシミュレーションにより再現し、EMIで問題となる箇所を特定するものである。これには、LSI動作状態の電気的特性を高精度に再現するＰＣＢの等価回路モデル化技術が必要不可欠である。
【０００５】
ここでは、等価回路作成法であるPEEC“Partial Element Equivalent Circuit”法を例にとり、インダクタンス（L）および抵抗（R）による等価回路作成技術を説明する。図２は、PEEC法による等価回路作成の作業フローを示している。この作業フローに従い、ＰＣＢの等価回路を作成する。この等価回路の作成は、コンピュータにより行われる。
【０００６】
ステップＳ１０１において、ＰＣＢ導体のジオメトリおよび材質情報のコンピュータへの入力を受け付ける。ここで、ＰＣＢには、ガラスエポキシ等の絶縁体層がある。この入力の際には、導体部分の形状のみ入力する。
【０００７】
図３Ｂに、入力を受け付けたＰＣＢの導体のみのジオメトリを示す。図３ＢのＰＣＢは、大きさ100mm×100mm、導体厚35μm、材質Cu、層間1mmの２層構造となっており、第1層１２０ａおよび第２層１２０ｂにそれぞれ４個づつ、計８個の回路接続用端子Ｔ１〜Ｔ８がある。
【０００８】
ステップＳ１０２において、導体ジオメトリデータからメッシュデータを作成する。図３ＢのＰＣＢ導体ジオメトリデータから作成したメッシュデータを図４に示す。表皮効果の影響を考慮しないと導体の厚さ方向では電流は一様に流れるため、図４では、ＰＣＢ導体を、その厚さを無視して、２次元平面２２０ａおよび２２０ｂで近似し、三角形要素２２１にてメッシュデータを作成している。
【０００９】
ステップＳ１０３において、等価回路の回路網を定義し、各枝の抵抗（R）、インダクタンス（L）および各インダクタンス間の相互インダクタンス（M）を導出する。PEEC法では、三角メッシュの中心部にノード（Ｎ）を置き、このノードと隣接する３つの三角メッシュ中心部のノードとを結ぶように回路網を定義する。この回路網の各枝は、RとLの直列接続となり、各L間には相互インダクタンスMが存在する。この回路網を図５に示す。表１に、図４のメッシュデータにおけるノード数および回路網の枝数を示す。この回路網の各枝に対して、抵抗（R）、インダクタンス（L）および各インダクタンス間の相互インダクタンス（M）を計算により求める。R、L、M導出の詳細は、K.J.Scott ,`Practical Simulation of PRINTED CIRCUIT BOARD and related structures',RESEARCH STUDIES PRESS LTD.,Englandに記載されている。
【００１０】
【表１】
ステップＳ１０４において、回路網の各枝に対して求めたR、Lおよび各L間のMをまとめて1つの回路網にする。図３Ｂおよび図４のＰＣＢに対して求めたR，L，Mからなる回路網を図６に示す。なお、図６はわかりやすくするため、全体の回路網から枝を減じて示してある。図６に示すように、回路網には回路接続端子Ｔ１〜Ｔ８以外の中間ノードＮが複数存在し、RとLが直列接続された枝ＳＣでマトリクス状に接続され、ＰＣＢ導体形状を忠実に再現したモデルとなっている。表２に、図３ＢのＰＣＢに対する等価回路を構成するR，L，Mの個数を示す。
【００１２】
【表２】
ステップＳ１０５において、回路解析ソフトのデータフォーマットに従い、等価回路を出力する。図７に、図３ＢのＰＣＢ等価回路を、汎用回路解析ソフトウェアSPICEのデータフォーマットにしたがって出力したデータの一部分を示す。図７において、４種類のデータＤｔ１〜Ｄｔ４が示されている。データＤｔ１は、回路接続端子名であって、最後の番号が図３Ｂに示すようなＰＣＢの端子番号を示している。なお、図７では、６個の端子が存在している場合の例である。Ｄｔ２は、電流参照のための電圧原のデータである。Ｄｔ３は、回路網の各枝に対する抵抗ＲおよびインダクタンスＬのデータである。この例では、Ｒ：４５６９個、Ｌ：４５６９個存在する。Ｄｔ４は、回路網の各Ｌ間の相互インダクタンスＭである。この例では、Ｍ：２０８７５６１個存在する。
【００１４】
【発明が解決しようとする課題】
LSI動作時においてＰＣＢへ伝播する高周波電流の予測・評価には、ＰＣＢ等価回路モデルにLSI等のデバイスモデルを組込み、回路解析によるシミュレーションを行う。回路解析には節点解析法が用いられる。これは、入力された回路網に対して、各節点電圧を未知数としコンダクタンス関係式を解くものである。このコンダクタンス関係式を（１０１）式に示す。
【００１５】
【数１】
ここで、nは回路網のノード数であり、Gは n×n のコンダクタンス行列、V1〜VnおよびI1〜Inはそれぞれ節点電圧および節点電流を表わす。この方程式をコンピュータにより解く場合、n個の節点電圧およびn×n個のコンダクタンス行列を格納するメモリ容量が最低限必要である。図６の回路網の場合、節点電圧とコンダクタンス行列ｌにおける要素数の合計は２５７７６３０個となる。これら全てを単精度（４byte）型実数で格納すると１０３１０５２０byte（約１０Mbyte）のメモリ容量が必要である。
【００１７】
実際の電子機器に使用されているような複雑形状ＰＣＢでは、従来技術で等価回路を作成すると、図３ＢのＰＣＢの場合に比べ、等価回路を導出する際のメッシュ数がさらに多くなる。このため、等価回路のノード、および、枝数が膨大なる。その結果、これを用いた回路解析では、より多くのメモリ容量と解析時間とを必要とする。また、メモリ容量および解析時間を現実的に利用可能な大きさに制限すると、要素数の多い複雑なモデリングが不可能となる。そのため、簡素化したモデル化にならざるを得ず、解析精度が悪くなる問題がある。
【００１８】
そこで、本発明の第１の目的は、目的の精度を確保して、回路網を構成する素子数を大幅に削減した等価回路を導出する方法を提供することにある。
【００１９】
また、本発明の第２の目的は、等価回路の解析結果を用いて、元の複雑な回路網の電流分布や電圧分布等を再現することにある。
【００２０】
【課題を解決するための手段】
本発明によれば、導体と、それを支持する誘電体と、複数設けられた外部との入出力端子とを有し、内部に電流の湧き出し源および消失源がなく、電流および電圧の入出力量に対して線形性および相反性が成り立ち、かつ、内部における電気的特性が時間に関して不変であるような対象について、コンピュータにより等価回路を導出する。その際、等価回路の決定の対象となる基板における導体の形状を特定するジオメトリ情報、および、基板の材質を特定する材質情報の入力を受け付ける。受け付けたジオメトリ情報に基づいて、対象の導体の形状をメッシュで区画して表現するメッシュデータを生成して記憶する。前記メッシュデータから、節点アドミタンス行列を求めて記憶する。前記メッシュデータに基づいて、節点数、独立の回路網数を求め、いずれかの基準節点から他の節点を放射状に結ぶ木構造の接続関係を決めるインシデンス行列を決定し、前記求められた節点アドミタンス行列と、インシデンス行列とで、等価回路網の構造を決定し、等価回路の素子の値を決定する。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について、それぞれ図面を参照して説明する。
【００２２】
本発明は、外部との入出力端子を複数有し、内部に電流等の湧き出し源や消失源がなく、電流および電圧等の入出力量に対して線形性および相反性が成り立ち、かつ内部の特性が時間不変であるような性質を持つ体系に適用される。すなわち、本発明の適用は、そのような条件が満足される体系であることを前提とする。そのような体系に該当する典型的になものとして、導体を有するプリント回路基板（ＰＣＢ）が挙げられる。本発明は、例えば、ＰＣＢの解析に適用される。以下の例では、ＰＣＢ導体を対象として説明する。
【００２３】
また、本発明では、対象となるＰＣＢ導体を外部との入出力端子のみから構成され、体系の連続成分ごとに木構造となるように、該入出力端子間に回路枝を持ち、前記回路枝間の相互作用を記述する回路素子を備える等価回路で表わすものとする。この回路網は外部回路を接続する端子のうち、各連続領域において基準となる端子から他の端子へ回路枝が放射状に伸びた木構造であり、インダクタンスと抵抗の直列接続からなる枝と、各インダクタンス間の相互インダクタンス、および同一連続領域にある各抵抗間の相互抵抗で表わされる。
【００２４】
また、前記表現された等価回路を用いて回路応答をコンピュータ上で解析し、その解析結果から、内部に電流等の湧き出し源や消失源がなく、電流等の該端子からの入力量と出力量が常に一致している体系における、外部との接続端子のみの電位等を抽出し、これを電源等として、等価回路に置き換える前の体系の電流分布等をコンピュータ上で解析することができる。
【００２５】
なお、本実施の形態の説明で用いられる木、枝、節点行列、シンシデンス行列等の文言は、回路網の分野においてはよく用いられる周知の文言である。これらの文言が説明されている参考文献として、小澤孝夫著，「電気回路Ｉ−基礎・交流編」，昇晃堂，ｐｐ１２５−１９７がある。また、本実施の形態で説明される数式の導出方法についても、上記文献に参考となる記載がある。
【００２６】
ここで、実施形態の説明に先立ち、本発明の等価回路導出の原理について説明する。
【００２７】
図８Ａに、従来法による部分回路網ＰＮと、それに接続された外部回路網ＥｘＮを示す。一方、本発明の第１の実施形態である等価回路の基本構造を図１２に示し、等価回路を図１に示す。図１２において、外部回路は、図示していないが、図８Ａに示すものと同様の回路が接続される。図８Ａに示す部分回路網ＰＮが、例えば、図１に示す等価回路に変換される。本発明の等価回路網には、図１に示すように、外部回路ExNとの接続節点である外部接続端子Ｔ１〜Ｔ８が存在し、かつ、これら以外には、回路節点は存在しない。また、これらの節点（外部接続端子）Ｔ１〜Ｔ８間は、独立木を構成する回路枝ＳＣと、これらの枝ＳＣ間の相互インピーダンスINＺ（相互Ｒおよび相互Ｌ）とで結ばれる構造となっている。
【００２８】
次に、等価回路を導出する前の図８Ａの回路網と、本発明による、図１の等価回路が同等であることを示す。
【００２９】
まず、枝電圧ｖと枝電流ｉに対する回路網の行列方程式を求める。図８Ａの内部回路網の各枝に対して枝電圧ｖと枝電流ｉの関係は、枝のインピーダンスｚを用いて（１）式となる。
【００３０】
ｖ＝ｚｉ………（１）
【００３１】
これより、各枝電圧を成分に持つベクトルｖv（以下、表記の都合で、ベクトル量については、添え字ｖを付す。）と、各枝電流を成分にもつベクトルｉvにより行列方程式（２）が得られる。
【００３２】
ｖv＝Ｚｉv………（２）
【００３３】
このとき、行列Ｚの対角成分は各枝のインピーダンスｚであり、それ以外の成分は各枝間の相互インピーダンスとなる。行列Ｚは正則行列であり、この逆行列Ｄyが存在する。これにより、（２）式の行列方程式は（３）式となる。
【００３４】
Ｄyｖv=ｉv， Ｄy=Ｚ-1………（３）
【００３５】
次に、各節点の電圧（節点電圧）Ｖと節点へ流入する電流（節点電流）Ｉに対する回路網の節点行列方程式を求める。ここで、回路網の枝と節点の接続関係を表すインシデンス行列Ａを導入する。行列Ａの列は回路網の枝に、行は回路網の節点にそれぞれ対応し、番号ｊ節点から番号ｋの枝が出る場合には、行列Ａの（ｊ，ｋ）成分は“１”となり、この逆に枝が入る場合には“−１”となり、それ以外は“０”となる。
【００３６】
例えば、図８Ａの部分回路網の、ある一部分を抜き出した回路網を図８Ｂに示す。図８Ｂにおいてｏ，ｐ，ｑ，ｒ，ｓは、部分回路での節点を表わす。ｂ１〜ｂ７は、回路網の枝を表わす。図８Ｂの回路網に対するインシデンス行列Ａexは（４）式となる。
【００３７】
【数２】
（４）式において、行列Ａexの各行は節点ｏ〜ｓに対応している。各列は枝ｂ１〜ｂ７に対応している。
【００３９】
同様の方法で、図８Ａの部分回路網に対するインシデンス行列をＡとする。また、節点電圧を成分にもつベクトル（節点電圧ベクトル）をＶv、節点電流を成分に持つベクトル（節点電流ベクトル）をＩvとする。枝電圧ベクトルｖvと節点電圧ベクトルＶvおよび枝電流ベクトルｉvと節点電流ベクトルＩvとの間にはインシデンス行列Ａにより（５）式の関係がある。
【００４０】
ｖv＝ＡtＶv
Ａｉv＝Ｉv ………（５）
【００４１】
ここで、添字ｔは行列の行成分と列成分を入れ替えた転置を表わす。（５）式の関係より、（３）の行列方程式は、（６）の節点方程式となる。
【００４２】
ＡＤyＡtＶv＝Ｉv………（６）
【００４３】
これは、節点電圧ベクトルＶと節点電流ベクトルＩの関係式であり、さらに（７）式で表される。
【００４４】
ＹＶv＝Ｉv
Ｙ＝ＡＤyＡt………（７）
ここで、Ｙは節点アドミタンス行列と呼ばれる。
【００４５】
次に、回路網の節点行列方程式を縮約する。節点行列方程式（７）に対して、節点電圧ベクトルＶvを外部回路と接続する部分の節点電圧ベクトルＶvrと内部節点の節点電圧ベクトルＶveに分ける。同様に、節点電流ベクトルＩvも外部回路と接続する部分の節点電流ベクトルＩvrと内部節点の節点電流ベクトルＩeとに分ける。節点アドミタンス行列もこれに対応した部分行列に分けると、（７）の節点方程式は（８）式となる。
【００４６】
【数３】
（８）式より、２つの節点行列方程式（９）、（１０）が得られる。
【００４８】
Ｙ11Ｖvr＋Ｙ12Ｖve＝Ｉvr………（９）
【００４９】
Ｙ21Ｖvr＋Ｙ22Ｖve＝Ｉve………（１０）
【００５０】
部分回路に電流の湧き出し源や消失源がないため、外部回路と接続しない内部節点電流ベクトルＩveは０となる。Ｉvrにおいて恒常的に０となる成分が存在しなければ、Ｙ22は逆行列を持つ。これにより外部回路と接続しない節点電圧ベクトルＶveは（１１）式となる。
【００５１】
Ｖve＝−Ｙ22 -1Ｙ21Ｖvr………（１１）
【００５２】
（１１）式より、（６）式の節点方程式は、外部回路と接続する節点のみに対する節点方程式（１２）に縮約することができる。
【００５３】
Ｙ’Ｖvr＝Ｉvr
Ｙ’＝Ｙ11−Ｙ12Ｙ22 -1Ｙ21 ………（１２）
【００５４】
ここで、外部回路と接続する節点のみに対する縮約した節点アドミタンス行列を新たにＹ’とおいた。
【００５５】
次に、縮約した節点行列方程式（１２）に対しての回路網を定め、そのインピーダンス行列を求める。節点行列方程式（１２）に対応する回路網は図１となる。図１の回路網は各連結部分において基準となる節点が１つ存在し、これから木構造となるように連結部分の各節点へ枝が伸びている。ここで外部回路と接続する節点電流ベクトルＩvrを、新たに定義した回路網の基準となる節点の部分ベクトルＩvkとそれ以外の節点の部分ベクトルＩvnとに分ける。同様に、節点電圧ベクトルＶrも回路網の基準となる部分ベクトルＶvkとそれ以外の部分ベクトルＶvnに分ける。これを（１３）式に示す。
【００５６】
【数４】
また、新たに定義した回路網に対する枝電圧ベクトルをｖv’、枝電流ベクトルをｉv’とすると、節点電圧ベクトルＶvrと節点電流ベクトルＩvr、との関係は（１４）式となる。
【００５８】
【数５】
ここで、Ｂは基準となる節点部分を表わし、各連結成分に対して基準節点部分が“−１”、それ以外は“０”となる行列である。（５）式の関係より、新たに定義した回路網のインシデンス行列（これをＡ’とする）は（１５）式となる。
【００６０】
【数６】
ここで、Ｅnは、部分回路網の基準となる端子以外の部分を表わす単位行列である。また、枝電圧ベクトルVv’と枝電流ベクトルｉv’は、アドミタンス行列Ｄy’により（１６）式の関係がある。
【００６２】
Ｄy’ｖv’＝ｉv’………（１６）
【００６３】
（１４）、（１５）、（１６）式の関係を用いると、節点アドミタンス行列Ｙ’は（１７）式となる。
【００６４】
【数７】
（１７）式より、節点アドミタンス行列Ｙ’の部分行列が新たに定義した回路網のアドミタンス行列Ｄy’となっており、この逆行列Ｚ’が新たに定義した回路網のインピーダンス行列となる。
【００６６】
ｖv＝Ｚ’ｉv………（１７’）
【００６７】
次に、インピーダンス行列から等価回路を求める。インピーダンス行列Ｚ’の対角成分は自己インピーダンスであり、それ以外の成分が各枝間の相互インピーダンスとなる。
【００６８】
このようにして求めたインピーダンス行列から、汎用回路解析ソフトSPICEのネットリストを作成することができる。ここでは、周波数が充分高い領域で使用されるＰＣＢを想定する。周波数が充分高い領域では、インダクタンス成分が支配的となるため、抵抗の効果は無視することができる。その場合、インピーダンス行列Ｚ’は、インダクタンス行列Ｄzと扱うことができる。
【００６９】
インダクタンス行列Ｄzは、対角成分が各枝の自己インダクタンス、それ以外の成分が相互インダクタンスとなる。汎用回路解析ソフトSPICEのネットリストは、自己インダクタンスと各自己インタクダンス間の相互結合係数で構成されている。すなわち、インダクタンス行列をＤy＝（ｄij）、自己インダクタンスをＬi、インダクタンスＬi、Ｌi間の相互インダクタンスをＭij、結合係数Ｋijとすると、（１８）式、（１９）式の関係が得られる。
【００７０】
【数８】
（１８）式、（１９）式の関係を用いると、インダクタンス行列からSPICEのネットリストが作成できる。
【００７２】
このように、内部に電流等の湧き出源しや消失源がなく、線形かつ周波数の単一の関数である素子のみから構成された部分回路網は、部分回路網がそれ以外の外部回路網と接続する節点のみから構成され、該節点間の連結成分ごとに、木構造となるように該節点間に回路枝を持ち、前記回路間の相互作用を記述する回路素子を備えた回路網で記述できる。また前述の方法により、内部に電流や熱等の湧き出し源や消失源がなく、線形かつ周波数の単一の関数である素子のみから構成された部分回路網に対し、部分回路網がそれ以外の外部回路網と接続する節点のみから構成され、該節点間の連結成分ごとに、木構造となるように該節点間に回路枝を持ち、前記回路間の相互作用を記述する回路素子を備えた等価回路を作成できる。このように従来法では、等価回路網はモデル形状に依存しているため、複雑な形状に対しては等価回路を構成する素子数が膨大となったが、本実施例ではモデル形状や、もとの等価回路網の複雑さに依存しない。図５に示す従来法による等価回路では、回路網を構成する素子数が１９２であるのに対し、図１に示す本発明では等価回路の素子数は６、および相互インピーダンスが１５の合計２１となり、等価回路の素子数を１／９に削減できた。これにより、解析時間短縮やメモリ使用量削減といった効果がある。
【００７３】
ここで、前述した節点行列方程式（７）について、木構造を決めるインシデンス行列についてさらに説明する。
【００７４】
回路網がｎ個の節点からなり、ｍ個の枝で構成されている場合、インシデンス行列Ａpのｍ個の列ベクトルをａiとすると、インシデンス行列Ａは、（２０）式となる。
【００７５】
Ａ＝（ａ1，ａ2，…，ａm）………（２０）
【００７６】
さらに、回路網がｋ個の独立な回路網から構成されている（ただし、各回路網間の相互作用は存在する）場合、回路網の“木”の総数は、（ｎ−ｋ）である。この“木”をベクトルｔiで表すと、インシデンス行列Ａの各列ベクトルａiは、“木”のベクトルｔiの１次結合で表される。すなわち、ｃliを任意の実数として、（２１）式の関係を得る。
【００７７】
【数９】
これより、インシデンス行列Ａは、（２２）式で表すことができる。
【００７９】
【数１０】
したがって、節点アドミタンス行列Ｙは、（７）式の関係を用いると、（２３）式になる。
【００８１】
Ｙ＝（ｔ1，ｔ2，…，ｔn-k）ＣＤyＣt（ｔ1，ｔ2，…，ｔn-k）t
………（２３）
【００８２】
ここで、インシデンス行列および回路網のアドミタンス行列に対して、新たにＡ’＝（ｔ1，ｔ2，…，ｔn-k），Ｄ’y＝ＣＤyＣtとすると、節点アドミタンス行列Ｙは、（２４）式となる。
【００８３】
Ｙ＝ＡＤyＡt＝Ａ’Ｄ’yＡ’t………（２４）
【００８４】
ここで、ＥＣＴＡＳでは、離散化された導体表面の電流分布を（２５）式で記述する。
【００８５】
【数１１】
ここで、ＪおよびＴは、それぞれ電流ベクトル、電流ベクトルポテンシャルの法線成分である。Ｃは、これらの関係を表す行列である。また、Ｍ、Ｒは、それぞれ、インダクタンス行列、および、抵抗行列である。ＣtＴは、導体に接続された電圧源の効果を表す。すなわち、（２２）式に示すインシデンス行列は、木構造を示しており、複数の補木を含むいかなる回路網でも、その木のみからなる回路網に縮約できることを意味している。
【００８７】
節点アドミタンス行列Ｙの階数（これをＲＡＮＫで表す）を考える。インシデンス行列Ａ’の列成分ベクトルは、ｎ−ｋ個の“木”のベクトルから構成されており、“木”のベクトル群はすべて１次独立であるため、
RANK（Ａ’）＝ｎ−ｋ
となる。また、回路網のアドミタンス行列Ｄ’yは、（ｎ−ｋ）×（ｎ−ｋ）の正則行列であるため、
RANK（Ｄ’y）＝ｎ−ｋ
である。これより、節点アドミタンス行列Ｙの階数は、（２６）式となり、回路網の木の総数と一致する。
【００８８】
RANK（Ｙ）＝RANK（Ａ’Ｄ’yＡ’t）＝ｎ−ｋ ………（２６）
【００８９】
対象とする回路網がｎ個の節点からなり、ｋ個の独立な回路網が存在する場合、この回路網の“木”の数は、ｎ−ｋである。したがって、縮約されたインシデンス行列Ａ’は、ｎ−ｋ個の“木”のベクトルからなる。ここで、ｉ番目の独立な回路網に対して、基準となる節点からそれ以外の節点へ、放射状に枝が延びたような“木”のみからなる回路網を考える。例えば、図２０の左側に示す回路網から、同図右側に示す、放射状に枝が延びたような“木”のみからなる回路網を考える。回路を構成するすべての独立な回路網が、図２０に示すような回路網とした場合、節点および枝の順番を適当に選ぶと、インシデンス行列Ａ’は、（２７）式とおくことができる。
【００９０】
【数１２】
ここで、Ｅn-kは、（ｎ−ｋ）×（ｎ−ｋ）の単位行列であり、Ｂkは、各独立な回路網に対して基準となる節点に対応した行成分が“−１”で、それ以外の成分は“０”の行列である。節点電圧Ｖを、ｋ個の各独立な回路網の基準となる節点の部分Ｖkと、それ以外の部分Ｖn-kとに分ける。
【００９２】
【数１３】
（７）式の節点方程式は、（５）式、（６）式、（２７）式および（２８）式の関係を用いると、（２９）式となり、（３０）式を得る。
【００９４】
【数１４】
ここで、Ｖn-k＋Ｂt kＶkについて考える。Ｂkは、各独立な回路網に対して基準となる節点の行成分が“−１”の行列であり、Ｖkが基準となる節点の電圧ベクトル、Ｖn-kがそれ以外の節点の電圧ベクトルである。したがって、Ｖn-k＋Ｂt kＶkは、回路網の“木”に対する枝電圧ベクトルｖとなる。すなわち、（３０）式は、回路網の枝電圧と枝電流の関係を表す回路方程式（１６）となる。
【００９６】
これより、任意形状導体の節点アドミタンス行列Ｙが与えられた場合、この導体の集中定数化を行うには、節点アドミタンス行列Ｙに対し、（３１）式となる行の入れ替えを含む、変換行列Ｐを求めればよい。このとき、行列Ｐは、（３２）式に示す形となる。
【００９７】
【数１５】
ここで、Ｇは、入れ替えを表す行列である。したがって、行列ＰのＤ’ y -1成分が求めるインピーダンス行列Ｄｚとなる。そして、その回路網は、縮約されたインシデンス行列Ａ’に対応した、各領域の基準節点から放射状に延びた回路網となる。
【００９９】
次に、前述した原理を用いて、ＰＣＢについての等価回路を生成する本発明の実施形態について説明する。
【０１００】
図２１に、本実施形態において等価回路の生成に用いる情報処理システムのハードウェア構成を示す。図２１に示す情報処理システム５００は、コンピュータ５１０と、キーボード５２１およびマウス５２２と、表示装置５３０とを有する。コンピュータ５１０は、中央演算ユニット（ＣＰＵ）５１１と、リードオンリメモリ（ＲＯＭ）５１２と、ランダムアクセスメモリ（ＲＡＭ）５１３と、記憶装置５１４とを有する。記憶装置５１４は、例えば、ハードディスク装置で構成される。この記憶装置５１４には、オペレーティングシステムを含む、ＣＰＵ５１１が実行する各種プログラム、および、データが格納される。各種プログラムおよびデータの一部として、本発明の等価回路導出を行うためのプログラム、および、それに必要なデータが記憶される。等価回路を生成するプログラムには、対象導体からメッシュデータを生成するプログラム、節点アドミタンス関係式を導くプログラム、節点アドミタンス関係式から等価回路を作成するプログラム、および、回路解析ソフトのフォーマットで等価回路を出力するためのプログラムが含まれる。ここで、対象導体からメッシュデータを生成するプログラム、および、回路解析ソフトのフォーマットで等価回路を出力するためのプログラムについては、既に述べたように、従来用いられているプログラムを利用することができる。
【０１０１】
図２１の情報処理システム５００のコンピュータ５１０により、これらのプログラムを実行することで、例えば、図９に示すような手順で、等価回路を生成する。すなわち、コンピュータ５１０により、等価回路の決定の対象となる基板における導体の形状を特定するジオメトリ情報、および、基板の材質を特定する材質情報の入力を受け付ける手段と、受け付けたジオメトリ情報に基づいて、対象の導体の形状をメッシュで区画して表現するメッシュデータを生成して記憶する手段と、前記メッシュデータから、節点アドミタンス行列を求めて記憶する手段と、前記メッシュデータに基づいて、節点数、独立の回路網数を求め、いずれかの基準節点から他の節点を放射状に結ぶ木構造の接続関係を決めるインシデンス行列を決定する手段と、前記求められた節点アドミタンス行列と、インシデンス行列とで、等価回路網の構造を決定する手段と、等価回路網の素子の値を決定する手段とが実現される。
【０１０２】
次に、図９に示すフローチャートとを参照して、本発明の第１の実施形態による等価回路生成手順について説明する。ここでは、図３Ｂに示すようなＰＣＢと同様の二層構造のＰＣＢについての、等価回路生成を行う場合を例として説明する。ただし、説明を簡単にするため、図３Ｂとは異なる導体レイアウトを有するＰＣＢについての等価回路を導出する場合を例とする。そして、そのＰＣＢは、外部接続端子Ｔ１〜Ｔ８を有し、Ｔ１〜Ｔ４は、第１層に配置され、Ｔ５〜Ｔ８は、第２層に配置されるものとする。なお、説明の便宜上、第１層の導体部と、第２層の導体部とは、上下関係において重なり合わないレイアウトになっているものとする。
【０１０３】
図９に示す、本発明による等価回路導出の作業フローにおいて、ステップＳ１０１において、「ＰＣＢジオメトリ、材質情報の入力」、および、ステップＳ１０２において、「導体ジオメトリ情報からメッシュデータを作成」の各処理をまず行う。これらの処理は、前述した従来技術の処理と同様に行うことができる。例えば、ＰＣＢの設計データを予め記憶装置５１４に格納しておき、この記憶装置５１４から等価回路を生成する対象となるＰＣＢについての導体配線の設計データ、および、材質指定データを読み出すことにより行う。これらは、キーボード５２１およびマウス５２２による操作入力による指示を受け付けることで実行される。導体配線の設計データとしては、例えば、図１２に示すようなＰＣＢ３２０において、外部接続端子Ｔ１〜Ｔ８と、図示していない導体部分の形状を示すデータが存在する。
【０１０４】
なお、ＣＡＤソフトウェア、ドローイングソフトウェア等を用いて、キーボード５２１およびマウス５２２による操作を受け付けて、基板上での導体レイアウトの描画処理を行うことで、ＰＣＢ導体の幾何学的特徴の入力を受け付けることができる。そして、併せて、材質に関する情報の入力を行う。入力された情報は、ＲＡＭ５１３において記憶され、さらに、記憶装置５１４に保存される。
【０１０５】
ステップＳ２０３において、ステップＳ１０２で作成したメッシュの回路接続端子間における抵抗（R）およびインダクタンス（L）に対する節点アドミタンス関係式を求める。図１０に、図３Ｂに示すＰＣＢに対するR成分の節点アドミタンス関係式（５１）を、図１１に、図３Ｂに示すＰＣＢに対するL成分のアドミタンス関係式（５２）を示す。ここで、図１０および図１１の行列部分にあるＴ１〜Ｔ８、および、節点電圧V、節点電流Iの添字番号は、図１２のＰＣＢにおける回路接続端子番号に対応する。
【０１０６】
なお、図１０および図１１に示すRおよびLに対する節点アドミタンス関係式（５１）および（５２）は、次のようにして求める。
【０１０７】
まず、渦電流を規定する下記方程式（２０１）を用いて基本方程式を導出する。
【０１０８】
【数１６】
式（２０１）において、導体表面での電荷分布は、時間的に変動しないと仮定する。すなわち、電流密度に関して下式（２０２）が成り立つとする。
【０１１０】
【数１７】
これにより、電流密度ベクトルは、ベクトルポテンシャルＴで表される。さらに、導体を薄板近似、すなわち導体面と垂直な方向に電流は流れないと仮定すると、電流密度分布は以下の式（２０３）となる。
【０１１２】
【数１８】
式（２０３）において、ｎは導体面に対する法線ベクトルである。式（２０３）より、電流密度ベクトルｊは、スカラポテンシャルＴnで表されることがわかる。そこで、式（２０１）のｊをＴnに置き換え、離散化する。例えば、三角要素に離散化した場合、各頂点での値をＴi、Ｔj、Ｔkとすると任意の三角要素内におけるＴは、以下に表される。
【０１１４】
【数１９】
電流ベクトルｊは、Ｔを用いて以下の式（２０５）で表される。
【０１１６】
【数２０】
これにより、上記式（２０１）はＴにより以下に離散化される。
【０１１８】
【数２１】
式（２０６）において、行列Ｃtは、導体表面の電流を駆動する電圧源の位置を示す行列である。例えば、図２３に示すように、ノード▲１▼−▲２▼における電圧がＶ１で、ここから流れ込む電流がＩ１、ノード▲３▼−▲４▼における電圧がＶ２で、ここから流れ込む電流がＩ２、ノード▲５▼−▲６▼における電圧がＶ３で、ここから流れ込む電流がＩ３の場合、行列Ｃtは、以下の式（２０７）となる。
【０１２０】
【数２２】
また、各電圧源Ｖ１、Ｖ２、Ｖ３から流れ込む電流Ｉ１，Ｉ２、Ｉ３と導体平面上電流スカラポテンシャルＴとの関係は、下式（２０８）となる。
【０１２２】
【数２３】
インダクタンス及び抵抗に対するアドミタンス行列Ｙを導出するためには、式（２０６）を固有値解法で解く。すなわち、Γを固有値行列、Ｈを固有ベクトル行列、Ｅを単位行列とし、以下の式（２０９）の固有値問題を考える。
【０１２４】
【数２４】
式（２０９）により、もとの行列方程式（２０６）は、式（２１０）となる。
【０１２６】
【数２５】
式（２１０）において、ｕはＴを固有ベクトルの線径結合で表したときの各固有モードの大きさを意味する。
式（２１０）の左からＣＨΓ-1を掛け、式（２０８）の電流関係式を用いると、下式（２１１）となる。
【０１２８】
【数２６】
式（２１１）のｕの項は、抵抗の効果を表す。これより、インダクタンスに対する節点アドミタンス行列ＹLは、以下の式（２１２）となる。
【０１３０】
【数２７】
また、式（２１０）の左からＣＨを掛けると、下式（２１３）になる。
【０１３２】
【数２８】
式（２１３）のｕの項はインダクタンスによる効果を表す。これより、抵抗に対する節点アドミタンス行列ＹRは、以下の式（２１４）となる。
【０１３４】
【数２９】
ステップＳ２０４において、RおよびL成分に対する節点アドミタンス関係式から回路網を定義し、この各枝のRおよび相互R、LおよびMを導出し、等価回路を作成する。定義する回路網は、連続した導体上の任意の１端子を基準とし、この端子から同一導体上にある他の端子へ枝が伸びた回路網となる。ここでは、第１層と第２層の２つの連続導体に対して、それぞれ、Ｔ１およびＴ５の回路接続端子を基準とし、これらの端子から同一導体上にある他の回路接続端子へと枝ＳＣが伸び、回路枝ＳＣ間の相互作用を記述する回路素子を備える回路網とする。図１２に定義した回路網を示す。
【０１３６】
ここで、節点アドミタンス行列から等価回路の導出方法について説明する。導出の手順は、下記▲１▼、▲２▼、▲３▼の手順となる。
▲１▼‘節点アドミタンス行列Ｙ’から‘枝アドミタンス行列Ｄ’を求める。
▲２▼‘枝アドミタンス行列Ｄ’から逆行列である‘枝インピーダンス行列Ｚ’を求める。
▲３▼‘枝インピーダンス行列Ｚ’から等価回路を作成する。
なお、節点と枝との関係は、図２４に示したように表される。
【０１３７】
ここで、インシデンス行列とは、上述した文献にも記載されているとおり広く知られているが、‘節点’と‘枝’との接続関係を表す行列である（図２５参照）。節点と枝との接続関係は、枝の本数に制限がなければ、無限の組み合わせがある。すなわち、インシデンス行列Ａの列ベクトルをａとすると、以下の式（２１５）と表される。
【０１３８】
【数３０】
回路網の独立な枝（これを‘木’と呼ぶ）の数は、非連結な回路網（枝で連結されていない回路網）の数をｋ、全回路網の節点の数をｎとすると、ｎ−ｋ本の‘木’が存在する。例えば、図２６に示すような、２つの非連結な回路網があった場合、全節点数は７であるから、７−２＝５の木が存在する。ここで、ｎ―ｋ本の‘木’をベクトルｔとすると、インシデンス行列Ａの各列ベクトルａは木ベクトルｔの一時結合で式（２１６）のように表すことができる。
【０１４０】
【数３１】
したがって、インシデンス行列Ａは、下式（２１７）のように表すことができる。
【０１４２】
【数３２】
そこで、節点アドミタンス行列ＹとＤとの関係は下式（２１８）のようになる。
【０１４４】
【数３３】
ここでインシデンス行列Ａおよび枝アドミタンス行列Ｄを新たに、下式（２１９）と置く。
【０１４６】
【数３４】
そうすると節点アドミタンス行列と枝アドミタンス行列との関係は以下の式（２２０）となる。
【０１４８】
【数３５】
これは、木以外の枝を含むいかなる回路網も、木のみからなる回路網に縮約できることを意味している（図２７（ａ），（ｂ）参照）。木のみからなる回路網として、各連結された回路網において基準節点を選び、そこから他の節点へと枝が伸びた回路網を選ぶ。例えば、図２７（ｂ）の木のみからなる回路網の場合、縮約したインシデンス行列は以下となる。
【０１５０】
【数３６】
このように、縮約したシンシデンス行列Ａ’は、式（２２２）のように、単位行列部Ｅと、各連結回路網の基準となる節点部が−１である行列Ｂの部分に分けることができる。
【０１５２】
【数３７】
したがって、節点アドミタンス行列と枝アドミタンス行列の関係は、以下の式（２２３）となる。
【０１５４】
【数３８】
すなわち、節点アドミタンス行列Ｙの部分行列がすでに枝アドミタンス行列Ｄとなっている。しかし、等価回路を導出するには、Ｄの逆行列である枝インピーダンス行列Ｚを求めなければならない。これを求める方法として節点アドミタンス行列のＲａｎｋ計算がある。すなわち、節点アドミタンス行列として、下式（２２４）のＹ行列が与えられた場合、
【０１５６】
【数３９】
Ｙ行列の左辺から変換行列Ｐを掛けて、以下の式（２２５）の行列となる変換を行う。
【０１５８】
【数４０】
式（２２５）において、Ｅは対角成分のみが１で、それ以外が０となる行列（単位行列）であり、０はすべての成分が０である行列である。このとき、変換行列の各成分は以下の式（２２６）となる。
【０１６０】
【数４１】
これにより、変換行列Ｐの部分行列が求める枝インピーダンス行列Ｚとなることがわかる。
【０１６２】
つぎに、枝インピーダンス行列Ｚから等価回路を導出する。まず、枝インピーダンス行列Ｚについて説明する。下式（２２７）に示した回路の場合、枝電圧ベクトルｖ、枝電流ベクトルｉ、枝インピーダンス行列Ｚとの関係は、以下の通りとなる。
【０１６３】
【数４２】
これにより、枝インピーダンス行列Ｚから等価回路が求まる。
【０１６５】
以上の手法により、インダクタンス及び抵抗に対するインピーダンス行列Ｚをそれぞれもとめ、これらの直列接続により、図１５に示した等価回路を導出する。
【０１６６】
次に、図１5に示した回路網において、各回路枝ＳＣのインピーダンスＺのR、L成分、および、これらの相互作用成分を求める。まず、Rと各R間の相互作用成分を求める。図１０に示すR成分に対する節点アドミタンス関係式（５１）において、行列の基本変形により、各連続導体の基準となる端子以外に対応する行列の対角成分が１となるように変形すると、図１３Ａに示す行列関係式（５３）が得られる。これより、図１３Ｂおよび図１３Ｃに示す二つの関係式（５４）、（５５）が得られる。
【０１６７】
図１３Ｂに示す式は、枝電圧と枝電流の関係を表わしている。また、右辺行列の対角成分が、図１２の回路網における各枝の抵抗Rに対応する。行列のそれ以外の成分が、各R間の相互作用に対応する。
【０１６８】
図１１に示す、インダクタンス（L）に対する節点アドミタンス関係式（５２）に対しても同様の変換が可能である。この変換結果を図１４に示す。Lの場合もRと同様に、図１４に示す（５６）式の右辺行列の対角成分が、図１２の回路網における各枝のインダクタンスL、それ以外の成分が各L間の相互インダクタンスMとなる。
【０１６９】
図１３Ｂの（５４）式が示すように、各抵抗間の相互作用は、同一導体にある枝間のみしか存在しない。一方、図１４の（５６）式が示すように、各インダクタンス間の相互インダクタンスMは、全てのインダクタンス間に存在する。これより、図３Ｂおよび図４に示すようなＰＣＢに対して、本実施形態による等価回路は、図１５に示すような木構造の回路構成となる。また、図１５に示す回路網のノード（節点）および枝数を表３に、Rおよび相互R、L、Mの数を表４にそれぞれ示す。図１５では、接続端子Ｔ１から３本の回路枝ＳＣが設けられている。そして、各回路枝ＳＣには、それぞれ抵抗ＲとインダクタンスＬとが直列に接続されている。なお、Ｒ間に記載されている実線矢印は、抵抗間の相互作用を示す。また、Ｌ間に記載されている破線矢印は、インダクタンス間の相互インダクタンスを示す。
【０１７０】
【表３】
【表４】
ステップＳ１０５において、回路解析ソフトウェアのデータフォーマットに従い、等価回路を出力する。図１６に、本発明による、図３ＢのＰＣＢに関する等価回路を、汎用回路解析ソフトSPICEのデータフォーマットにしたがって出力したデータの一部分を示す。ここで、データＤｔ６は、回路接続端子名であって、最後の番号が端子番号に相当する。データＤｔ７は、電流参照のための電圧源データである。
【０１７３】
データＤｔ８は、回路網の各枝に対する抵抗ＲおよびインダクタンスＬのデータである。Ｄｔ９は、回路枝の各Ｌ間の相互インダクタンスＭである。Ｄｔ１０は、回路網の各Ｒ間の相互抵抗である。
【０１７４】
以上のようにして得られた等価回路は、図１５に示すように、各４個の接続端子間にツリー構造の３本の回路枝が配置されるという極めて簡単な構造となっている。図６に示す複雑なメッシュ構造の回路網と比べると非常に簡単な回路網となっている。従って、この回路網を設ける計算量も少なくてすむ。また、回路網を用いての回路の動作特性の解析も、簡単になり、計算量も低減可能となる。
【０１７５】
次に、本発明に係る第２の実施形態を説明する。本実施形態は、前述のようにして得られた等価回路を用いて、回路解析を行う例である。
【０１７６】
図１７に、図３ＢのＰＣＢに対する等価回路を用いた回路解析における回路網のイメージを示す。図１７に示すように、端子Ｔ１−Ｔ５間に方形波の電圧源ＰＳと抵抗Ｒを直列に接続し、端子Ｔ２−Ｔ６間、Ｔ３−Ｔ７間、および、Ｔ４−Ｔ８間には、全て容量0.1nFのコンデンサＣを接続してある。抵抗Ｒは、例えば、５Ωの抵抗値を有する。本実施形態による等価回路を用いた回路解析における電圧源ＰＳの電圧波形を図１８に示す。また、電圧源ＰＳを流れる電流波形を図１９に示す。図１９の電流波形より、電圧源、抵抗およびコンデンサの単純な回路網でも、導体形状により複雑な電流波形を示すことがわかる。
【０１７７】
この回路解析において、各時刻におけるＴ１〜Ｔ８の外部接続端子に対する電圧値を導出し、この値を持つ電圧源が、例えば、図３ＢのＰＣＢにおける各外部接続端子に接続された状態の電流分布を、有限要素法、モーメント法等のコンピュータシミュレーションにより再現することができる。これにより、図１７に示すような、外部端子に電圧源、コンデンサ等の回路要素が接続された状態でのＰＣＢにおける電流分布を再現することができる。図２２Ａ、図２２Ｂに、コンピュータによる基板電流分布シミュレーションの結果を示す。図２２Ａおよび図２２Ｂにおいて、それぞれ実線は、電流の流線を示す。
【０１７８】
導体上の電流分布の再現方法について簡単に説明する。まず、導出した等価回路に、電圧源やコンデンサ、ドライバなどの素子モデルを組み合わせ、回路解析する。例えば、図２８に示したように導出した等価回路の▲１▼〜▲６▼の各ノードに電圧源、コンデンサ、ドライバを接続する。このとき、周波数領域や時間領域の解析に対して、等価回路の▲１▼〜▲６▼の各ノードにおける電圧Ｖを求める。各周波数や各時刻に対して、各ノードにおける電圧ベクトルＶを、等価回路に接続された電圧源と見なして、上述の式（２０５）、（２１０）において、電流ベクトルＴを導出することで、導体上電流分布が再現できる。
【０１７９】
次に、本発明による等価回路を用いた回路解析と、本発明によらな等価回路を用いた回路解析とを比較する。まず、回路解析に最低限必要なメモリ容量を比較する。本発明による等価回路の場合、節点数とコンダクタンス行列の要素数の合計は７２である。これより、解析に最低限必要なメモリ容量は単精度（4byte）型変数の場合２８８byteである。これは、従来技術による等価回路における場合（約１０Mbyte）に比べ、約1/33800である。また、解析で取り扱う変数が従来技術に比べ少ないため、解析時間の高速化も実現している。さらに、本発明では、等価回路の精度を上げるために、メッシュ数の多い複雑なモデリングを行っても、等価回路を構成する回路網は、導体上の回路接続端子数の２乗規模であって、それほど変化しない。これにより、従来技術よりも小さな回路網で高精度な等価回路が作成可能である。
【０１８０】
すなわち、従来法と同程度の解析精度を有する等価回路モデルを本発明手法により作成した場合、従来法に比べ等価回路を構成する素子数やノード数を大幅に削減可能である。これにより、等価回路を用いた回路解析において、従来法に比べ使用するメモリ容量を大幅に少なくすることができ、また解析時間も大幅に短縮することが可能である。また、本発明による等価回路を用いて、回路応答をコンピュータ上で解析し、その解析結果から等価回路に置き換える前の体系の電流分布をコンピュータ上で解析することも可能である。
【０１８１】
【発明の効果】
本発明によれば、目的の精度を確保して、回路網を構成する素子数を大幅に削減した等価回路を導出することができる。
【０１８２】
また、本発明によれば、等価回路の解析結果を用いて、元の複雑な回路網の電流分布や電圧分布等を再現することが可能となる。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施形態による等価回路を模式的に湿す回路図。
【図２】 図２は、従来のPEEC方による等価回路作成手順を示すフローチャート。
【図３】 図３Ａは、伝導ノイズ、放射ノイズの発生メカニズムを示す説明図、図３Ｂは、入力を受け付けたＰＣＢの導体のみのジオメトリを示す斜視図。
【図４】 図４は、従来技術および本実施の形態において、ＰＣＢ導体を、その厚さを無視して、２次元平面で近似し、三角形要素２２１にてメッシュデータを可視的に表示する説明図。
【図５】 図５は、従来技術において、三角メッシュの中心部にノードを置き、このノードと隣接する３つの三角メッシュ中心部のノードとを結ぶようにして設けた等価回路網の一例の一部を示す回路図。
【図６】 図６は、従来技術によりＰＣＢに対して求めたR，L，Mからなる回路網を示す説明図。
【図７】 図７は、従来技術によりＰＣＢ等価回路を、汎用回路解析ソフトウェアSPICEのデータフォーマットにしたがって出力したデータの一部分を示す説明図。
【図８】 図８Ａは、従来法による等価回路網を、枝および素子を減じて書き換えたものを模式的に示す回路図、図８Ｂは、従来法による等価回路網から一部の回路網を抜き出したものを模式的に示す回路図。
【図９】 図９は、本発明の一実施形態による等価回路の生成手順の一例を示すフローチャート。
【図１０】 図１０は、本発明の一実施の形態によるＰＣＢに対するR成分の節点アドミタンス関係式を示す説明図。
【図１１】 図１１は、本発明の一実施の形態によるＰＣＢのL成分に対するアドミタンス関係式を示す説明図。
【図１２】 図１２は、本発明の一実施の形態において基準の回路接続端子から他の接続端子を結ぶ回路枝で構成される回路網の基本構成の一例を示す説明図。
【図１３】 図１３Ａ〜図１３Ｃは、本発明の一実施の形態において節点アドミタンス関係式から導かれる行列関係式を示す説明図。
【図１４】 図１４は、本発明の一実施の形態において節点アドミタンス関係式からの変換結果を示す説明図。
【図１５】 図１５は、本発明の一実施の形態で得られる等価回路網の構成を示す説明図。
【図１６】 図１６は、本発明の一実施の形態による、ＰＣＢ等価回路を、汎用回路解析ソフトSPICEのデータフォーマットにしたがって出力したデータの一部分を示す説明図。
【図１７】 図１７は、本発明の一実施の形態において、図３ＢのＰＣＢに対する等価回路を用いた回路解析における回路網のイメージを示す説明図。
【図１８】 図１８は、本実施形態による等価回路を用いた回路解析における電圧源ＰＳの電圧波形を示す波形図。
【図１９】 図１９は、本発明の一実施の形態において、電圧源を流れる電流波形を示す波形図である。
【図２０】 図２０は、本発明の一実施の形態において、木構造の回路網のモデルを示す説明図。
【図２１】 図２１は、本発明の実施形態において等価回路の生成に用いる情報処理システムのハードウェア構成を示すブロック図。
【図２２】 図２２Ａおよび図２２Ｂは、本発明により求められた等価回路を用いて行われたコンピュータシミュレーションによる電流分布を示す説明図。
【図２３】 図２３は、本発明の一実施の形態における、堂体表面の電流を駆動する電圧源の位置を示す行列Ｃtを説明する説明図。
【図２４】 図２４は、本発明の一実施の形態において、節点アドミタンス行列から等価回路の導出の説明に用いる、等価回路ならびに行列式の節点表示及び枝表示の対応、節点と枝との関係をそれぞれ示す説明図。
【図２５】 図２５は、本発明の一実施の形態で用いるインシデンス行列と回路網との関係を示す説明図。
【図２６】 図２６は、本発明の一実施の形態で、非連結な回路網の全節点数と木の数との関係を示す説明図。
【図２７】 図２７（ａ）および図２７（ｂ）は、本発明の一実施の形態において、木と枝を含む回路網を、木のみからなる回路網に縮約できることを示す説明図。
【図２８】 図２８は、本発明の一実施の形態において、導出した等価回路から導体上の電流分布を再現する際に、導体上のノードに電圧源等を接続した状態を示す説明図。
【符号の説明】
１００…ＰＣＢ、１１０…ＬＳＩ、１２０…ＰＣＢ電源・GND層、１２０ａ…第１層、１２０ｂ…第２層、１３０…電源ケーブル、２２０ａ、２２０ｂ…２次元平面、２２１…三角形要素、５００…上方処理システム、５１０…コンピュータ、５１１…ＣＰＵ、５１４…記憶装置、５２１…キーボード、５２２…マウス、５３０…表示装置。
Claims (9)
- 導体と、それを支持する誘電体と、複数設けられた外部との入出力端子とを有し、内部に電流の湧き出し源および消失源がなく、電流および電圧の入出力量に対して線形性および相反性が成り立ち、かつ、内部における電気的特性が時間に関して不変であるような対象について、コンピュータにより等価回路を導出する方法であって、等価回路の決定の対象となる基板における導体の形状を特定するジオメトリ情報、および、基板の材質を特定する材質情報の入力を受け付け、受け付けたジオメトリ情報に基づいて、対象の導体の形状をメッシュで区画して表現するメッシュデータを生成して記憶し、前記メッシュデータから、節点アドミタンス行列を求めて記憶し、前記メッシュデータに基づいて、節点数、独立の回路網数を求め、いづれかの基準節点から他の節点を放射状に結ぶ木構造の接続関係を決めるインシデンス行列を決定し、前記求められた節点アドミタンス行列と、インシデンス行列とで、等価回路網の構造を決定し、等価回路の素子の値を決定することを特徴とする等価回路の導出方法。
- 導体と、それを支持する誘電体と、複数設けられた外部との入出力端子とを有し、内部に電流の湧き出し源および消失源がなく、電流および電圧の入出力量に対して線形性および相反性が成り立ち、かつ、内部における電気的特性が時間に関して不変であるような対象について、コンピュータに実行させて等価回路を導出させるプログラムであって、等価回路の決定の対象となる基板における導体の形状を特定するジオメトリ情報、および、基板の材質を特定する材質情報の入力を受け付け、受け付けたジオメトリ情報に基づいて、対象の導体の形状をメッシュで区画して表現するメッシュデータを生成して記憶し、前記メッシュデータから、節点アドミタンス行列を求めて記憶し、前記メッシュデータに基づいて、節点数、独立の回路網数を求め、いづれかの基準節点から他の節点を放射状に結ぶ木構造の接続関係を決めるインシデンス行列を決定し、前記求められた節点アドミタンス行列と、インシデンス行列とで、等価回路網の構造を決定し、等価回路の素子の値を決定することをコンピュータに実行させることを特徴とする、等価回路導出のためのプログラム。
- 請求項２に記載の等価回路導出のためのプログラムを記録した記録媒体。
- 請求項２に記載されるプログラムであって、
当該プログラムで決定されるインシデンス行列は、前記外部との入出力端子となる節点間を、等価回路の決定の対象となる体系における連結成分ごとに、結ぶ回路枝を定義するデータからなり、
当該プログラムで求められる節点アドミタンス行列は、前記回路枝に含まれる回路素子、および、回路枝間の相互作用を記述する回路素子、を定義するデータからなり、
前記回路枝を定義するデータは、
回路枝が、いずれかの基準節点から他の節点に向けて木構造となるように節点間に配置される、ように定義されるデータである、
ことを特徴とするプログラム。 - 請求項４に記載されるプログラムであって、
等価回路の決定の対象となる前記体系は、外部との入出力端子のみから構成され、体系の連結成分ごとに木構造となるように入出力外部回路との接続端子を複数有し、複数の導体領域からなる電気配線である、
ことを特徴とするプログラム。 - 請求項４に記載されるプログラムであって、
等価回路の決定の対象となる前記体系は、プリント回路基板である、
ことを特徴とするプログラム。 - 請求項４乃至６のいずれか１項に記載されるプログラムを記録した記憶媒体。
- 請求項１に記載の等価回路導出方法により得られた等価回路を用いる回路解析方法であって、等価回路とする体系の外部との接続を行う節点についての電位を抽出し、これを電源として等価回路に置き換え、前記得られた等価回路を用いて、回路解析を行うことを特徴とする回路解析方法。
- 導体と、それを支持する誘電体と、複数設けられた外部との入出力端子とを有し、内部に電流の湧き出し源および消失源がなく、電流および電圧の入出力量に対して線形性および相反性が成り立ち、かつ、内部における電気的特性が時間に関して不変であるような対象について等価回路を導出するためのシステムであって、等価回路の決定の対象となる基板における導体の形状を特定するジオメトリ情報、および、基板の材質を特定する材質情報の入力を受け付ける手段と、受け付けたジオメトリ情報に基づいて、対象の導体の形状をメッシュで区画して表現するメッシュデータを生成して記憶する手段と、前記メッシュデータから、節点アドミタンス行列を求めて記憶する手段と、前記メッシュデータに基づいて、節点数、独立の回路網数を求め、いづれかの基準節点から他の節点を放射状に結ぶ木構造の接続関係を決めるインシデンス行列を決定する手段と、前記求められた節点アドミタンス行列と、インシデンス行列とで、等価回路網の構造を決定する手段と、等価回路の素子の値を決定する手段とを有することを特徴とする等価回路導出システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355219A JP3971167B2 (ja) | 2001-11-20 | 2001-11-20 | 等価回路の導出方法、および、そのためのシステム |
| US10/270,498 US6871334B2 (en) | 2001-11-20 | 2002-10-16 | Method of deducing equivalent circuit and system for the same |
| EP02024404A EP1313040A2 (en) | 2001-11-20 | 2002-10-28 | Method of deducing equivalent circuit and system for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355219A JP3971167B2 (ja) | 2001-11-20 | 2001-11-20 | 等価回路の導出方法、および、そのためのシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003157296A JP2003157296A (ja) | 2003-05-30 |
| JP3971167B2 true JP3971167B2 (ja) | 2007-09-05 |
Family
ID=19166955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001355219A Expired - Fee Related JP3971167B2 (ja) | 2001-11-20 | 2001-11-20 | 等価回路の導出方法、および、そのためのシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6871334B2 (ja) |
| EP (1) | EP1313040A2 (ja) |
| JP (1) | JP3971167B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981268B2 (en) * | 2001-12-05 | 2005-12-27 | Microsoft Corporation | System and method for persisting and resolving application assembly binds |
| JP2004334654A (ja) * | 2003-05-09 | 2004-11-25 | Fujitsu Ltd | 電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラム |
| US20050027491A1 (en) * | 2003-07-29 | 2005-02-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Symbolic analysis of electrical circuits for application in telecommunications |
| CN100437598C (zh) * | 2004-03-30 | 2008-11-26 | 日本电气株式会社 | 综合电源系统解析系统、解析方法及多层印刷电路基板 |
| US7333924B1 (en) * | 2004-06-28 | 2008-02-19 | National Semiconductor Corporation | Method and system for device level simulation of large semiconductor memories and other circuits |
| US7350175B2 (en) * | 2004-09-29 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon |
| FR2893159B1 (fr) * | 2005-11-04 | 2013-02-08 | Edxact Sa | Procede et dispositif pour l'analyse de circuits integres |
| US7590952B2 (en) * | 2006-11-28 | 2009-09-15 | International Business Machines Corporation | Compact chip package macromodels for chip-package simulation |
| WO2008087849A1 (ja) | 2007-01-15 | 2008-07-24 | Panasonic Corporation | 回路装置の解析装置、解析方法、解析プログラムおよび電子媒体 |
| JP5173913B2 (ja) | 2008-04-03 | 2013-04-03 | パナソニック株式会社 | 回路基板の解析装置および解析方法 |
| FR2931971B1 (fr) * | 2008-06-03 | 2010-08-13 | Edxact | Filtrage de petites valeurs pour la verification des circuits integres |
| FR2933515B1 (fr) * | 2008-07-04 | 2017-03-31 | Edxact | Systeme pour calcul des valeurs resistives pour la cao micro electronique |
| JP5143052B2 (ja) * | 2009-02-24 | 2013-02-13 | 株式会社日立製作所 | ノイズ解析設計方法およびノイズ解析設計装置 |
| JP5402356B2 (ja) * | 2009-07-28 | 2014-01-29 | 富士通セミコンダクター株式会社 | 電源ノイズ解析方法及び電源ノイズ解析プログラム |
| US8938372B1 (en) * | 2010-09-09 | 2015-01-20 | Sas Ip, Inc. | Simulating signal integrity structures |
| JP6022181B2 (ja) * | 2012-03-27 | 2016-11-09 | 株式会社ジーダット | 抵抗分布表示装置、プログラム及び記録媒体 |
| US10509886B2 (en) * | 2017-11-07 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Method, system, and storage medium for RC extraction using hierarchical modeling architecture |
| CN111881641A (zh) * | 2020-06-08 | 2020-11-03 | 北京智芯仿真科技有限公司 | 多进程自适应分配的多层超大规模集成电路场路耦合方法 |
| CN116822436B (zh) * | 2023-06-30 | 2024-02-27 | 四川大学 | 一种直流输电送端交流系统的振荡风险灵敏度分析方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5692158A (en) * | 1992-08-28 | 1997-11-25 | Abb Power T&D Company Inc. | Methods for generating models of non-linear systems and components and for evaluating parameters in relation to such non-linear models |
| DE69427417T2 (de) * | 1993-03-08 | 2002-05-29 | Koninkl Philips Electronics Nv | PCB-Simulation auf der Basis von reduzierten Ersatzschaltungen |
| US6453275B1 (en) * | 1998-06-19 | 2002-09-17 | Interuniversitair Micro-Elektronica Centrum (Imec Vzw) | Method for locally refining a mesh |
| US6662149B1 (en) * | 1999-05-27 | 2003-12-09 | International Business Machines Corporation | Method and apparatus for efficient computation of moments in interconnect circuits |
| US6601025B1 (en) * | 1999-08-10 | 2003-07-29 | International Business Machines Corporation | Method to partition the physical design of an integrated circuit for electrical simulation |
| JP3348709B2 (ja) * | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
| KR100331567B1 (ko) * | 2000-03-21 | 2002-04-06 | 윤종용 | 부유 도전 패턴을 고려한 집적회로의 배선간 기생커패시턴스 계산 방법 및 이를 기록한 기록매체 |
-
2001
- 2001-11-20 JP JP2001355219A patent/JP3971167B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-16 US US10/270,498 patent/US6871334B2/en not_active Expired - Fee Related
- 2002-10-28 EP EP02024404A patent/EP1313040A2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1313040A2 (en) | 2003-05-21 |
| US20030109995A1 (en) | 2003-06-12 |
| US6871334B2 (en) | 2005-03-22 |
| JP2003157296A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3971167B2 (ja) | 等価回路の導出方法、および、そのためのシステム | |
| US11847397B1 (en) | Barycenter compact model to determine IR drop exact solution for circuit network | |
| US7448010B1 (en) | Methods and mechanisms for implementing virtual metal fill | |
| Cangellaris et al. | Electromagnetic model order reduction for system-level modeling | |
| US6938231B2 (en) | Method and system for designing circuit layout | |
| JP3825480B2 (ja) | 回路シミュレータの制御方法 | |
| US8396696B1 (en) | Using multiple processors to simulate electronic circuits | |
| JP2011081786A (ja) | 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング | |
| Sadrossadat et al. | Nonlinear electronic/photonic component modeling using adjoint state-space dynamic neural network technique | |
| JP4671173B2 (ja) | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム | |
| US8572545B1 (en) | Methods and mechanisms for extracting and reducing capacitor elements | |
| US8185864B2 (en) | Circuit board analyzer and analysis method | |
| US9129079B1 (en) | Solving a circuit network in hierarchical, multicore, and distributed computing environment | |
| US20080215303A1 (en) | Method, Apparatus and Program for Creating a Power Pin Model of a Semiconductor Integrated Circuit | |
| JPH06317631A (ja) | アナログ集積回路のための試験プランを発生する方法 | |
| US7509247B2 (en) | Electromagnetic solutions for full-chip analysis | |
| JP4233513B2 (ja) | 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP4684188B2 (ja) | 回路モデル作成プログラム、回路モデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体および回路モデル作成装置 | |
| Lee et al. | AWESymbolic: Compiled analysis of linear (ized) circuits using asymptotic waveform evaluation | |
| US7350167B1 (en) | Extraction and reduction of capacitor elements using matrix operations | |
| JP4459171B2 (ja) | 電磁界回路連携解析プログラム、記録媒体、および解析装置 | |
| JP4931643B2 (ja) | 電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法 | |
| JP2001237412A (ja) | 半導体集積回路解析装置とその解析方法並びに解析方法を記録した記録媒体 | |
| US11080450B1 (en) | Calculating inductance based on a netlist | |
| JP4355930B2 (ja) | 半導体集積回路電源モデル作成方法、プログラムおよび情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040217 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |