JP2011081786A - 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング - Google Patents

集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング Download PDF

Info

Publication number
JP2011081786A
JP2011081786A JP2010205642A JP2010205642A JP2011081786A JP 2011081786 A JP2011081786 A JP 2011081786A JP 2010205642 A JP2010205642 A JP 2010205642A JP 2010205642 A JP2010205642 A JP 2010205642A JP 2011081786 A JP2011081786 A JP 2011081786A
Authority
JP
Japan
Prior art keywords
layout
computer
style
circuit
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010205642A
Other languages
English (en)
Other versions
JP2011081786A5 (ja
JP5491333B2 (ja
Inventor
Donald J O'riordan
ジェイ,オリオーダン ドナルド
Arthur Schaldenbrand
アーサー,シャルデンブランド
John O'donovan
ジョン,オドノヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cadence Design Systems Inc
Original Assignee
Cadence Design Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cadence Design Systems Inc filed Critical Cadence Design Systems Inc
Publication of JP2011081786A publication Critical patent/JP2011081786A/ja
Publication of JP2011081786A5 publication Critical patent/JP2011081786A5/ja
Application granted granted Critical
Publication of JP5491333B2 publication Critical patent/JP5491333B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3323Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/08Probabilistic or stochastic CAD
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】ユーザは、回路スケマティック中のデバイスに対するレイアウトスタイルであって、デバイス配置およびデバイス相関の特徴を捉えるレイアウトスタイルを特定する。
【解決手段】結果として得られるレイアウトは、コンピュータを用いることでシミュレーションされ得て、1つ以上のパフォーマンス指標がその回路に対して評価され得る。場合によっては、テストチップが、異なるレイアウトスタイルに対応する配置に対するデバイス相関を画定するために用いられても良い。
【選択図】図8

Description

本発明は集積回路に関し、特に集積回路設計におけるデバイスミスマッチの効果に関する。
集積回路の設計において、製造のばらつきは典型的には、全てのダイまたはあるダイ上の全てのデバイスに等しく影響する大域的プロセスパラメータのばらつき、およびあるダイに配置される2つの別個のデバイスが互いに非常に近くに近接していたとしても、ある程度の局在したばらつきを示し続けるミスマッチ(不整合)のばらつきを含む、2つの形態でモデル化される。コンパクト設計の益々の発展と共に、プロセスジオメトリ(幾何)の収縮は、特にアナログ設計に対する特性歩留まり(パラメトリックイールド)のみならず高感度デジタル設計に対する特性歩留まりにも影響を及ぼす、プロセスおよびデバイスパラメータにおける相対的なばらつきの増加をもたらしてきた。結果として、設計者は、統計的解析ツールを用いて回路設計の特性(パラメトリック)のばらつき、特にデバイスミスマッチに関するばらつきに関するパフォーマンス劣化を評価してきた。たとえば、参照によりその全体が本明細書に組み込まれる、(designers−guide.orgからダウンロードされる)Don O’Riordanによる“The Recommended Spectre(登録商標) Monte Carlo Modeling Methology”、Cadence Design Systems、バージョン1、2003年12月12日を見よ。
たとえば、回路設計者は典型的には、様々な感度およびモンテカルロ解析を実施し、設計の中のトランジスタのどの特定のペアまたは組が、これらのミスマッチ効果に対して最も敏感であるか、およびこの方法で特定されたトランジスタは、レイアウトの間に特別な配慮を施すと、それらは必要なマッチング(整合)の度合いを示すのかどうか、を画定する。大きな面積に依存した技術を用いてレイアウトされたデバイスは、面積が広いという明らかな犠牲の下に、小さい面積に依存するデバイスより小さいミスマッチを示す傾向にある。一般的な要望はもちろん、面積を最小化し、および受容可能な特性歩留まりを保証するために十分なマッチングの度合いを保持しつつ、出来るだけ小さな(または弱くマッチングした)トランジスタを用いることである。たとえば、参照によりその全体が本明細書に組み込まれる、M.J.M.Pelgrom、A.C.J.Duinmaijer、およびA.P.G.Welbersによる“Matching properties of MOS transisters”、IEEE J.Solid State Circuits、第24巻、1433〜1440ページ、1989年を見よ。
デバイスミスマッチを減らすために、様々なレイアウトマッチング方法が、ミスマッチに敏感なトランジスタに対して開発されてきたし、その方法は、単に非常に近くトランジスタを配置することから、またはそれらを同じ方向性を有することを保証すること、さらにはクロス・クワッド構成にそれらを分離するためにそれらをインターデジテートする(指を組む様に互いに組み合わせる、相互嵌合する)こと、または他のモジュール生成パターンを用いること、さらにはダミーデバイスを用いてこれらのパターンを包囲すること、まで多様である。たとえば、図1は1つのソースノード(1)を共有するが、異なるゲートおよびドレインノード(2、3)を有するデバイスのペアA、Bを示している。図2は、マッチングの良好なレベルを保証するために、これらのトランジスタをインターデジテートするための2つの代替のレイアウト法202、204を示し、類似しているが、これらはまた、今日の高い変動性プロセス中でモデル化される必要がある微妙な差を有するだろう。もちろん、最初に(ミスマッチ感度解析またはモンテカルロ解析などの)適切な解析であって、それらのレイアウト法をシミュレーションの計算に入れる解析を実施せずして、いかなる個々のデバイスに対して、どのレイアウト法を選択するのかを正確に知ることは難しい。
しかしながら、様々なトランジスタおよび他のデバイスレイアウト技術がミスマッチのばらつきを減らすために開発されてきたにも関わらず、所与のレイアウト技術を選択するために用いられる方法は、一般には、定量的というよりむしろ定性的であり、回路パフォーマンスについて評価された効果は一般的に、統計的解析ツールが入手可能である場合でさえも、設計者には入手可能ではない。たとえば、従来のシミュレーションツールでは、設計者は、彼自身の相関係数を与える替わりに、マッチングデバイスに対する1つのデフォルトの相関係数、および、ミスマッチデバイスに対する1つのデフォルトの相関係数を用いて、デバイスタイプに対するミスマッチのばらつきをモデリングする選択に限定され勝ちであった。モデリングの正確さの不足から、設計者は、典型的に特性歩留まりの十分な度合いを保証するために過度に特定したマッチング制約をする傾向があるが、それは彼らが回路シミュレータを用いて対応するレイアウト構造を(統計的デバイスパラメータミスマッチの観点から)正確にシミュレーションするためには、良いポジションには居ないからであろう。このような過剰性能は、オーバーエンジニアリング、オーバーレガシーレイアウトサイクル、および実際に必要なものより広いチップ面積に繋がる。
よって、集積回路の設計のためのデバイスミスマッチの改善された解析に対する要望が存在する。
本発明のある実施形態は、ユーザに回路スケマティック中のデバイスのレイアウトスタイルであって、デバイス配置およびデバイス相関の特徴を捉えるレイアウトスタイルを特定することを可能とする。結果として得られるレイアウトは、コンピュータを用いてシミュレーションされ得て、1つ以上のパフォーマンス指標を回路に対して評価することが可能である。場合によっては、テストチップが、異なるレイアウトスタイルに対応する配置に対するデバイス相関を画定するために用いられても良い。
一実施形態は、回路を設計する方法を提供する。レイアウトスタイルは、デバイスに対して特定され、各レイアウトスタイルは、デバイスの配置、およびデバイスをシミュレーションするためのシミュレーションパラメータを含むデバイスモデルの間の相関を特定するための値を含む。スケマティックは回路に対して特定され、スケマティックは、デバイス、デバイス間のつながり(コネクション)、およびデバイスの電気特性を特定する電気的パラメータを含む。レイアウトが、回路配線中の1つ以上のデバイスに対するレイアウトスタイルを選択するために、回路に対してコンピュータを用いて画定され、レイアウトはデバイスのサイズを特定するサイズパラメータを含む。1つ以上のパフォーマンス指標が、特定されたレイアウトスタイルに従って、相関するデバイスモデルの回路パフォーマンスをシミュレーションするために、レイアウトに対してコンピュータを用いて評価される。
追加の実施形態は、上述の方法を実施するための装置に関し、装置は方法に関する命令を実行するためのコンピュータを含む。たとえば、コンピュータは、命令の少なくとも幾つかを実行するための、メモリを有するプロセッサを含み得る。追加としてまたは代替として、コンピュータは、命令の少なくとも幾つかを実行するための回路または他の専用ハードウェアを含み得る。追加の実施形態はまた、上述の方法をコンピュータを用いて実施するためのコンピュータプログラムを記憶する(たとえば、実態的に体現する)コンピュータ読み取り可能な媒体に関する。これらの方法で、本発明は集積回路の設計に対するデバイスミスマッチの解析を改善する。
トランジスタのペアの例を示している。 図1中のトランジスタに対する2つのレイアウト例を示している。 デバイスシミュレーションモデルに対するソフトウェアリストの例を示している。 相関するモデルパラメータに対するソフトウェアリストの例を示している。 相関するモデルパラメータに対するソフトウェアリストの別の例を示している。 図5中の例に関連するGUI(グラフィカルユーザインターフェイス)メニューの例を示している。 図5中の例に関連するGUI(グラフィカルユーザインターフェイス)メニューの例を示している。 本発明の実施形態に対する、プロセスエンジニア、設計エンジニア、およびレイアウトエンジニアによる動作を含む、回路を設計する方法を示している。 本発明の実施形態に対する、レイアウトスタイルに対するPDK(プロセスデザインキット)を生成する方法902を示している。 図9に示されている実施形態に対する試験構造の例を示している。 本発明の実施形態に対する、回路設計者にレイアウトスタイル特性を提示する方法を示している。 本発明の実施形態に対する、レイアウトを設計しシミュレーションする方法を示している。 本発明の実施形態に対する、ニーモニックをレイアウトスタイルに関連させるテーブルの例である。 本発明の実施形態に対する、抵抗のペアの例を示している。 図14中の例に関するレイアウトの例を示している。 図14中の例に関するレイアウトの例を示している。 図14中の例に関するレイアウトの例を示している。 図14中の例に関するレイアウトの例を示している。 本発明の実施形態に対する、直列接続の抵抗のペアの例を示している。 図19中の例に関するエッチング効果の例を示している。 本発明の実施形態に対する、抵抗のペアの例を示している。 本発明の実施形態に対する、さらなる解析のためのバウンディングボックスを用いて、如何に一つのサーペント抵抗をサブサーペント抵抗に分離し得るか、を示している。 本発明の実施形態に対する、さらなる解析のためのバウンディングボックスを用いて、如何に一つのサーペント抵抗をサブサーペント抵抗に分離し得るか、を示している。 本発明の実施形態に対する、さらなる解析のためのバウンディングボックスを用いて、如何に一つのサーペント抵抗をサブサーペント抵抗に分離し得るか、を示している。 図22中の例に関するバウンディングボックスレイアウトを示している。 図22中の例に関するバウンディングボックスレイアウトを示している。 図22中の例に関するバウンディングボックスレイアウトを示している。 図22中の例に関するバウンディングボックスレイアウトを示している。 図22中の例に関するバウンディングボックスレイアウトを示している。 図22中の例に関するバウンディングボックスレイアウトを示している。 図22中の例に関するバウンディングボックスレイアウトを示している。 本発明の実施形態に対する、異なるレイアウトスタイルに関連する幾何学的特性および制約を含む図13の拡大版を示している。 本発明の実施形態に対する、拙劣にレイアウトされた差動ペアを示すMOSトランジスタのペアに対するレイアウトの例を示している。 トランジスタは改善されたマッチングのためのコモンセントロイド幾何でレイアウトされている、図33中の例の変形を示している。 本発明の実施形態に対する、相関するモデルパラメータに対するデータ構造を含むソフトウェアのリストの例を示している。 図35中の例に関するGUIメニューを示している。 本発明の実施形態に対する、相関するモデルパラメータに対するデータ構造を含むソフトウェアのリストの別の例を示している。 本発明の実施形態に対する、相関するモデルパラメータに対するデータ構造を含むソフトウェアのリストの別の例を示している。 従来の汎用コンピュータを示している。 従来のインターネットネットワーク構成を示している。
本発明の実施形態は、ミスマッチのばらつきの統計的特徴化を含む様々なデバイスモデルに向けられ得る。たとえば、テストエンジニアがマッチング(整合)するデバイスをモデリングし得て、対応する相関係数値をIC(集積回路)設計エンジニアに提供し得るようなソフトウェアツールが開発されている(designers−guide.orgからダウンロードされる、Don O’Riordanによる“The Recommended Spectre(登録商標) Monte Carlo Modeling Methology”、Cadence Design Systems、バージョン1、2003年12月12日)。従来のアプローチに従えば、テストエンジニアは次に2つのタイプの(マッチングしたおよびマッチングしていない)デバイスを含むテストチップを作ることができ、そしてミスマッチに対してこれら両方を特徴付け(たとえば、測定)することができ、その結果は次に、テストチップ上の複数のデバイスサンプルからA因子およびB因子(またはAFACおよびBFACとして知られている)のようなペルグロム因子を引き出すために用いられる。(M.J.M.Pelgrom、A.C.J.Duinmaijer、およびA.P.G.Welbersによる“Matching properties of MOS transisters”、IEEE J.Solid State Circuits、第24巻、1433〜1440ページ、1989年)
拡散抵抗に対するインラインサブサーキットRPLR(たとえば、幾何学的およびプロセス効果を含む拡散抵抗サブサーキットモデル)のようなモデルは、次に、
のようなステートメントを介して組み込まれるペルグロム方程式を有するPDK(プロセスデザインキット)中に含まれている、従来の構文(シンタックス)で作成される。
上のステートメントは、抵抗ミスマッチは、ABを有効デバイス面積として、1/Sqrt(AB)に比例し、ミスマッチの値のばらつきはそれ自体、XRPSパラメータを介してスケールされる。図3は、プロセスパラメータ(たとえば、ミスマッチ効果)を定義するプロセスセクション、式(1)で与えられる抵抗式の組み込み、およびプロセス/ミスマッチのばらつきを特定する統計ブロックを含む、拡散抵抗サブサーキットモデル“RPLR”に対する、対応する従来の構造リストを示している。統計ブロックの最終ステートメントは、ミスマッチのばらつきを定義し、RSパラメータは、1の公称値に関して単位標準偏差を有するガウス分布に従って変化するだろうことを示す。所与のデバイスタイプに対して、テスト構造エンジニアは、この方法を用いて、EDA(電子設計自動化)に応用するために対応するプロセスデザインキット(PDK)に組み込むため、類似のサブサーキットモデルおよび統計ブロックをコード化することができる。一般に、PDKは、カスタマイズされた設計環境の中でアナログおよび混合信号IC回路設計を可能とするファイルの組である。PDKは一般に、様々なファウンドリおよび製造業者に対してプレパッケージ化された形式(フォーマット)で入手可能である。PDK中で知られている典型的な詳細は、SPICE(集積回路重視のシミュレーションプログラム)モデル、構成要素の記載、特定の設計ルールおよびその値などを含む。
回路設計者(たとえば、PDKのユーザ)に提示されるインターフェイスは、よって単に、どの特定のデバイスがマッチングするだろうかを選択すること、および適切な相関係数を特定することの一つである。従来の構文では、設計者は、相関係数cc=0.75である図4中に示されているように相関ステートメントを用いる。典型的には、この値は、値をオーバーライドするためのオプションを有するユーザインターフェイスを介して回路設計者に提示され得るが、ユーザはこのようなオーバーライドをサポートする追加の情報を有しない場合がある。典型的には、相関係数は、モデル(たとえば、図3中のRSHSP、SPDW、およびXRSP)中の全ての統計的に変化するシミュレーションパラメータに適用され得る。場合によっては、しかしながら、相関係数cc=0.2が、2つのトランジスタデバイス(m1、m2)の2つのパラメータ(xisn、xisp)に対して定義される図5中に示されているように、相関係数は特定のモデルパラメータに適用可能であっても良い。図6および7は、如何にこの最後の例が設計者に提示されるのか、を示しており、図6は電気的パラメータの相関に対するメニュー選択を示しており、図7は、2つのパラメータ(xisn、xisp)に対する相関係数(cc=0.2)を示している。
上の方法はかなり柔軟であり、その方法では、いかなる所与の選択されたデバイスに対する相関係数および個々のパラメータの制御が可能である。しかしながら、上で述べたように、デバイスは完全にミスマッチであるか、または完全にマッチングしているか、になりがちであり、特殊化された相関係数を要求するごく少数のデバイスの変種しか存在しないという事情で開発されたこのアプローチは、小さめのデバイスジオメトリ(幾何)およびもっと厳格なパフォーマンスの要求がある事情の下では、それほど好ましいものではない。これらの要求は、設計者に対して追加のオプション、および設計プロセスでの(たとえば、相関係数を介した)それらのオプションの正確な定量化の必要性に結び付く。
図8は、本発明の実施形態に従う、プロセスエンジニア、設計エンジニア、およびレイアウトエンジニアによる操作を含む回路を設計する方法802を示す。方法802の開始804では、プロセスエンジニアは、レイアウトスタイル特性(たとえば、相関係数、幾何学的制約、ニーモニック、アイコン)を含む少なくとも一つのプロセスデザインキット(PDK)を生成する806。次に、スケマティック設計ソフトウェアがPDK(または複数のPDK)を読むために用いられ808、対応するレイアウトスタイル特性を設計エンジニアに提示する810。
設計エンジニア(または回路設計者)は、対応するPDKから取り出された所与の特性812に基づいて、レイアウトスタイルを選択することによって設計図を生成する(設計をする)。次に、レイアウトスタイルに対して対応するPDKから取り出された相関係数を用いて設計図をシミュレーションするために、シミュレーションソフトウェアが用いられる814。そして、設計エンジニアは(注釈が付けられ選択されたレイアウトスタイルを有する)スケマティックをレイアウトエンジニアに渡す816。
レイアウトエンジニアは、注釈が付けられたスケマティックに対応する詳細レイアウト設計を行い818、結果として得られる最終レイアウトは、製造されテスト(検査)される820。一般に、レイアウトエンジニアは、論理回路設計(回路設計者によって生成された図面)を物理的に製造可能な表現に写像(マップ)するレイアウト情報を生成することに苦しめられる。レイアウトエンジニアは、スケマティックを用いて回路設計者によって特定されるような、高感度デバイスに対する適切なレイアウトスタイルを用いて、レイアウトを生成する。別の言葉では、レイアウトエンジニアは、回路設計者によってシミュレーションされたものと同じレイアウトスタイルを用いてデバイスを実装する。このあと、最終レイアウトは、製造されテストされる。典型的な場合では、この全プロセス802は、最終的に正しく良い利得(イールド)で動作するまで、テスト結果に従って、要求されたように調整された設計を用いて繰り替えしループ中で実施される。高感度デバイスに実装するために用いられる実際のレイアウトスタイル812に対応する正しい分散減少(たとえば、相関係数)を用いて、高感度デバイスを統計的にシミュレーションする814ことによって、回路設計プロセスをより正確にすることにより、高い利得および高い機能性のある設計図を作る(設計をする)ために必要な全繰り返し数は、望ましくは減少する。
図9は、レイアウトスタイルに対してPDKを生成する方法902としてプロセスエンジニアの動作806のさらなる詳細を示している。方法902の開始904において、テストチップが設計される906。テストチップが製造された908後、ミスマッチパラメータおよび相関係数が取り出され得て910、次にPDK914に発行され912、プロセスを終了する916。
所与のレイアウトスタイルに対して、プロセスエンジニアは、デバイスパラメータ、デバイスミスマッチパラメータを測定し取り出すプロセスに用いられる特別なテストチップを生成する。一旦、テストチップが所与のプロセスで製造されると、テストチップは、プロセスエンジニアによる(他のものの中でも)デバイスミスマッチによって特徴づけされ、結果は、他のデータと共に、次に回路設計エンジニアに供給されるデータベースであるプロセスデザインキット(PDK)の中にキャプチャ(保存)される。PDKは(他のものの中でも)、所与の製造プロセスでデバイスをシミュレーションするために用いられる統計モデルを含む。
図10は、ドレインA、ドレインB、ゲートおよびソースを示す高電圧トランジスタAおよびBに対するテスト構造(たとえば、テストチップの一部)の例を示している。クロス・クワッドレイアウトスタイル1004が、対応するグラフィカルアイコン1006と一緒に示されている。従来の設計プロセスでは、プロセスエンジニアは、単一のマッチング技術またはレイアウトスタイル(たとえば、示されているクロス・クワッドスタイル1004)を用いて、幾つかの異なるデバイスの大きさ(たとえば、9つの異なるデバイスサイズ)を有する多くの(たとえば、200個の)デバイスペア(たとえば、示されているテスト構造1002)を含むテストチップを生成する。
一旦、テストチップが製造されると、電圧が印加され、電流が専用の装置を用いて測定される測定が、そのデバイスについて実施される。これらの電流電圧測定から、デバイスマッチングパラメータが取り出される。多く(たとえば、200)のデバイスペアにわたる測定を見ることによって、そのような各パラメータに対する平均値が測定され得る。個々のデバイスペア各々に対して、取り出されたパラメータは、全てのペアにわたって計算された平均値とは若干異なるだろうし、これらの差の標準偏差が計算され得る。最終的に、標準偏差は、異なるデバイスの大きさ(たとえば、上述の9つの異なるデバイスサイズ)を用いて、ジオメトリに対して適合される(フィットされる)。
これらの実験および取り出しを実行する技術は、プロセスエンジニアリング/テストチップ設計の当業者には知られており、次のように要約される:(1)様々なデバイスの大きさを利用する、良好にマッチングするデバイスの多くのサンプルを用いてテストチップを生成する;(2)ミスマッチパラメータの取り出しを実施する;(3)幾何学的スケーリングを適用する;(4)PDK中のシミュレーションモデルに結果を符号化する。たとえば、共に参照によりその全体が本明細書に組み込まれる、M.J.M.Pelgrom、A.C.J.Duinmaijer、およびA.P.G.Welbersによる“Matching properties of MOS transisters”、IEEE J.Solid State Circuits、第24巻、1433〜1440ページ、1989年、ならびにW.Posch、H.Enichlmair、E.Schirgi、およびG.Rappitschによる“Statistical Modelling of MOS Transistor Mismatch for High−volatge CMOS Process”、Qual.Reliab.Engng.Int.2005年、第21巻、477〜489ページを見よ。
これらのステップは、(たとえば、下の図13中のような)様々なレイアウトスタイルに対して、繰り返され得る。対照的に、従来の設計方法は典型的には、良好なマッチングを与えることが知られている一つのレイアウトスタイルに対するテストチップに焦点を合わせてきた。マッチングレイアウトスタイルが、弱いマッチングから最強のマッチングに進化していくにつれ、測定されたミスマッチパラメータの分散の減少が見られるであろう。測定された分散の減少は、式
を用いて、相関係数に写像され得る。ここで、cc2は、完全にミスマッチのデバイスに対して測定された分散σから、ある所与のレイアウトスタイルに対する減少され測定された分散σへの分散減少に対応する相関係数である。すなわち、相関係数cc2は、比、
によって与えられる分散減少に対応する。
幾何学的スケーリングと結果のPDK中のシミュレーションモデルへの符号化を実施する際、異なるレイアウトスタイルにわたる分散の観測された減少に従って、異なる相関係数が計算される。結果として得られる分散減少/相関係数は上の式を用いて計算され、図9のプロセスエンジニアのフローチャート(流れ図)によって反映されるように、デバイスモデルまたは他の統計的パラメータと共に、プロセスデザインキット中に置かれる。
式(2)〜(3)を参照しながら上で述べたスケーリングアプローチは、回路設計に対する多くの動作的設定に適していたが、特定のレイアウトスタイルに関する相関係数の定量化のより高い正確さは、特にこれらのレイアウトスタイルに向けられたテストチップから特性データを取り出すことによって一般的には達成され得る。
好適には、(たとえば、下の図13中に示されているような)異なるレイアウトスタイルによる測定された分散の減少は、そのレイアウトスタイルに対するテストチップ結果に基づくパルレイアウトスタイルを基に、PDKの中にキャプチャ(保存)される。好適な実施形態では、このことは、PDK中でデバイスパラメータに対する対応する相関係数の生成および記憶(ストレージ)を介して行われ、特定のデバイスに対する正しいレイアウトスタイルに対する相関係数は、よって、下でより詳細に議論するように設計エンジニアには入手可能である。
図11は、レイアウトスタイル特性を設計エンジニア(または回路設計者)に対して提示する方法1102としての、レイアウトスタイル動作810のさらなる詳細を示している。方法1102の開始1104において、スケマティック環境が初期化される1106。次に、PDKファイル1108が読まれ1110、入手可能なレイアウトスタイルのリストが画定される1112。制約エディタプルダウンメニューに対するソフトウェアは、次にレイアウトスタイル特性1114がポピュレートされ、設計ソフトウェアは次に、スケマティックのエンティティおよび設計エンジニア1116に対する提示の準備を完了する1116。
一旦、PDK1108が入手可能になると、それは回路設計者および次のフェーズでの回路設計ソフトウェア(スケマチックキャプチャ+シミュレーションツール)によって用いられる。ここで、スケマチックキャプチャツールは、PDKを読み、プロセス統計量およびデバイスモデルを含むセクションを特定する。所与のレイアウトスタイルに対する特性情報(たとえば、ニーモニック)はPDKから取り出され、回路設計ソフトウェア中の特別メニューを用いて回路設計者が入手可能となる。これを行うことによって、回路設計者は、何のレイアウトスタイルが入手可能であるか(および、何のレイアウトスタイルがシミュレータ、それもまた同じPDKを読む、に知らされるか)を知る。
図12は、レイアウトを設計し、シミュレーションする方法1202としての設計およびシミュレーション動作812、814のさらなる詳細を示している。方法1202の開始1204では、回路図が生成される(たとえば、入力として特定される)1206。デバイスの大きさが選ばれる1208。次に、1つ以上のデバイス(たとえば、公知の高感度デバイス)が感度解析のために選ばれる1210。レイアウトスタイルが、解析されているデバイスに対して選ばれ1212、PDKファイル1216から値が取り出されることによって、シミュレーションされる(たとえば、モンテカルロシミュレーション)1214。もし、結果が(たとえば、パフォーマンス要求に関して)適切ではなければ1218、次に代替のレイアウトスタイルが選ばれ得て1212、シミュレーションされ1214、および評価される1218。追加のデバイスは、レイアウトスタイルへの感度が解析され得て1220、結局、結果(たとえば、最終的なスケマティック1224)がレイアウトエンジニア1222に渡され、プロセスは終了する1226。
回路設計者が回路を設計すると、回路設計者は異なるデバイスタイプおよびサイズを選び、それらを一緒に、所望の回路機能を達成するために、様々な所望のトポロジーで配線する。基本的な機能性が適所にあるとすれば、設計者は次に、デバイスが理想的にはマッチングしていない、非理想的なプロセスで製造されたとしても、設計は正しく機能するだろうことを確認する必要がある。それを行うプロセスでは、設計者は統計的シミュレーションを行い、どの特定のデバイスをマッチングさせ、特別のレイアウト配慮を与える必要があるのかを特定する。従来の設計方法では、設計者は、回路シミュレータに、マッチングデバイスに対する分散を、それらマッチングデバイスがマッチングしているという事実を反映する適切な量だけ減少することを指示するために、マッチングデバイスに対する数値的相関係数を選択することが期待されていた(たとえば、図6、7)。しかしながら、この詳細な数値的情報は、一般的には、典型的な回路設計者には知らされない。本実施形態の態様に従うと、相関情報は今や、プロセスエンジニアによって製造されたPDK内のニーモニック結合テーブル(または他のレイアウトスタイル特性)中にキャプチャされている。
図13はテーブルを示しているが、テーブルは、既に設計エンジニアはメニュー中でアクセス可能であり得るニーモニックの例を、対応するレイアウトスタイルのより特定の定量的詳細に関連付ける。マッチングの度合いに示唆的に示すこれらのニーモニックは、“マッチングしない(Unmatched)”、”弱くマッチングした(Weakly matched)”、“単純にマッチングした(Simply matched)”、“中間的にマッチングした(moderately matched)”、“良好にマッチングした(Well matched)”、“とても良好なマッチング(Very Well matched)”、および“非常に良好にマッチングした(Extremely Well matched)”を含む。これらのレイアウトスタイルの追加の態様は、下でさらに詳細に議論されるであろう。
図13に示されているように、回路設計者は、テストチップ上に表現され、今やPDK内に統計的に表現されている様々なレイアウトスタイルから回路設計者に選択を求める、一連のデバイス専用のメニューを閲覧する。選択されたデバイスに対して、回路設計者は今や単純にレイアウトスタイルを選ぶことができるが、レイアウトスタイルは、どのデバイスがそのように特徴化されているかを明確にするために、可能ならば、対応するバインディングボックスと共に、たとえば、ニーモニックまたはアイコン特徴化によって、回路設計のユーザインターフェイス表現で示され得る。設計者は次に、シミュレーションを走らせることができ、シミュレーションの間、回路シミュレーターツールはまた同一のPDKを見に行き、そして、ニーモニック情報(または均等物)を、次にはシミュレーション(たとえば、従来の乱数生成器を用いるモンテカルロシミュレーション)の間、正しく相関する乱数を内部的に生成するために用いられる詳細な相関係数に写像する。結果として、所与のレイアウトスタイルに対する測定された分散減少は、シミュレーションの間に適用され、回路設計者は、回路の振る舞いでの選んだレイアウトスタイルの効果を観測することが可能であり、それに応じて設計(および/またはレイアウトスタイル)を変更する。
図13中に示されているようなレイアウトスタイルに対するさらなる特性の詳細は、典型的には、電気的性質(たとえば、抵抗)および幾何学的性質(たとえば、サイズ、方向)を含む、デバイスの特徴的な性質に依存する。たとえば、図14は、スケマティック中の設計エンジニアによって配置された抵抗コンポーネントA、Bのペア(対)を示している。これらの抵抗がレイアウトエンジニアによって描かれているとき、集積回路レイアウト上のそれらに対する最も単純な表現は、(拡散を表すもののような)特定の層の上の長方形のペアとしてのものである。抵抗の抵抗値はそのアスペクト比(L/W)に直接的に比例し、よって2つの抵抗を抵抗値でマッチングさせるために理論的に要求されるのは、異なる大きさであるが、同じアスペクト比を有する2つの抵抗を示している図15中に描かれているような、同一の層上に同一のアスペクト比を有する長方形のあらゆるペアである。
図15の2つの抵抗は異なる面積を有する(一方は明らかに他のものより大きい)が、それらは共に同じアスペクト比(L/W)を有している。しかしながら、集積回路製造プロセスは、完全には制御されず、それゆえに、製造されたとき、これらの抵抗のいずれもが若干規格から外れたL(長さ)またはW(幅)を持ち得る。長さ1000単位で描かれた抵抗は実際には、997単位の長さで製造されるかも知れず、幅30単位で描かれた抵抗は実施には、32単位の幅で製造されるかも知れない。結果として、現実に2つの抵抗を密接にマッチングさせるためには、図16に示されているように、同一の面積を有する2つの抵抗が通常は描かれる。製造プロセスにおけるエッチング効果はしばしば、方向性を有する傾向があり、よってX方向の分散(ばらつき)がY方向の分散と異なる。このことを考慮するために、図17に示されているように、2つの抵抗を同じ方向に向けてレイアウトするのがより一般的であろう。さらに、改善されたマッチングは典型的には、デバイスの性質が製造ダイ上の絶対X/Y位置の関数として大凡線形に変化する傾向である、プロセッシングでのグレーディング効果を最小化するために、デバイスをお互いに出来るだけ接近して配置することによって達成される。つまり、デバイスを接近させればさせるほど、それらの間のデルタXまたはデルタYは小さくなり、デバイスの性質はより強くマッチングするであろう。
加えて、業界の常識は、それらを一つの長方形として描くよりむしろ抵抗をサーペタインする(くねくね(ジグザグに、蛇状に)曲げる)。図19は、2つの抵抗に対するサーペタインされた抵抗レイアウトを示している。蛇状抵抗の個々のセグメントが、元々の単純な長方形形状のように、同一の長さ(L)および幅(W)に繋げられる限り、抵抗は等価であろう。まとめると、(図14の図からの)抵抗A、Bのペアに対する典型的なレイアウトは、図19中に示されているようなものであり得る。しかしながら、現代のIC製造プロセスが益々小さい幾何形状に移行するにつれ、これらのプロセスへ制御の量も小さくなりつつある。図20の破線で示される所望の抵抗サーペタインレイアウトは実際には、予期されたセグメントより狭く製造され得る。図20では、最初および最後の垂直セグメントは、実際にエッチングされた結果2006と比べた理想的な場合の形状の境界を示す破線2002、2004によって示されるようにオーバーエッチされている。プロセスが小さくなるにつれ、このようなエッジ効果は大きくなる傾向にある。
図19の単純なサーペタインレイアウトによって示されるトランジスタのペアであって、各抵抗は図20によって示されるように垂直エッジ効果の影響を受け、恐らく追加として、同様の方法で水平エッジ効果の影響を受けるトランジスタのペアを考えよう。これは、製造ダイ上のデバイス配置X、Yの関数として変化する他のグレーディングの影響に加えてのことである。抵抗の非常に良好なマッチングに達するために、様々なより複雑なレイアウト技術が発展してきたし、徐々に一般的なものになっている。
(同じ方向を維持しながら、お互いを出来るだけ接近させてサーペタインされた抵抗を配置することとは別の)第一のそのような技術は、インターデジテートレイアウトスタイルを採用することである。このことをするために、個々のデバイスは、まず小さめのサブデバイスに分割される。たとえば、図14中の概略の抵抗A、Bのペアは、図21に示されているように、直列に接続された抵抗A1〜A4、B1〜B4によって等価に表現され得る。
これがレイアウトに対して何を意味するのか、という点では、図22に示されているような長いサーペント(ジグザグ、くねくね曲がった)抵抗は実際には、A1、A2、A3、A4でラベル付けされた4つのサブサーペントとしての図22の長いサーペントを示す図23中に示されているように分割され得る。各サブサーペントはバインディングボックスによって結合されていることに注意しよう。2つのバインディングボックスは、図面上で破線のアウトライン図24によって示されている。以下の記述で、特徴図を単純にするために、サブサーペントは、バインディングボックスを示す正方形または長方形によって表されよう。図22の単一のサーペタインレイアウトは、サブサーペントが通常の配線で電気的に接続される図23および24中に示される複数のサブサーペントレイアウトに電気的に等価であることに注意しよう。
図19中に示されているサーペタイン抵抗のペアに対するレイアウトは、2つの抵抗A、Bが4つのサブサーペント(A1〜A4、B1〜B4)に分割され、8つのサブサーペントが左から右に単純な線形アレイ中に、全ては水平方向に並んで配置されている図25中に示されているように、バインディングボックスによって表現され得る。この例では、抵抗Aに対する4つのセグメントはアレイの左側に配置され、抵抗Bに対する4つのセグメントは、アレイの右側に配置されている。
しかしながら、より良いマッチングをもたらす技術は、図26に示されているように、セグメントをインターデジテートすることである。しばしば、より精巧な方法は、図27の先進の抵抗インターデジテーション法によって示されるように、列を対向する端から接続する。しばらく、図27中の抵抗セグメントA2を考えよう。それは類似の抵抗セグメントB4およびB3によってその左側および右側を囲まれている。しかしながら、抵抗セグメントA1は、右隣り(B4)だけを有している。この左隣りの不在によって、製造プロセスにおいて、セグメントA1に対するサーペントの左エッジでのエッチ効果は、サーペントB4(またはA2、またはB3、他)の対応する左エッジでのエッチ効果とは異なる場合がしばしばある。類似のセグメントは、エッチング方向の違い(右から左、または左から右)によってその度合いは異なるであろうが、セグメントB1の右エッジに関しても作られ得る。これらの非対称効果は、左側の理想からのずれが右側でのずれより小さい(すなわち、所望のエッジを示す破線に対して実際のエッジを比較することによって)図20中に示されている。これらの効果を考慮するための、さらに進んだマッチングレイアウト技術は図28中に示されているようなものである。
図28中で、ダミーデバイスB(理想的な抵抗サーペント)は、線形アレイのどちらかの端に配置されるが、しかし、電気的には接続されていない。それゆえ、抵抗セグメントA1は、いまや、同様のサーペント(ジグザグ)形状によって左側および右側(それぞれD、B4)の両方に囲まれている。A1の左に電気的に重要ではないセグメントDの存在は、A1へのエッチ効果を減少する傾向がある。D自身は、“犠牲的に”エッチ効果の影響を受けるが、それは、Dは電気的に接続されていないので、取るに足らないことである。同様のことは、B1の右に配置された右のダミーの隣接物にも言える。2つのダミーデバイスの配置ゆえに、A1およびB1に対するエッチ効果は、B4およびA4に対するエッチ効果に類似する。実質的な効果は、図28中では、複合抵抗Aは複合抵抗Bにより強くマッチングすることである。
チップ表面に対して対角的に変化する傾向のある製造プロセスのばらつきを考慮するために、強くマッチングしなければならないレイアウトに対して用いられるさらなるレイアウトスタイルが、デバイスセグメントがより2次元的にレイアウトされている図29中に示されているような、“クロス・クワッド”法でコンポーネントをレイアウトすることである。
一様にマッチングされるために、対称性が活用されるが、それは対称性の軸が破線で示されている図30中に示されているスタイルを用いることによってである。このスタイルは、ダイ上の絶対的なデバイスX、Y位置に関するミスマッチ効果を減少する(平均する)傾向がある。
最後に、図20は抵抗サーペントの垂直の(最も左の、および最も右の)エッジでのエッチング効果を示すのに対し、類似の効果はまた水平の(最も上の、および最も下の)エッジでも生じ得る。これらの効果を補償するために、図31のレイアウトスタイルによって示されるように、デバイスセグメントの全アレイをダミーデバイスによって包囲することが可能である。アレイの“コア(核)”中のデバイスのみが、電気的に意味がある。図31のレイアウトは、面積(コスト)が増加すること、および余分なルーティングの複雑さという犠牲があるが、大変良好なマッチングを与える傾向がある。
図32は、図13の拡大版であり、ニーモニックラベルおよび定性的な詳細に加えて、異なるレイアウトスタイルに関連する幾何学的特性および制約を示す対応する図を示している。上述のように、各レイアウトスタイルのより正確な定量的特性は、プロセスエンジニアによって用いられるチップ902の詳細を反映するであろう。
上の議論は抵抗コンポーネントに対して真であり続けるが、一般の技術は、MOSFETおよびバイポーラトランジスタのような他のタイプのICデバイスに対して同様に適用可能である。図33は、拙劣にレイアウトされた差動ペアを示すMOSトランジスタのペアに対するレイアウトの例を示している。多くの面で類似しているが、これらのデバイスは互いに異なる方向性のためにマッチングしていないことが分かる。一方、図34は、コモンセントロイド幾何でレイアウトされた同じトランジスタを示している。先の議論で考えたような、抵抗サブサーペントと同じような方法で、このMOS差動ペアを、コモンセントロイド対称的アプローチの改善されたマッチング特性を利用するためにABBAとなるようにレイアウトされた、2つの2指デバイス3402、3404に分割されている。同様に、良好にマッチングした抵抗の場合のように、このことは面積の増加およびルーティングの複雑さという犠牲を伴っている。
従来のソフトウェアツールは、上述の実施形態の特徴を含むように変形され得る。図35は、モデリング/プロセスの専門家によって描かれた、これらの特徴がcorrelate_groupで示されるデータ構造中に組み込まれている統計ブロックを示している。統計ブロックの最初で、プロセスおよびミスマッチパラメータの統計的ばらつきは、ガウス分布を用いて特定される。correlate_groupデータ構造中で、レイアウトスタイルは、2つの“マスター”トランジスタに対して与えられる。トランジスタマスター(すなわち、タイプ)“npn1”に対して、レイアウトスタイルは、“interdigitated(インターデジテートの)”、“strong(強い)”および“weak(弱い)”のように記され、トランジスタマスター“npn99”レイアウトスタイルは(違う名前のレイアウトスタイルはまた用いられ得るだろうが)、同様に“interdigitated”、“strong”および“weak”のように記される。これらのレイアウトスタイルは、アイコン特徴に対するフィールドを含み、そのフィールドは図36中に示されているように、ユーザインターフェイスのメニューをポピュレートするために用いられ得て、図36は、“インターデジテート”に対するユーザメニューの例であって、ユーザが回路図中で対応するデバイスを選択した後に現れ得る例を示している。
correlate_groupに対する上の構文は、シミュレータに、“インターデジテート”のような任意のマッチングタイプが、異なるタイプのデバイスマスターに対して何を意味するのか、および異なるパラメータに対する対応する相関係数は何か、にアクセスし利用することを可能とする。この構文は、所与の指名されたパラメータに対する、所与のレイアウトスタイルに対する、および所与の指名されたデバイスタイプ(マスター)に対する、sqrt(1−cc)
に従って分散が減少する個々の相関係数をキャプチャする。
たとえば、“npn1”のデバイスタイプに対して、(単純に、きわめて接近して配置された2つのトランジスタであり得る)“weak”と記されたレイアウトスタイルは、パラメータp1、p2、およびp3は、0.87の相関係数を有するだろうし、それはsqrt(1−0.87)またはsqrt(0.13)または0.36または1/2.77(すなわち、完全にミスマッチのデバイス、たとえばマッチングを改善するための試みを一切していない、遠く離れて配置されたデバイス、と比較した、パラメータp1、p2、およびp3に対する分散の2.77倍の減少)の分散の減少を示している。しかしながら、パラメータp4、p5、p6に対して、分散の減少は、sqrt(1−0.81)または0.435または1/2.29(すなわち、完全にミスマッチのトランジスタの対応するパラメータと比較して、若干小さい2.29の分散の減少)である。
同一のデバイスタイプ“npn1”に対する“インターデジテート”のマッチングタイプに対しては、それぞれsqrt(1−0.98)およびsqrt(1−0.97)の分散の減少または7.07および5.77の改善を有する、同一の2つのパラメータ群に対する高めの相関係数を見出す。
プロセス/モデリングエンジニアによって上のような方法でグループ化され、PDK中に配置された異なるデバイスタイプ、パラメータおよびレイアウトスタイルに対する相関係数では、設計エンジニアは、いまや、高めの抽象化のレベルで仕事をすることができる。図36中に示されているGUI(グラフィカルユーザインターフェイス)は好ましくは、(たとえば、図6&7中のような従来のGUI動作と比較したときに)直感的である。設計者は、いまや、アイコンまたはニーモニックのようなあるキャラクタによって特定される予め定義されたレイアウトスタイルのリストから簡単にレイアウトスタイルを選択する。スタイルのリストや、PDK統計ブロック中のcorrelate_groupステートメントを解析(パーズ)し、各デバイスタイプに対する“matching=”の節を(たとえば、図35中のように)見ることによって、得ることができる。回路設計者が、回路図エディタ中で同一のタイプのあるデバイスを選択すると、次に、それらの選択されたデバイスに対するマスター定義に基づいて、図36中に示されているように、レイアウトスタイルの適切なリストが動的にブラウザにポピュレートされる。
図37は、値はGUIまたは従来のテキスト編集を介して入力され得る、このプロセスからの結果であり得るネットリストの例を示している。特に、回路設計者は、所望のように、個々の相関係数を特定しなくても良い、または、どのデバイスレイアウトスタイルが、“interdigitated”、“strong”および“weak”のような、より直感的な文字列値によって表されるのか特定するために、上の実施形態の態様を用いることができる。たとえば、デバイスペアに対して、[q1,q2]が最初の2行でタイプnpn1として特定され、よってこの情報はシミュレータには入手可能である。下の統計ブロックでは、これらのデバイスは、対応するデバイスタイプに対して、シミュレータによって適切に解釈され得る、レイアウトスタイル“interdigitated”に従ってマッチングされる。つまり、そのデバイス例に対する相関ステートメント中の、matching=“interdigitated”の節に基づいて、シミュレータは、マスター/モデル“npn1”に対して定義された相関群が存在するかどうかを見るために、内部データ構造を調べ、首尾よく見つける。シミュレータは今や、何のパラメータが何の相関係数と相関するだろうかを正確に知っており、乱数を適切に生成することができる。
加えて、デバイスペア[q88,q99]は、第3および第4行中でタイプ“npn1”として特定される。しかしながら、この場合、相関係数は統計ブロック中に示されているように、直接的に特定される。ミスマッチ統計/乱数がデバイスペア[q88,q99]に対するシミュレータによって生成されているとき、パラメータ[p1 p2 p3]は相関係数0.95に従って生成されるだろうし、パラメータ[p3 p4 p5]は特定されているように相関係数0.92に従って生成されるだろう。
回路設計の当業者によって理解されるように、図35中のcorrelate_groupに対する構文と同様に、記号が異なるデバイスタイプに対するパラメータおよびパラメータの群に対する異なる相関係数の特定を可能とする限り、異なるキーワード、ステートメント順序、収納方法(たとえば、中括弧)他を含むレイアウトスタイル情報を表現するために、異なる構文が用いられ得る。たとえば、図38は、主にレイアウトマッチングスタイルおよび第二にデバイスマスターによって構成される別のcorrelate_group構造を示している。たとえば、マッチングスタイル“interdigitated”は、デバイスマスター“npn 1”および“npn99”に対するエントリを含み、マッチングスタイル“strong”は、デバイスマスター“npn 1”および“npn99”に対するエントリを含む。たとえば、マッチングスタイル“interdigitated”および“strong”を、別々のデータ構造(たとえば、別々のcorrelate_groupブロック)に分けるといったように、追加の変形もまた可能である。
上述の方法の結果に対する少なくとも幾つかの値は、ユーザに出力される、または引き続きの使用のために記憶(セーブ)され得る。たとえば、選択されたレイアウトスタイル、PDKファイル、およびネットリストファイルは、回路設計中に適用するために、直接的に記憶され得る。代替として、結果(たとえば、平均、パフォーマンス値、他)のある派生的または要約形式は、動作設定の要求に従って後の使用のために記憶され得る。
追加の実施形態が上述の方法のいずれか一つを実施するための装置に関し、装置はその方法に関するコンピュータ命令を実行するためのコンピュータを含む。この文脈では、コンピュータは、例えば、プロセッサ、メモリ、ストレージ、および入出力デバイス(たとえば、キーボード、ディスプレイ、ディスクドライブ、インターネット接続、他)を含む汎用コンピュータであり得る。しかしながら、コンピュータは、方法の幾つかまたは全ての態様を実施するための回路または他の専用ハードウェアを含んでも良い。ある動作設定では、装置またはコンピュータは、一つ以上のユニットであって、ユニットのそれぞれはソフトウェア、ハードウェア、またはそれらの何らかの組み合わせのいずれかで、方法の幾つかの態様を実施するように構成されたユニットを含むシステムとして構成されても良い。たとえば、システムは、インターネットを含むコンピュータネットワークの一部として構成されても良い。方法の結果の少なくとも幾つかの値は、メモリユニット(たとえばRAM(ランダムアクセスメモリ)、ROM(読み取り専用メモリ)およびストレージデバイス(たとえば、ハードディスクシステム、光学的ストレージシステム)を含むコンピュータ読み取り可能な媒体に、後の利用のために記憶され得る。
追加の実施形態はまた、上述の方法のいずれか一つを、コンピュータの手段によって実施するためのコンピュータプログラムを記憶する(たとえば、実態的に体現する)コンピュータ読み取り可能な媒体に関する。コンピュータプログラムは、たとえば、汎用プログラミング言語(たとえば、C、C++)またはある専用の特定言語で書かれて良い。コンピュータプログラムは、ある有用なフォーマット(たとえば、バイナリ、ASCII)で符号化されたファイルとして記憶されて良い。
上述のように、本発明のある実施形態は、標準的なコンピュータおよびインターネットを含むネットワークを用いて実装され得る。図39は、幾つかの標準的なコンポーネントを有する従来の汎用コンピュータ3900を示している。メインシステム3902は、入出力(I/O)部3906、1つ以上の中央処理装置(CPU)3908、メモリ3910に関連されるフラッシュメモリカード3912を有し得るメモリ部3906を有するマザーボード3904を含む。I/O部3906は、ディスプレイ3928、キーボード3914、他の類似の汎用コンピュータユニット3916、3918、ディスクストレージユニット3920、およびCD−ROMドライブユニット3922に接続されている。CD−ROMドライブユニット3922は、典型的にはプログラム3926および他のデータを含むCD−ROM媒体3924を読むことができる。
図40は、企業のブランチオフィスにあっても良い、幾つかのオフィスクライアントマシン4002が、あるインターネットサービスプロバイダ(ISP)接続4010を介してインターネット4008にそれ自身が接続されるゲートウェイ/トンネルサーバ4006に見ての通り接続4004されている、従来のインターネットネットワーク構成4000を示している。また、ISP接続4014を介してインターネット4008に同様に接続されている他の可能なクライアント4012が示されている。(たとえば、ホームオフィス中の)ローカルクライアント4030に対する追加のクライアント構成が示されている。ISP接続4016は、インターネット4008を、様々な企業アプリケーションサーバ4022に接続4020されているゲートウェイ/トンネルサーバ4018に接続する。これらのサーバ4022は、様々なローカルクライアント4030に接続4028されているハブ/ルータ4026に接続4024されている。
本発明のある実施形態の例だけを上では詳細に記述してきたが、当業者は実施形態の例において、本発明の新規技術および利点から著しく逸脱せずに、多くの変形が可能であうことを容易に認識するであろう。たとえば、上で開示された実施形態の態様は、追加の実施形態を形成するために他の組み合わせで組み合わされ得る。従って、あらゆるそのような変形は、本発明の範囲内に含まれることが意図されている。

Claims (26)

  1. 回路を設計する方法であって、
    デバイスに対する複数のレイアウトスタイルを特定することであって、各レイアウトスタイルは、デバイスの配置およびデバイスをシミュレーションするためのシミュレーションパラメータを含むデバイスモデルの間の相関を特定する値を含むことと、
    前記回路の対するスケマティックであって、デバイス、デバイス間の接続、および前記デバイスの電気特性を特定する電気的パラメータを含むスケマティックを特定することと、
    前記回路に対するレイアウトであって、前記デバイスに対するサイズを特定するサイズパラメータを含むレイアウトを、前記回路スケマティック中の1つ以上のデバイスに対するレイアウトスタイルを選択するためにコンピュータを用いて画定することと、
    前記レイアウトに対する1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
    を含む方法。
  2. 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含む、請求項1に記載の方法。
  3. 前記レイアウトスタイルは、少なくとも幾つかのデバイスのシミュレーションパラメータについてのミスマッチの異なる度合いに対する複数のレイアウトスタイルを含む、請求項1に記載の方法。
  4. レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の選択アイテムを選択することであって、前記グラフィカルユーザインターフェイスは、少なくとも幾つかのデバイスについてのミスマッチの異なる度合いに対する複数の選択を含む、前記回路スケマティック中の選択されたデバイスに対応するレイアウトスタイルに対する選択を提示する、請求項1に記載の方法。
  5. 回路パフォーマンスをシミュレーションすることは、
    対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定することと、
    前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価すること、
    を含む、請求項1に記載の方法。
  6. 前記レイアウトは第1のレイアウトであり、さらに、
    前記回路に対する第2のレイアウトを、前記1つ以上のパフォーマンス指標の少なくとも1つを改善するために、1つ以上デバイスに対するレイアウトを変更することによって、画定することと、
    前記第2のレイアウトに対する前記1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
    を含む、請求項1に記載の方法。
  7. 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含み、
    前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
    回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含む、請求項1に記載の方法。
  8. さらに、
    前記レイアウトに対するテストチップを提供することであって、各テストチップは、対応するレイアウトスタイルに従って、幾何学的制約を伴って配置される複数のデバイスを含むことと、
    前記テストチップ上の前記デバイスのミスマッチの分散に対する特性値を測定することと、
    前記特性値から前記レイアウトスタイルに対する相関係数を画定することと、
    前記コンピュータのグラフィカルインターフェイスに対する選択アイテムを、前記レイアウトスタイルに付随させることであって、
    前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
    回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含むこと、を含む請求項1に記載の方法。
  9. 回路を設計するためのコンピュータプログラムを記憶するコンピュータが読み取り可能な媒体であって、前記コンピュータプログラムは、
    デバイスに対する複数のレイアウトスタイルを特定することであって、各レイアウトスタイルは、デバイスの配置およびデバイスをシミュレーションするためのシミュレーションパラメータを含むデバイスモデルの間の相関を特定する値を含むことと、
    前記回路の対するスケマティックであって、デバイス、デバイス間の接続、および前記デバイスの電気特性を特定する電気的パラメータを含むスケマティックを特定することと、
    前記回路に対するレイアウトであって、前記デバイスに対するサイズを特定するサイズパラメータを含むレイアウトを、前記回路スケマティック中の1つ以上のデバイスに対するレイアウトスタイルを選択するためにコンピュータを用いて画定することと、
    前記レイアウトに対する1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
    のための命令を含む媒体。
  10. 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含む、請求項9に記載のコンピュータが読み取り可能な媒体。
  11. 前記レイアウトスタイルは、少なくとも幾つかのデバイスのシミュレーションパラメータについてのミスマッチの異なる度合いに対する複数のレイアウトスタイルを含む、請求項9に記載のコンピュータが読み取り可能な媒体。
  12. レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の選択アイテムを選択することであって、前記グラフィカルユーザインターフェイスは、少なくとも幾つかのデバイスについてのミスマッチの異なる度合いに対する複数の選択を含む、前記回路スケマティック中の選択されたデバイスに対応するレイアウトスタイルに対する選択を提示する、請求項9に記載のコンピュータが読み取り可能な媒体。
  13. 回路パフォーマンスをシミュレーションすることは、
    対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定することと、
    前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価すること、
    を含む、請求項9に記載のコンピュータが読み取り可能な媒体。
  14. 前記レイアウトは第1のレイアウトであり、さらに、
    前記回路に対する第2のレイアウトを、前記1つ以上のパフォーマンス指標の少なくとも1つを改善するために、1つ以上デバイスに対するレイアウトを変更することによって、画定することと、
    前記第2のレイアウトに対する前記1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
    を含む、請求項9に記載のコンピュータが読み取り可能な媒体。
  15. 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含み、
    前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
    回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含む、請求項9に記載のコンピュータが読み取り可能な媒体。
  16. さらに、
    前記デバイスのミスマッチの分散に対する特性値を受信することであって、前記特性値は前記レイアウトスタイルに対するテストチップからの測定に対応し、各テストチップは対応する対応するレイアウトスタイルに従って、幾何学的制約を伴って配置される複数のデバイスを含むことと、
    前記特性値から前記レイアウトスタイルに対する相関係数を画定することと、
    前記コンピュータのグラフィカルインターフェイスに対する選択アイテムを、前記レイアウトスタイルに付随させることであって、
    前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
    回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含むこと、を含む請求項9に記載のコンピュータが読み取り可能な媒体。
  17. 回路を設計するための装置であって、前記装置はコンピュータ命令を実行するためのコンピュータを含み、前記コンピュータは、
    デバイスに対する複数のレイアウトスタイルを特定することであって、各レイアウトスタイルは、デバイスの配置およびデバイスをシミュレーションするためのシミュレーションパラメータを含むデバイスモデルの間の相関を特定する値を含むことと、
    前記回路に対するスケマティックであって、デバイス、デバイス間の接続、および前記デバイスの電気特性を特定する電気的パラメータを含むスケマティックを特定することと、
    前記回路に対するレイアウトであって、前記デバイスに対するサイズを特定するサイズパラメータを含むレイアウトを、前記回路スケマティック中の1つ以上のデバイスに対するレイアウトスタイルを選択するために画定することと、
    前記レイアウトに対する1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするために評価すること、
    のためのコンピュータ命令を含む装置。
  18. 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含む、請求項17に記載の装置。
  19. 前記レイアウトスタイルは、少なくとも幾つかのデバイスのシミュレーションパラメータについてのミスマッチの異なる度合いに対する複数のレイアウトスタイルを含む、請求項17に記載の装置。
  20. レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の選択アイテムを選択することであって、前記グラフィカルユーザインターフェイスは、少なくとも幾つかのデバイスについてのミスマッチの異なる度合いに対する複数の選択を含む、前記回路スケマティック中の選択されたデバイスに対応するレイアウトスタイルに対する選択を提示する、請求項17に記載の装置。
  21. 回路パフォーマンスをシミュレーションすることは、
    対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定することと、
    前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価すること、
    を含む、請求項17に記載の装置。
  22. 前記レイアウトは第1のレイアウトであり、さらに、
    前記回路に対する第2のレイアウトを、前記1つ以上のパフォーマンス指標の少なくとも1つを改善するために、1つ以上デバイスに対するレイアウトを変更することによって、画定することと、
    前記第2のレイアウトに対する前記1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
    を含む、請求項17に記載の装置。
  23. 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含み、
    前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
    回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含む、請求項17に記載の装置。
  24. 前記コンピュータはさらに、
    前記デバイスのミスマッチの分散に対する特性値を受信することであって、前記特性値は前記レイアウトスタイルに対するテストチップからの測定に対応し、各テストチップは対応する対応するレイアウトスタイルに従って、幾何学的制約を伴って配置される複数のデバイスを含むことと、
    前記特性値から前記レイアウトスタイルに対する相関係数を画定することと、
    前記コンピュータのグラフィカルインターフェイスに対する選択アイテムを、前記レイアウトスタイルに付随させることであって、
    前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
    回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含むこと、
    のためのコンピュータ命令を含む請求項17に記載の装置。
  25. 前記コンピュータは、前記コンピュータ命令の少なくともいくつかを実行するための、メモリを備えるプロセッサを含む、請求項17の装置。
  26. 前記コンピュータは、前記コンピュータ命令の少なくともいくつかを実行するための回路を含む、請求項17の装置。





JP2010205642A 2009-09-17 2010-09-14 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング Expired - Fee Related JP5491333B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/561,801 US8176463B2 (en) 2009-09-17 2009-09-17 Modeling and simulating device mismatch for designing integrated circuits
US12/561,801 2009-09-17

Publications (3)

Publication Number Publication Date
JP2011081786A true JP2011081786A (ja) 2011-04-21
JP2011081786A5 JP2011081786A5 (ja) 2013-10-24
JP5491333B2 JP5491333B2 (ja) 2014-05-14

Family

ID=43432014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205642A Expired - Fee Related JP5491333B2 (ja) 2009-09-17 2010-09-14 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング

Country Status (3)

Country Link
US (1) US8176463B2 (ja)
EP (1) EP2306348A1 (ja)
JP (1) JP5491333B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502103B1 (ko) * 2013-01-30 2015-03-12 삼성전자 주식회사 자기공명영상장치 및 자화강조영상법
US9664764B2 (en) 2013-01-30 2017-05-30 Samsung Electronics Co., Ltd. Magnetic resonance imaging apparatus and susceptibility-weighted imaging method using the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8645901B2 (en) * 2009-12-01 2014-02-04 Cadence Design Systems, Inc. Visualization and information display for shapes in displayed graphical images based on a cursor
TWI476619B (zh) * 2011-12-01 2015-03-11 Ncku Res & Dev Foundation 類比積體電路布局的電阻匹配方法
WO2014147435A1 (en) * 2013-03-21 2014-09-25 Freescale Semiconductor, Inc. Design tool apparatus, method and computer program for designing an integrated circuit
US9255962B2 (en) 2013-08-15 2016-02-09 GlobalFoundries, Inc. Determining intra-die variation of an integrated circuit
CN104715094A (zh) * 2013-12-17 2015-06-17 北京华大九天软件有限公司 一种自动生成匹配器件方法
US9679094B2 (en) 2015-04-29 2017-06-13 International Business Machines Corporation Determining correlation coefficient(s) among different field effect transistor types and/or among different electrical parameter types
US20170046470A1 (en) * 2015-08-14 2017-02-16 Globalfoundries Inc. Process design kit for efficient and accurate mismatch simulation of analog circuits
US10216887B1 (en) 2015-12-18 2019-02-26 Cadence Design Systems, Inc. Methods, systems, and computer program products for implementing an electronic design with time varying resistors in power gating analysis
US10162931B2 (en) * 2017-03-28 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming serpentine resistor
US10262092B1 (en) * 2017-05-08 2019-04-16 Cadence Design Systems, Inc. Interactive platform to predict mismatch variation and contribution when adjusting component parameters
DE102017213583A1 (de) * 2017-08-04 2019-02-07 Siemens Aktiengesellschaft Verfahren zur Produktionsplanung
US10558780B1 (en) 2017-09-30 2020-02-11 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing schematic driven extracted views for an electronic design
US10678978B1 (en) * 2017-09-30 2020-06-09 Cadence Design Systems, Inc. Methods, systems, and computer program product for binding and back annotating an electronic design with a schematic driven extracted view
US10467370B1 (en) 2017-09-30 2019-11-05 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing a net as a transmission line model in a schematic driven extracted view for an electronic design
CN108256219B (zh) * 2018-01-18 2021-08-06 上海华虹宏力半导体制造有限公司 一种mos晶体管的器件失配模型的修正方法及系统
US10916042B2 (en) * 2019-03-12 2021-02-09 DecisionNext, Inc. Methods and devices for capturing heuristic information via a relationship tool
CN109933946B (zh) * 2019-03-29 2023-08-18 上海华力集成电路制造有限公司 一种半导体器件的分析方法
US10997333B1 (en) 2019-12-05 2021-05-04 Cadence Design Systems, Inc. Methods, systems, and computer program product for characterizing an electronic design with a schematic driven extracted view
TWI717302B (zh) * 2020-07-30 2021-01-21 頂極科技股份有限公司 半導體製程零配件的質變檢測系統及方法
US11361142B2 (en) * 2020-08-31 2022-06-14 Siemens Industry Software Inc. Estimating integrated circuit yield from modeled response to scaling of distribution samples
GB2620947A (en) * 2022-07-26 2024-01-31 Agile Analog Ltd Analogue circuit design

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418683B1 (en) * 2005-09-21 2008-08-26 Cadence Design Systems, Inc Constraint assistant for circuit design

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502103B1 (ko) * 2013-01-30 2015-03-12 삼성전자 주식회사 자기공명영상장치 및 자화강조영상법
US9664764B2 (en) 2013-01-30 2017-05-30 Samsung Electronics Co., Ltd. Magnetic resonance imaging apparatus and susceptibility-weighted imaging method using the same

Also Published As

Publication number Publication date
US20110066997A1 (en) 2011-03-17
US8176463B2 (en) 2012-05-08
EP2306348A1 (en) 2011-04-06
JP5491333B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5491333B2 (ja) 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング
US8117576B2 (en) Method for using an equivalence checker to reduce verification effort in a system having analog blocks
US9449130B1 (en) Methods, systems, and articles of manufacture for back annotating and visualizing parasitic models of electronic designs
US6292766B1 (en) Simulation tool input file generator for interface circuitry
US9223925B2 (en) Methods, systems, and articles of manufacture for implementing electronic circuit designs with simulation awareness
US7949987B1 (en) Method and system for implementing abstract layout structures with parameterized cells
JP2810341B2 (ja) 超lsi回路のパワーネットワークの分析装置及び分析方法
US5790835A (en) Practical distributed transmission line analysis
US6289412B1 (en) Layout synopsizing process for efficient layout parasitic extraction and circuit simulation in post-layout verification
US20070094622A1 (en) Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages
US7434183B2 (en) Method and system for validating a hierarchical simulation database
US20150269297A1 (en) Methods for reducing post layout circuit simulation results
US6247162B1 (en) Method and apparatus for generating layout data for a semiconductor integrated circuit device
US9348965B2 (en) Parasitic component library and method for efficient circuit design and simulation using the same
KR101000544B1 (ko) 집적회로에서 여파된 상호접속에 대한 배선 기생 추출
JPH10171857A (ja) 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
US7340697B2 (en) Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
KR20080079558A (ko) 회로 모델 축소 해석 방법 및 컴퓨터로 읽을 수 있는 매체
US6272665B1 (en) Method and tool for automatically generating engineering change order
US7036096B1 (en) Estimating capacitances using information including feature sizes extracted from a netlist
US8813004B1 (en) Analog fault visualization system and method for circuit designs
US8091052B2 (en) Optimization of post-layout arrays of cells for accelerated transistor level simulation
TWI775299B (zh) 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法
US6928401B1 (en) Interactive repeater insertion simulator (IRIS) system and method
US20050138587A1 (en) Analysis of congestion attributed to component placement in an integrated circuit topology floor-plan

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140227

R150 Certificate of patent or registration of utility model

Ref document number: 5491333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees