JP2011081786A - 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング - Google Patents
集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング Download PDFInfo
- Publication number
- JP2011081786A JP2011081786A JP2010205642A JP2010205642A JP2011081786A JP 2011081786 A JP2011081786 A JP 2011081786A JP 2010205642 A JP2010205642 A JP 2010205642A JP 2010205642 A JP2010205642 A JP 2010205642A JP 2011081786 A JP2011081786 A JP 2011081786A
- Authority
- JP
- Japan
- Prior art keywords
- layout
- computer
- style
- circuit
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】結果として得られるレイアウトは、コンピュータを用いることでシミュレーションされ得て、1つ以上のパフォーマンス指標がその回路に対して評価され得る。場合によっては、テストチップが、異なるレイアウトスタイルに対応する配置に対するデバイス相関を画定するために用いられても良い。
【選択図】図8
Description
に従って分散が減少する個々の相関係数をキャプチャする。
Claims (26)
- 回路を設計する方法であって、
デバイスに対する複数のレイアウトスタイルを特定することであって、各レイアウトスタイルは、デバイスの配置およびデバイスをシミュレーションするためのシミュレーションパラメータを含むデバイスモデルの間の相関を特定する値を含むことと、
前記回路の対するスケマティックであって、デバイス、デバイス間の接続、および前記デバイスの電気特性を特定する電気的パラメータを含むスケマティックを特定することと、
前記回路に対するレイアウトであって、前記デバイスに対するサイズを特定するサイズパラメータを含むレイアウトを、前記回路スケマティック中の1つ以上のデバイスに対するレイアウトスタイルを選択するためにコンピュータを用いて画定することと、
前記レイアウトに対する1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
を含む方法。 - 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含む、請求項1に記載の方法。
- 前記レイアウトスタイルは、少なくとも幾つかのデバイスのシミュレーションパラメータについてのミスマッチの異なる度合いに対する複数のレイアウトスタイルを含む、請求項1に記載の方法。
- レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の選択アイテムを選択することであって、前記グラフィカルユーザインターフェイスは、少なくとも幾つかのデバイスについてのミスマッチの異なる度合いに対する複数の選択を含む、前記回路スケマティック中の選択されたデバイスに対応するレイアウトスタイルに対する選択を提示する、請求項1に記載の方法。
- 回路パフォーマンスをシミュレーションすることは、
対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定することと、
前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価すること、
を含む、請求項1に記載の方法。 - 前記レイアウトは第1のレイアウトであり、さらに、
前記回路に対する第2のレイアウトを、前記1つ以上のパフォーマンス指標の少なくとも1つを改善するために、1つ以上デバイスに対するレイアウトを変更することによって、画定することと、
前記第2のレイアウトに対する前記1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
を含む、請求項1に記載の方法。 - 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含み、
前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含む、請求項1に記載の方法。 - さらに、
前記レイアウトに対するテストチップを提供することであって、各テストチップは、対応するレイアウトスタイルに従って、幾何学的制約を伴って配置される複数のデバイスを含むことと、
前記テストチップ上の前記デバイスのミスマッチの分散に対する特性値を測定することと、
前記特性値から前記レイアウトスタイルに対する相関係数を画定することと、
前記コンピュータのグラフィカルインターフェイスに対する選択アイテムを、前記レイアウトスタイルに付随させることであって、
前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含むこと、を含む請求項1に記載の方法。 - 回路を設計するためのコンピュータプログラムを記憶するコンピュータが読み取り可能な媒体であって、前記コンピュータプログラムは、
デバイスに対する複数のレイアウトスタイルを特定することであって、各レイアウトスタイルは、デバイスの配置およびデバイスをシミュレーションするためのシミュレーションパラメータを含むデバイスモデルの間の相関を特定する値を含むことと、
前記回路の対するスケマティックであって、デバイス、デバイス間の接続、および前記デバイスの電気特性を特定する電気的パラメータを含むスケマティックを特定することと、
前記回路に対するレイアウトであって、前記デバイスに対するサイズを特定するサイズパラメータを含むレイアウトを、前記回路スケマティック中の1つ以上のデバイスに対するレイアウトスタイルを選択するためにコンピュータを用いて画定することと、
前記レイアウトに対する1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
のための命令を含む媒体。 - 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含む、請求項9に記載のコンピュータが読み取り可能な媒体。
- 前記レイアウトスタイルは、少なくとも幾つかのデバイスのシミュレーションパラメータについてのミスマッチの異なる度合いに対する複数のレイアウトスタイルを含む、請求項9に記載のコンピュータが読み取り可能な媒体。
- レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の選択アイテムを選択することであって、前記グラフィカルユーザインターフェイスは、少なくとも幾つかのデバイスについてのミスマッチの異なる度合いに対する複数の選択を含む、前記回路スケマティック中の選択されたデバイスに対応するレイアウトスタイルに対する選択を提示する、請求項9に記載のコンピュータが読み取り可能な媒体。
- 回路パフォーマンスをシミュレーションすることは、
対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定することと、
前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価すること、
を含む、請求項9に記載のコンピュータが読み取り可能な媒体。 - 前記レイアウトは第1のレイアウトであり、さらに、
前記回路に対する第2のレイアウトを、前記1つ以上のパフォーマンス指標の少なくとも1つを改善するために、1つ以上デバイスに対するレイアウトを変更することによって、画定することと、
前記第2のレイアウトに対する前記1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
を含む、請求項9に記載のコンピュータが読み取り可能な媒体。 - 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含み、
前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含む、請求項9に記載のコンピュータが読み取り可能な媒体。 - さらに、
前記デバイスのミスマッチの分散に対する特性値を受信することであって、前記特性値は前記レイアウトスタイルに対するテストチップからの測定に対応し、各テストチップは対応する対応するレイアウトスタイルに従って、幾何学的制約を伴って配置される複数のデバイスを含むことと、
前記特性値から前記レイアウトスタイルに対する相関係数を画定することと、
前記コンピュータのグラフィカルインターフェイスに対する選択アイテムを、前記レイアウトスタイルに付随させることであって、
前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含むこと、を含む請求項9に記載のコンピュータが読み取り可能な媒体。 - 回路を設計するための装置であって、前記装置はコンピュータ命令を実行するためのコンピュータを含み、前記コンピュータは、
デバイスに対する複数のレイアウトスタイルを特定することであって、各レイアウトスタイルは、デバイスの配置およびデバイスをシミュレーションするためのシミュレーションパラメータを含むデバイスモデルの間の相関を特定する値を含むことと、
前記回路に対するスケマティックであって、デバイス、デバイス間の接続、および前記デバイスの電気特性を特定する電気的パラメータを含むスケマティックを特定することと、
前記回路に対するレイアウトであって、前記デバイスに対するサイズを特定するサイズパラメータを含むレイアウトを、前記回路スケマティック中の1つ以上のデバイスに対するレイアウトスタイルを選択するために画定することと、
前記レイアウトに対する1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするために評価すること、
のためのコンピュータ命令を含む装置。 - 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含む、請求項17に記載の装置。
- 前記レイアウトスタイルは、少なくとも幾つかのデバイスのシミュレーションパラメータについてのミスマッチの異なる度合いに対する複数のレイアウトスタイルを含む、請求項17に記載の装置。
- レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の選択アイテムを選択することであって、前記グラフィカルユーザインターフェイスは、少なくとも幾つかのデバイスについてのミスマッチの異なる度合いに対する複数の選択を含む、前記回路スケマティック中の選択されたデバイスに対応するレイアウトスタイルに対する選択を提示する、請求項17に記載の装置。
- 回路パフォーマンスをシミュレーションすることは、
対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定することと、
前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価すること、
を含む、請求項17に記載の装置。 - 前記レイアウトは第1のレイアウトであり、さらに、
前記回路に対する第2のレイアウトを、前記1つ以上のパフォーマンス指標の少なくとも1つを改善するために、1つ以上デバイスに対するレイアウトを変更することによって、画定することと、
前記第2のレイアウトに対する前記1つ以上のパフォーマンス指標を、前記特定されたレイアウトスタイルに従って、相関するデバイスモデルを用いて回路パフォーマンスをシミュレーションするためにコンピュータを用いて評価すること、
を含む、請求項17に記載の装置。 - 前記レイアウトスタイルは、デバイスの配置に対する幾何学的制約およびデバイスのシミュレーションパラメータについて対応する相関係数を含み、
前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含む、請求項17に記載の装置。 - 前記コンピュータはさらに、
前記デバイスのミスマッチの分散に対する特性値を受信することであって、前記特性値は前記レイアウトスタイルに対するテストチップからの測定に対応し、各テストチップは対応する対応するレイアウトスタイルに従って、幾何学的制約を伴って配置される複数のデバイスを含むことと、
前記特性値から前記レイアウトスタイルに対する相関係数を画定することと、
前記コンピュータのグラフィカルインターフェイスに対する選択アイテムを、前記レイアウトスタイルに付随させることであって、
前記スケマティック中の1つ以上のデバイスに対する前記レイアウトスタイルを選択することは、前記コンピュータのグラフィカルユーザインターフェイス中の対応する選択アイテムを選択することを含み、
回路パフォーマンスをシミュレーションすることは、対応するレイアウトスタイルの前記特定に従ってシミュレーションパラメータに対する相関された値を選択することによって、複数のシミュレーションされたレイアウトを画定すること、および前記シミュレーションされたレイアウトに対する1つ以上のパフォーマンス指標を評価することを含むこと、
のためのコンピュータ命令を含む請求項17に記載の装置。 - 前記コンピュータは、前記コンピュータ命令の少なくともいくつかを実行するための、メモリを備えるプロセッサを含む、請求項17の装置。
- 前記コンピュータは、前記コンピュータ命令の少なくともいくつかを実行するための回路を含む、請求項17の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/561,801 US8176463B2 (en) | 2009-09-17 | 2009-09-17 | Modeling and simulating device mismatch for designing integrated circuits |
US12/561,801 | 2009-09-17 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011081786A true JP2011081786A (ja) | 2011-04-21 |
JP2011081786A5 JP2011081786A5 (ja) | 2013-10-24 |
JP5491333B2 JP5491333B2 (ja) | 2014-05-14 |
Family
ID=43432014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010205642A Expired - Fee Related JP5491333B2 (ja) | 2009-09-17 | 2010-09-14 | 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング |
Country Status (3)
Country | Link |
---|---|
US (1) | US8176463B2 (ja) |
EP (1) | EP2306348A1 (ja) |
JP (1) | JP5491333B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101502103B1 (ko) * | 2013-01-30 | 2015-03-12 | 삼성전자 주식회사 | 자기공명영상장치 및 자화강조영상법 |
US9664764B2 (en) | 2013-01-30 | 2017-05-30 | Samsung Electronics Co., Ltd. | Magnetic resonance imaging apparatus and susceptibility-weighted imaging method using the same |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8645901B2 (en) * | 2009-12-01 | 2014-02-04 | Cadence Design Systems, Inc. | Visualization and information display for shapes in displayed graphical images based on a cursor |
TWI476619B (zh) * | 2011-12-01 | 2015-03-11 | Ncku Res & Dev Foundation | 類比積體電路布局的電阻匹配方法 |
WO2014147435A1 (en) * | 2013-03-21 | 2014-09-25 | Freescale Semiconductor, Inc. | Design tool apparatus, method and computer program for designing an integrated circuit |
US9255962B2 (en) | 2013-08-15 | 2016-02-09 | GlobalFoundries, Inc. | Determining intra-die variation of an integrated circuit |
CN104715094A (zh) * | 2013-12-17 | 2015-06-17 | 北京华大九天软件有限公司 | 一种自动生成匹配器件方法 |
US9679094B2 (en) | 2015-04-29 | 2017-06-13 | International Business Machines Corporation | Determining correlation coefficient(s) among different field effect transistor types and/or among different electrical parameter types |
US20170046470A1 (en) * | 2015-08-14 | 2017-02-16 | Globalfoundries Inc. | Process design kit for efficient and accurate mismatch simulation of analog circuits |
US10216887B1 (en) | 2015-12-18 | 2019-02-26 | Cadence Design Systems, Inc. | Methods, systems, and computer program products for implementing an electronic design with time varying resistors in power gating analysis |
US10162931B2 (en) * | 2017-03-28 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming serpentine resistor |
US10262092B1 (en) * | 2017-05-08 | 2019-04-16 | Cadence Design Systems, Inc. | Interactive platform to predict mismatch variation and contribution when adjusting component parameters |
DE102017213583A1 (de) * | 2017-08-04 | 2019-02-07 | Siemens Aktiengesellschaft | Verfahren zur Produktionsplanung |
US10558780B1 (en) | 2017-09-30 | 2020-02-11 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing schematic driven extracted views for an electronic design |
US10678978B1 (en) * | 2017-09-30 | 2020-06-09 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for binding and back annotating an electronic design with a schematic driven extracted view |
US10467370B1 (en) | 2017-09-30 | 2019-11-05 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing a net as a transmission line model in a schematic driven extracted view for an electronic design |
CN108256219B (zh) * | 2018-01-18 | 2021-08-06 | 上海华虹宏力半导体制造有限公司 | 一种mos晶体管的器件失配模型的修正方法及系统 |
US10916042B2 (en) * | 2019-03-12 | 2021-02-09 | DecisionNext, Inc. | Methods and devices for capturing heuristic information via a relationship tool |
CN109933946B (zh) * | 2019-03-29 | 2023-08-18 | 上海华力集成电路制造有限公司 | 一种半导体器件的分析方法 |
US10997333B1 (en) | 2019-12-05 | 2021-05-04 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for characterizing an electronic design with a schematic driven extracted view |
TWI717302B (zh) * | 2020-07-30 | 2021-01-21 | 頂極科技股份有限公司 | 半導體製程零配件的質變檢測系統及方法 |
US11361142B2 (en) * | 2020-08-31 | 2022-06-14 | Siemens Industry Software Inc. | Estimating integrated circuit yield from modeled response to scaling of distribution samples |
GB2620947A (en) * | 2022-07-26 | 2024-01-31 | Agile Analog Ltd | Analogue circuit design |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7418683B1 (en) * | 2005-09-21 | 2008-08-26 | Cadence Design Systems, Inc | Constraint assistant for circuit design |
-
2009
- 2009-09-17 US US12/561,801 patent/US8176463B2/en not_active Expired - Fee Related
-
2010
- 2010-09-14 JP JP2010205642A patent/JP5491333B2/ja not_active Expired - Fee Related
- 2010-09-14 EP EP10176648A patent/EP2306348A1/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101502103B1 (ko) * | 2013-01-30 | 2015-03-12 | 삼성전자 주식회사 | 자기공명영상장치 및 자화강조영상법 |
US9664764B2 (en) | 2013-01-30 | 2017-05-30 | Samsung Electronics Co., Ltd. | Magnetic resonance imaging apparatus and susceptibility-weighted imaging method using the same |
Also Published As
Publication number | Publication date |
---|---|
US20110066997A1 (en) | 2011-03-17 |
US8176463B2 (en) | 2012-05-08 |
EP2306348A1 (en) | 2011-04-06 |
JP5491333B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5491333B2 (ja) | 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング | |
US8117576B2 (en) | Method for using an equivalence checker to reduce verification effort in a system having analog blocks | |
US9449130B1 (en) | Methods, systems, and articles of manufacture for back annotating and visualizing parasitic models of electronic designs | |
US6292766B1 (en) | Simulation tool input file generator for interface circuitry | |
US9223925B2 (en) | Methods, systems, and articles of manufacture for implementing electronic circuit designs with simulation awareness | |
US7949987B1 (en) | Method and system for implementing abstract layout structures with parameterized cells | |
JP2810341B2 (ja) | 超lsi回路のパワーネットワークの分析装置及び分析方法 | |
US5790835A (en) | Practical distributed transmission line analysis | |
US6289412B1 (en) | Layout synopsizing process for efficient layout parasitic extraction and circuit simulation in post-layout verification | |
US20070094622A1 (en) | Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages | |
US7434183B2 (en) | Method and system for validating a hierarchical simulation database | |
US20150269297A1 (en) | Methods for reducing post layout circuit simulation results | |
US6247162B1 (en) | Method and apparatus for generating layout data for a semiconductor integrated circuit device | |
US9348965B2 (en) | Parasitic component library and method for efficient circuit design and simulation using the same | |
KR101000544B1 (ko) | 집적회로에서 여파된 상호접속에 대한 배선 기생 추출 | |
JPH10171857A (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
US7340697B2 (en) | Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies | |
KR20080079558A (ko) | 회로 모델 축소 해석 방법 및 컴퓨터로 읽을 수 있는 매체 | |
US6272665B1 (en) | Method and tool for automatically generating engineering change order | |
US7036096B1 (en) | Estimating capacitances using information including feature sizes extracted from a netlist | |
US8813004B1 (en) | Analog fault visualization system and method for circuit designs | |
US8091052B2 (en) | Optimization of post-layout arrays of cells for accelerated transistor level simulation | |
TWI775299B (zh) | 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法 | |
US6928401B1 (en) | Interactive repeater insertion simulator (IRIS) system and method | |
US20050138587A1 (en) | Analysis of congestion attributed to component placement in an integrated circuit topology floor-plan |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5491333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |