CN109933946B - 一种半导体器件的分析方法 - Google Patents

一种半导体器件的分析方法 Download PDF

Info

Publication number
CN109933946B
CN109933946B CN201910252299.2A CN201910252299A CN109933946B CN 109933946 B CN109933946 B CN 109933946B CN 201910252299 A CN201910252299 A CN 201910252299A CN 109933946 B CN109933946 B CN 109933946B
Authority
CN
China
Prior art keywords
key
electrical
parameters
analysis
electrical parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910252299.2A
Other languages
English (en)
Other versions
CN109933946A (zh
Inventor
苏炳熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910252299.2A priority Critical patent/CN109933946B/zh
Publication of CN109933946A publication Critical patent/CN109933946A/zh
Priority to US16/828,990 priority patent/US11829893B2/en
Application granted granted Critical
Publication of CN109933946B publication Critical patent/CN109933946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • G06N5/022—Knowledge engineering; Knowledge acquisition
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G06N5/046—Forward inferencing; Production systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Computational Linguistics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明提供了一种半导体器件的分析方法，用以分析HKMG鳍式场效应晶体管的多个电性参数和制造所述晶体管的多个工艺参数，具体包括：针对每一电性参数执行关键工艺参数关联性分析，其中所述关键工艺参数关联性分析包括：分别构建该电性参数对应每一个工艺参数中的多个电性‑工艺模型；对每一个所述电性‑工艺模型进行敏感性分析；基于获得的电性‑工艺模型的敏感性分析结果从所述多个工艺参数中确定多个关键工艺参数；以及基于知识数据库确定所述电性参数与所述多个关键工艺参数之间的关系。根据本发明所提供的分析方法，通过专家系统来挖掘出真正造成晶体管元器件电特性异变的制程变异，为调整工艺方案提供可能。

Description

一种半导体器件的分析方法
技术领域
本发明涉及半导体领域，尤其涉及半导体器件的制造在线工艺参数的分析及优化。
背景技术
鳍式场效应晶体管技术(FinFET，Fin Field-Effect Transistor)的导入是次16纳米技术世代半导体产业的一大进展。尽管16纳米高介电材料金属栅极鳍式场效应晶体管(HKMG FinFET，High-K Metal Gate FinFET)正导入量产，制程最优化的问题仍有很大改善空间，例如：制程变异所导致的晶体管电特性的变动，以及最新3D结构及制造器的新制程所引起的制程变异对元件和电路的影响。
虽然，目前在理论研究方面，已经有相关文献讨论上述制程最优化的问题，但是现有的相关文献大都采用计算机模拟的方式来仿真制程和元件电特性的变异。并且，目前只有已知的少数制程步骤被讨论，并未将全部制程步骤融合作综合性分析，亦并未研究制程彼此间的相互影响效应，以及制程与元件电特性之间的相互影响，当然也就没有给出对应的制程最优化的解决方案。
因此，希望提供一种分析方法，能够借助大数据分析的处理能力，通过专家系统分析制程与元件电特性之间的相互影响，以便挖掘出真正造成晶体管元器件电特性异变的制程变异的源头，从而为后续优化工艺制程提供可能。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了弥补目前行业内并没有在理论上以及实际操作中提供方法来分析HKMG鳍式场效应晶体管元件电特性与制程之间的相互影响，也就没有办法寻找到真正造成晶体管元器件电特性异变的制程变异的源头，本发明提供了一种分析方法，用以分析HKMG鳍式场效应晶体管的多个电性参数和制造上述晶体管的多个工艺参数，上述分析方法具体包括：针对每一电性参数执行关键工艺参数关联性分析，其中上述关键工艺参数关联性分析包括：
分别构建该电性参数对应每一个工艺参数中的多个电性-工艺模型；
对每一个上述电性-工艺模型进行敏感性分析；
基于获得的电性-工艺模型的敏感性分析结果从上述多个工艺参数中确定多个关键工艺参数；以及
基于知识数据库确定上述电性参数与上述多个关键工艺参数之间的关系。
在上述分析方法的一实施例中，可选的，上述电性参数与上述多个关键工艺参数之间的关系包括上述电性参数与上述多个关键工艺参数之间的相关性和经验公式。
在上述分析方法的一实施例中，可选的，上述知识数据库中预设有若干电性参数与关键工艺参数的关联规则，且通过对上述关联规则的自学习进行更新。
在上述分析方法的一实施例中，可选的，对于每一个上述电性-工艺模型的敏感性分析进一步包括：
计算每一个上述电性-工艺模型的协方差；以及
基于上述电性-工艺模型的协方差计算每一个上述电性-工艺模型的相关系数。
在上述分析方法的一实施例中，可选的，对于每一个电性参数，确定多个关键工艺参数进一步包括：
将多个上述电性-工艺模型的相关系数按绝对值排序；以及
上述多个关键工艺参数为相关系数的绝对值最高的预设个数的电性-工艺模型对应的工艺参数。
在上述分析方法的一实施例中，可选的，上述相关系数为皮尔逊相关系数。
在上述分析方法的一实施例中，可选的，上述关键工艺参数关联性分析还包括：
获取每一个上述工艺参数的多个具体数值；以及
获取每一个上述电性参数的多个具体数值。
在上述分析方法的一实施例中，可选的，上述分析方法还包括：
针对上述多个电性参数执行电性参数内联分析，其中上述电性参数内联分析包括：
将上述多个电性参数两两为一组，构建多个电性参数模型；
对每一个上述电性参数模型进行敏感性分析；
基于上述电性参数模型的敏感性分析结果从上述多个电性参数模型中提取多个关键电性参数模型；以及
对上述多个关键电性参数模型进行数据挖掘，以确定上述多个电性参数中的多个关键电性参数及其关联性。
在上述分析方法的一实施例中，可选的，分析多个关键电性参数及其关联性，以及每一个关键电性参数及其对应的多个关键工艺参数，以确定上述多个关键电性参数与多个关键工艺参数之间的关系。
在上述分析方法的一实施例中，可选的，上述分析方法还包括：
基于上述多个关键电性参数与多个关键工艺参数之间的关系，根据所需要的关键电性参数调整关键工艺参数。
在上述分析方法的一实施例中，可选的，上述多个电性参数模型的敏感性分析进一步包括：
计算每一个上述电性参数模型的协方差；以及
基于上述电性参数模型的协方差计算每一个上述电性参数模型的相关系数。
在上述分析方法的一实施例中，可选的，提取上述多个关键电性参数模型进一步包括：
提取上述多个电性参数模型中相关系数的绝对值大于预设阈值的电性参数模型为上述关键电性参数模型。
在上述分析方法的一实施例中，可选的，进行上述数据挖掘进一步包括：
基于上述多个关键电性参数模型的相关系数进行数据挖掘，以确定上述关键电性参数及其关联性。
在上述分析方法的一实施例中，可选的，基于上述多个关键电性参数模型的相关系数进行数据挖掘进一步包括：
以上述多个关键电性参数模型的相关系数为矩阵元建立上述多个关键电性参数模型的相关系数矩阵；以及
基于上述相关系数矩阵确定上述关键电性参数及其关联性。
在上述分析方法的一实施例中，可选的，基于上述相关系数矩阵确定上述关键电性参数及其关联性进一步包括：
基于上述相关系数矩阵进行凝聚层次聚类。
在上述分析方法的一实施例中，可选的，上述相关系数为皮尔逊相关系数，上述相关系数矩阵为皮尔逊相关系数矩阵。
本发明还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，上述处理器执行上述计算机程序时实现如上任一项所述分析方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，其中，上述计算机程序被处理器执行时实现如上任一项所述分析方法的步骤。
根据本发明所提供的分析方法，通过对制造HKMG鳍式场效应晶体管的多个工艺参数以及对元件电特性参数作综合分析，获取影响元件电特性参数的关键工艺参数，挖掘出真正造成晶体管元器件电特性异变的制程变异及其源头，从而为后续调整工艺方案、优化工艺制程提供了可能。
附图说明
图1示出了本发明提供的分析方法的流程图。
图2A示出了本发明所分析的鳍式场效应晶体管一方面的结构示意图。
图2B示出了本发明所分析的鳍式场效应晶体管一方面的结构示意图。
图2C示出了本发明所分析的鳍式场效应晶体管一方面的结构示意图。
图3A示出了根据本发明提供的分析方法得到的影响NFET饱和电流的关键工艺参数结果。
图3B示出了根据本发明提供的分析方法得到的影响NFET饱和电压的关键工艺参数结果。
图3C示出了根据本发明提供的分析方法得到的影响NFET关闭电流的关键工艺参数结果。
图4示出了本发明提供的分析方法基于知识数据库确定关键工艺参数之间关系的示意图。
图5A验证了本发明提供的分析结果的一方面。
图5B验证了本发明提供的分析结果的一方面。
图6A验证了本发明提供的分析结果的一方面。
图6B验证了本发明提供的分析结果的一方面。
附图标记
a 顶部鳍式片宽度
b 底部鳍式片宽度
c 鳍式片高度
θ 顶部鳍式片顶角角度
d 栅极长度
e1 第一栅极侧墙厚度
e2 第二栅极侧墙厚度
f 源漏极距离
g 源漏极深度
h 源漏极外延生长高度
i 源漏外延生长侧向宽度
j 高K介质层厚度
k 栅极高度
HKMG 高K金属栅极
Spacer 侧墙
Gate 栅极
Fin 鳍式片
Contact 触点
具体实施方式
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
如上所述，本发明提供了一种半导体器件的分析方法，用以分析HKMG鳍式场效应晶体管的多个电性参数和制造所述晶体管的多个工艺参数，请参考图1，图1示出了本发明提供的分析方法的流程图，本发明提供的分析方法具体包括，步骤1，首先定义制造HKMG鳍式场效应晶体管的在线工艺参数，并且，获取在线工艺参数对应的HKMG鳍式场效应晶体管的结构尺寸分布。
在上述步骤1中，在线工艺参数是基于在线测试，所谓在线测试是和离线测试相对的。半导体器件所在的晶圆在制造完成后的测试属于离线测试，测试完后，晶圆不会回到线继续进行下一步制造工艺。而在线测试完后，晶圆需要继续到下一个站点进行制造工艺。通过进行在线测试，可以获取在线工艺参数相对应的HKMG鳍式场效应晶体管的结构尺寸分布，也就是在线工艺参数对应的具体数值。并且，由于是在线测试，在发现制程存在变异时能够及时纠错，避免造成经济损失。
具体的，现有的技术中，鳍式场效应晶体管的制造流程通常至少可以分为以下8个步骤：
1、鳍式片形成(Fin formation)
2、形成伪栅极(Dummy gate)
3、源漏离子注入(S/D implantation)
4、源漏外延生长(S/D EPI growth)
5、替换伪栅极(Gate replacement)
6、形成高K金属栅极(Hi-K Metal Gate)
7、形成源漏极触点(S/D Contact)
8、后段工艺(BEOL)
对应地，工艺步骤中选取的工艺参数具体至少可以包括：
1、顶部鳍式片宽度a(Top-Fin Width)
2、底部鳍式片宽度b(Bottom-Fin Width)
3、鳍式片高度c(Fin Height)
4、顶部鳍式片顶角角度θ(Top-Fin Corner Angle)
5、栅极长度d(Gate length)
6、第一栅极侧墙厚度e1(Gate-Spacer-1Thickness)
7、第二栅极侧墙厚度e2(Gate-Spacer-2Thickness)
8、源漏极距离f(S/D Proximity)
9、源漏极深度g(S/D Depth)
10、源漏极外延生长高度h(S/D Epi-Overgrowth Height)
11、源漏外延生长侧向宽度i(Lateral S/D SEG Wight)
12、高K介质层厚度j(HK/IL Thickness)
13、栅极高度k(Gate Height)
其中参数1-4对应鳍式片形成(Fin formation)步骤。参数5-7对应形成伪栅极(Dummy gate)、源漏离子注入(S/D implantation)、源漏外延生长(S/D EPI growth)、替换伪栅极(Gate replacement)步骤。参数8-11对应源漏离子注入(S/D implantation)、源漏外延生长(S/D EPI growth)步骤。参数12-13对应形成高K金属栅极(Hi-K Metal Gate)步骤。
请参考图2A-2B所示出的鳍式场效应晶体管结构的不同方面来理解上述工艺参数的具体情况。通过获取、收集HKMG鳍式场效应晶体管的上述数据，为后续进行分析以寻找出影响元件电特性异变的制程变异的源头提供了基础。
步骤1中还包括定义HKMG鳍式场效应晶体管的器件电性参数，以及通过器件可接受性测试(WAT，Wafer Acceptance Test)来获取电性参数的具体数值。器件可接受性测试WAT在半导体加工企业的生产线中处于比较特殊的位置，离线WAT测试位于所有加工工艺之后，所有的晶圆都必须经过WAT测试以判断晶圆是否符合预期规格。WAT测试出来的数据，具有很多工程方面的用途，具体包括：检测工艺窗口，检查设计规则(Design Rule)，控制工艺参数，对工艺进行除错，对可靠性刻画，对电路设计进行器件建模，开发下一代产品等等。
通常，离线WAT是在晶圆完成制造工艺后对晶圆进行测试。随着技术的发展，一些产品的制造周期非常长，可以达到三个月。在这种情况下，如果在前面的某一站工艺出了问题，在达到WAT时才发现该问题，就会影响大量的产品，给制造企业造成重大损失，因此，需要尽早制造出了问题。
为了解决上述问题，还可以采用在线WAT测试来解决这样的问题，较优的，本发明所采用的WAT系架构于在线WAT。
更进一步的，WAT的测试参数分为两类，一类是和器件相关的，包括MOS管的开启电压，饱和电流，关闭电流，击穿电压等等。另一类是和结构相关的，包括薄层电阻，接触电阻，栅氧化层厚度，隔离等等。
在本发明中，WAT的测试参数更侧重于与器件电特性相关的上述开启电压、击穿电压、饱和电流、静止电流、关闭电流等等。通过WAT测试后，能够得到器件相关电特性参数的具体数值。
需要注意的是，虽然举例介绍了WAT测试，当上述器件电特性的相关参数还可以通过现有或将有的其他测试方法、测试手段实现，并不以上述WAT测试为限。
随后，在获取、收集了相关数据中，执行步骤2，将这些数据通过大数据系统进行数据建模，具体的，对于每一个电性参数，建立该电性参数与多个工艺参数之间的电性-工艺模型。
举例而言，假设本发明的分析对象包括DCi～DCj个电性参数，以及ILi～ILj个工艺参数，对于电性参数DCi，分别建立对应ILi至ILj的多个电性-工艺模型DCi-Ili至DCi-ILj。
在数据建模后，执行步骤3，对已建立的模型进行敏感性分析。具体的，上述敏感性分析进一步包括，计算每一个电性-工艺模型的协方差，以及，基于协方差计算每个电性-工艺模型的相关系数。
具体的，计算每一个电性-工艺模型的协方差可以通过下述公式计算：
cov(DC1,IL1)＝σDC1IL1＝E[(DC1-u1)(IL1-u2)]
其中，E表示期望值；u1，u2分别为DC1，IL1的均值。
协方差(Covariance)在概率论和统计学中用于衡量两个变量的总体误差。协方差表示的是两个变量的总体的误差，这与只表示一个变量误差的方差不同。如果两个变量的变化趋势一致，也就是说如果其中一个大于自身的期望值，另外一个也大于自身的期望值，那么两个变量之间的协方差就是正值。如果两个变量的变化趋势相反，即其中一个大于自身的期望值，另外一个却小于自身的期望值，那么两个变量之间的协方差就是负值。
从直观上来看，协方差表示的是两个变量总体误差的期望。如果两个变量的变化趋势一致，也就是说如果其中一个大于自身的期望值时另外一个也大于自身的期望值，那么两个变量之间的协方差就是正值；如果两个变量的变化趋势相反，即其中一个变量大于自身的期望值时另外一个却小于自身的期望值，那么两个变量之间的协方差就是负值。
进一步的，基于协方差计算每个电性-工艺模型的相关系数可以通过下述公式计算：
其中：
E表示期望值；u1，u2分别为DC1，IL1的均值。
相关系数是用以反映变量之间相关关系密切程度的统计指标。由于研究对象的不同，相关系数有多种定义方式，较为常用的是皮尔逊相关系数。本发明所提供的实施例亦系采用皮尔逊相关系数为基础。皮尔逊相关系数是最早由统计学家卡尔·皮尔逊设计的统计指标，是研究变量之间线性相关程度的量，皮尔逊相关系数是按积差方法计算，以两变量与各自平均值的离差为基础，通过两个离差相乘来反映两变量之间相关程度，着重研究线性的单相关系数。
从上述的计算方法可以看出，DC1-IL1之间的皮尔逊相关系数是以DC1-IL1的协方差除以DC1的标准差和IL1的标准差。
所以，相关系数也可以看成协方差：一种剔除了两个变量量纲影响、标准化后的特殊协方差。由于是一种特殊的协方差，皮尔逊相关系数具有以下特点：
1、可以反映两个变量变化时是同向还是反向，如果同向变化就为正，反向变化就为负。
2、由于它是标准化后的协方差，更为重要的是，它消除了两个变量变化幅度的影响，而只是单纯反应两个变量每单位变化时的相似程度。
通俗地来看，当DC1、IL1的相关系数为1时，说明两个变量变化时的正向相似度最大，即，DC1变大一倍，IL1也变大一倍；DC1变小一倍，IL1也变小一倍。也即是完全正相关(以DC1、IL1为横纵坐标轴，可以画出一条斜率为正数的直线，所以DC1、IL1是线性关系的)。
随着他们相关系数减小，两个变量变化时的相似度也变小，当相关系数为0时，两个变量的变化过程没有任何相似度，也即两个变量无关。
当相关系数继续变小，小于0时，两个变量开始出现反向的相似度，随着相关系数继续变小，反向相似度会逐渐变大。
当相关系数为-1时，说明两个变量变化的反向相似度最大，即，DC1变大一倍，IL1变小一倍；DC1变小一倍，IL1变大一倍。也即是完全负相关(以DC1、IL1为横纵坐标轴，可以画出一条斜率为负数的直线，所以DC1、IL1也是线性关系的)。
也就是说，皮尔逊相关系数的绝对值越大，越接近于1或-1，相关度越强。反之，皮尔逊相关系数相关系数越接近于0，相关度越弱。
因此，在进行敏感性分析后，执行步骤4，从多个工艺参数中获取影响该电性参数的关键工艺参数。基于上述的分析，提取多个电性-工艺参数模型中相关系数的绝对值大于预设阈值的电性-工艺参数中对应的工艺参数为关键工艺参数。
也就是说，当corr(DCi，ILi)大于预设阈值，则认为DCi-ILi中对应的工艺参数ILi是关键工艺参数。本领域技术人员应当知道，经由上述分析，两个变量之间的皮尔逊相关系数位于-1～1区间范围内，因此，取绝对值后，上述预设阈值位于0～1的区间范围内，本领域技术人员可以在0～1的区间范围内根据实际测试的需要对上述预设阈值进行设定，本发明不作限定。
请参考图3A-图3C，图3A示出了分析NFET的饱和电流的多个关键工艺参数结果，可以看出，对NFET的饱和电流影响最大的、最为相关的两个关键工艺参数为源漏极深度和顶部鳍式片顶角角度。
图3B示出了分析NFET的饱和电压的多个关键工艺参数结果，可以看出，对NFET的饱和电压影响最大的、最为相关的两个关键工艺参数为源漏极距离和源漏极深度。
图3C示出了分析NFET的关闭电流的多个关键工艺参数结果，可以看出，对NFET的关闭电流影响最大的、最为相关的两个关键工艺参数为顶部鳍式片顶角角度和源漏极距离。
在已经提取了关键工艺参数模型后，执行步骤5，利用专家系统基于知识数据库对上述关键工艺参数和元件电特性之间的关系进一步挖掘。以期确定关键工艺参数和电特性之间的相关性和经验公式。
专家系统是一个智能计算机程序系统，其内部含有大量的某个领域专家水平的知识与经验，能够利用人类专家的知识和解决问题的方法来处理该领域问题。也就是说，专家系统是一个具有大量的专门知识与经验的程序系统，它应用人工智能技术和计算机技术，根据某领域一个或多个专家提供的知识和经验，进行推理和判断，模拟人类专家的决策过程，以便解决那些需要人类专家处理的复杂问题，简而言之，专家系统是一种模拟人类专家解决领域问题的计算机程序系统。
专家系统通常由人机交互界面、知识库、推理机、解释器、综合数据库、知识获取等6个部分构成。知识库用来存放专家提供的知识。专家系统的问题求解过程是通过知识库中的知识来模拟专家的思维方式的。在本发明中，上述的知识数据库中预设有若干电性参数与关键工艺参数的关联规则，且通过对关联规则的自学习进行更新。
因此，借助于专家系统及其中的知识数据库，能够得到电性参数与关键工艺参数之间的相关性和经验公式，为后续调整关键工艺参数以获取更好地器件电特性能提供可能。
更优地，由于元器件具有多个电性参数，本发明提供的分析方法还包括：针对上述多个电性参数执行电性参数内联分析，其中上述电性参数内联分析包括：将上述多个电性参数两两为一组，构建多个电性参数模型；对每一个上述电性参数模型进行敏感性分析；基于上述电性参数模型的敏感性分析结果从上述多个电性参数模型中提取多个关键电性参数模型；以及对上述多个关键电性参数模型进行数据挖掘，以确定上述多个电性参数中的多个关键电性参数及其关联性。
以及，对于工艺参数本身而言，众多的工艺参数之间也存在内联，本发明提供的分析方法还包括：针对多个工艺参数执行工艺参数内联分析，其中，上述工艺参数内联分析包括：将上述多个工艺参数两两为一组，构建多个工艺参数模型；对每一个上述工艺参数模型进行敏感性分析；基于上述工艺参数模型的敏感性分析结果从上述多个工艺参数模型中提取多个关键工艺参数模型；以及对上述多个关键工艺参数模型进行数据挖掘，以确定上述多个工艺参数中的多个关键工艺参数及其关联性。
据此，可以根据多个关键电性参数及其关联性、每一个关键电性参数及其对应的多个关键工艺参数，以及多个关键工艺参数自身的关联基于专家系统借助知识数据库确定多个关键电性参数与多个关键工艺参数之间的关系。
请参考图4，图4示出了已经存放在知识数据库中的关联规则的一实施例。具体的，从图3A中可以知道，经过敏感性分析后，得知Id,sat最高关联于NFET的源漏极深度，但具体是如何关联的呢？在一实施例中，分析得到源漏极深度这个关键工艺参数与第一栅极侧墙厚度和第二栅极侧墙这两个参数有关，可以认为第一栅极侧墙厚度和第二栅极侧墙是导致源漏极深度变化的原因。在上述实施例中，又进一步分析得到第一栅极侧墙厚度和第二栅极侧墙的变化源头是鳍式片高度和底部鳍式片宽度。基于此，根据预设在数据库中的不同TEM截面公式能够推论得到影响饱和电流变化的公式，如下所示：
Id,sat＝Wgate/Lgate*eox*mn/tox*(Vgs-Vt,sat)2
其中，Lgate是有效栅极长度；
Wgate＝2*(((Wbottom-fin–Wtop-fin)/2)2+Hfin 2)1/2+Wtop-fin；Wgate是关联于底部鳍式片宽度(Wbottom-fin)、顶部鳍式片宽度(Wtop-fin)、和鳍式片高度(Hfin)的有效栅极宽度；
电子迁移率mn在经验上受源漏极距离、源漏极深度、侧向源漏极生长以及源漏极过生长的影响。
虽然已经知道上述的参数之间存在关联性，但通过将这些参数经验公式化，能够更优地看出不同的参数之间的关系以及变化趋势，知道如何根据需要调整参数以及调整参数的幅度，从而便于后续参数方案的优化。
图5A、图5B、图6A、图6B分别验证了上述分析结果的一方面。
从图5A中可以看出，饱和电压Vt,sat和关闭电流Id,off与顶部鳍式片顶角角度之间存在关联，具体的，由于顶部鳍式片顶角角度增大会导致聚集在顶部鳍式片上表面的掺杂剂下降，从而使得Id,off上升，Vt,sat下降。
从图5B中可以看出，饱和电压Vt,sat和关闭电流Id,off与源漏极距离之间存在关联，具体的，由于源漏极距离增大，导致源极到漏极之间的距离变大，从而使得Id,off下降，Vt,sat下降。
从图6A中可以看出，饱和电压Id,sat与顶部鳍式片顶角角度之间存在关联，具体的，由于顶部鳍式片顶角角度增大会导致有效栅极宽度增加，从而使得Id,sat上升。
从图6B中可以看出，饱和电压Id,sat与源漏极距离之间存在关联，具体的，由于源漏极距离增大，导致源极到漏极之间的距离变大，从而使得Id,sat下降
因此，根据本发明所提供的分析方法，可以先根据电性-工艺参数模型找出影响电特性的若干关键工艺参数，再根据工艺参数本身的相互影响关系，找出源头工艺参数，并且根据经验确定电性参数与源头工艺参数(或其他关键工艺参数)之间的公式，来确定电性参数与源头工艺参数之间是如何彼此影响的。
基于此，如果发现鳍式场效应晶体管的饱和电流不符合要求，那么可以根据需要，以及经过本发明提供的分析方法获得的经验公式来寻找调整工艺参数的源头，即可以选择调整鳍式片高度、顶部鳍式片宽度、底部鳍式片宽度等等来准确、高效地使饱和电流向预期的方向优化。
具体的，多个电性参数模型或工艺参数模型的敏感性分析进一步包括：计算每一个电性参数模型或工艺参数模型的协方差；以及基于电性参数模型或工艺参数模型的协方差计算每一个电性参数模型或工艺参数模型的相关系数。
具体的计算方式可以参见上述关于电性-工艺参数模型处理方法的部分，在此不再赘述。
提取多个关键电性参数模型或关键工艺参数模型进一步包括：提取多个电性参数模型或工艺参数模型中相关系数的绝对值大于预设阈值的电性参数模型或工艺参数模型为关键电性参数模型或工艺参数模型。
当多个电性参数模型或工艺参数模型中存在其相关系数的绝对值大于预设阈值，则认为该电性参数模型或工艺参数模型为关键电性参数模型或关键工艺参数模型，之后，将对关键电性参数模型或关键工艺参数模型基于其相关系数进行数据挖掘。
进行数据挖掘进一步包括：基于多个关键电性参数模型或工艺参数模型的相关系数进行数据挖掘，以确定关键电性参数及其关联性。
基于多个关键电性参数模型或工艺参数模型的相关系数进行数据挖掘进一步包括：以多个关键电性参数模型或工艺参数模型的相关系数为矩阵元建立多个关键电性参数模型或工艺参数模型的相关系数矩阵；以及基于相关系数矩阵确定关键电性参数及其关联性。
基于相关系数矩阵确定关键电性参数及其关联性进一步包括：基于相关系数矩阵进行凝聚层次聚类。
在上述的步骤中，以构建工艺参数模型的相关系数矩阵为例来描述相关系数矩阵的构建方式，具体的，工艺参数模型的相关系数矩阵ρIL的构建可以参考下述公式：
随后，基于相关系数矩阵进行凝聚层次聚类(AHC，Agglomerative HierarchicalClustering)以确定关键电性参数或关键工艺参数之间的关联性。
具体的，凝聚层次聚类是一种自底而上的层次聚类方法，它能够根据指定的相似度或距离定义计算出类之间的距离。凝聚层次聚类法系先将每个样本点作为一个个体簇，然后每一步合并两个“距离”最近的簇(这里的距离可以看做是簇邻近性的定义)，直到所有的簇都归为同一类。层次聚类常常使用树状图(dendrogram)来表示(采用“单链”聚类)，从树状图中可以清楚得看出簇与其子簇之间的关系，以及簇合并与分裂的次序。对于二维样本点来说，还可以使用类似嵌套簇图(Nested Cluster Diagram)的方式来表示。
具体的，基本凝聚层次聚类是凝聚层次聚类算法族的基础，其主体思想是，从个体点作为簇开始，相继合并两个“距离”最近的簇，直到只剩下一个簇，具体步骤如下：
·如果需要，计算邻近度矩阵；
·重复(repeat)：
合并最接近的两个簇；
更新邻近性矩阵，以反映新的簇与原来的簇之间的邻近性；
·直到(until)：仅剩下一个簇。
应用到本发明所提供的实施例中，上述邻近度矩阵可以是上述建立的相关系数矩阵。根据凝聚层次聚类进行数据挖掘，能够将关键电性参数或关键工艺参数进行分组，并确定源头电性参数或源头工艺参数，从而为综合分析电性参数和工艺参数提供了可能。
根据本发明所提供的分析方法，通过对制造HKMG鳍式场效应晶体管的多个工艺参数以及对元件电特性参数作综合分析，获取影响元件电特性参数的关键工艺参数，挖掘出真正造成晶体管元器件电特性异变的制程变异及其源头，从而为后续调整工艺方案、优化工艺制程提供了可能。
本发明还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，该处理器执行所述计算机程序时实现上述方法中的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述方法中的步骤。
其中，计算机设备以及计算机可读存储介质的具体实现方式和技术效果均可参见上述半导体器件分析方法的实施例，在此不再赘述。
本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文所公开的实施例描述的各种解说性逻辑模块、和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现为计算机程序产品，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的合意程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合也应被包括在计算机可读介质的范围内。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在分析方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (17)

1.一种半导体器件的分析方法，用以分析HKMG鳍式场效应晶体管的多个电性参数和制造所述晶体管的多个工艺参数，其特征在于，所述分析方法包括：
针对每一电性参数执行关键工艺参数关联性分析，其中所述关键工艺参数关联性分析包括：
分别构建该电性参数对应每一个工艺参数中的多个电性-工艺模型；
对每一个所述电性-工艺模型进行敏感性分析；
基于获得的电性-工艺模型的敏感性分析结果从所述多个工艺参数中确定多个关键工艺参数；以及
基于知识数据库确定所述电性参数与所述多个关键工艺参数之间的关系；
其中，所述分析方法还包括：
针对所述多个电性参数执行电性参数内联分析，其中所述电性参数内联分析包括：
将所述多个电性参数两两为一组，构建多个电性参数模型；
对每一个所述电性参数模型进行敏感性分析；
基于所述电性参数模型的敏感性分析结果从所述多个电性参数模型中提取多个关键电性参数模型；以及
对所述多个关键电性参数模型进行数据挖掘，以确定所述多个电性参数中的多个关键电性参数及其关联性。
2.如权利要求1所述的分析方法，其特征在于，所述电性参数与所述多个关键工艺参数之间的关系包括所述电性参数与所述多个关键工艺参数之间的相关性和经验公式。
3.如权利要求1所述的分析方法，其特征在于，所述知识数据库中预设有若干电性参数与关键工艺参数的关联规则，且通过对所述关联规则的自学习进行更新。
4.如权利要求1所述的分析方法，其特征在于，对于每一个所述电性-工艺模型的敏感性分析进一步包括：
计算每一个所述电性-工艺模型的协方差；以及
基于所述电性-工艺模型的协方差计算每一个所述电性-工艺模型的相关系数。
5.如权利要求4所述的分析方法，其特征在于，对于每一个电性参数，确定多个关键工艺参数进一步包括：
将多个所述电性-工艺模型的相关系数按绝对值排序；以及
所述多个关键工艺参数为相关系数的绝对值最高的预设个数的电性-工艺模型对应的工艺参数。
6.如权利要求5所述的分析方法，其特征在于，所述相关系数为皮尔逊相关系数。
7.如权利要求1所述的分析方法，其特征在于，所述关键工艺参数关联性分析还包括：
获取每一个所述工艺参数的多个具体数值；以及
获取每一个所述电性参数的多个具体数值。
8.如权利要求1所述的分析方法，其特征在于，分析多个关键电性参数及其关联性，以及每一个关键电性参数及其对应的多个关键工艺参数，以确定所述多个关键电性参数与多个关键工艺参数之间的关系。
9.如权利要求8所述的分析方法，其特征在于，所述分析方法还包括：
基于所述多个关键电性参数与多个关键工艺参数之间的关系，根据所需要的关键电性参数调整关键工艺参数。
10.如权利要求1所述的分析方法，其特征在于，所述多个电性参数模型的敏感性分析进一步包括：
计算每一个所述电性参数模型的协方差；以及
基于所述电性参数模型的协方差计算每一个所述电性参数模型的相关系数。
11.如权利要求10所述的分析方法，其特征在于，提取所述多个关键电性参数模型进一步包括：
提取所述多个电性参数模型中相关系数的绝对值大于预设阈值的电性参数模型为所述关键电性参数模型。
12.如权利要求10所述的分析方法，其特征在于，进行所述数据挖掘进一步包括：
基于所述多个关键电性参数模型的相关系数进行数据挖掘，以确定所述关键电性参数及其关联性。
13.如权利要求12所述的分析方法，其特征在于，基于所述多个关键电性参数模型的相关系数进行数据挖掘进一步包括：
以所述多个关键电性参数模型的相关系数为矩阵元建立所述多个关键电性参数模型的相关系数矩阵；以及
基于所述相关系数矩阵确定所述关键电性参数及其关联性。
14.如权利要求13所述的分析方法，其特征在于，基于所述相关系数矩阵确定所述关键电性参数及其关联性进一步包括：
基于所述相关系数矩阵进行凝聚层次聚类。
15.如权利要求13所述的分析方法，其特征在于，所述相关系数为皮尔逊相关系数，所述相关系数矩阵为皮尔逊相关系数矩阵。
16.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-15中任一项所述分析方法的步骤。
17.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-15中任一项所述分析方法的步骤。
CN201910252299.2A 2019-03-29 2019-03-29 一种半导体器件的分析方法 Active CN109933946B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910252299.2A CN109933946B (zh) 2019-03-29 2019-03-29 一种半导体器件的分析方法
US16/828,990 US11829893B2 (en) 2019-03-29 2020-03-25 Analysis method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910252299.2A CN109933946B (zh) 2019-03-29 2019-03-29 一种半导体器件的分析方法

Publications (2)

Publication Number Publication Date
CN109933946A CN109933946A (zh) 2019-06-25
CN109933946B true CN109933946B (zh) 2023-08-18

Family

ID=66988851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910252299.2A Active CN109933946B (zh) 2019-03-29 2019-03-29 一种半导体器件的分析方法

Country Status (2)

Country Link
US (1) US11829893B2 (zh)
CN (1) CN109933946B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111579961B (zh) * 2020-04-29 2023-04-07 全芯智造技术有限公司 确定芯片电性特征的方法、设备和计算机可读存储介质
CN113065306A (zh) * 2021-03-18 2021-07-02 广东省大湾区集成电路与系统应用研究院 一种基于机器学习的半导体器件敏感性分析方法
CN113109647B (zh) * 2021-04-09 2022-04-29 长鑫存储技术有限公司 导电结构电性缺陷分析方法、电性参数分析方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770167A (zh) * 2004-11-03 2006-05-10 国际商业机器公司 用于对集成电路进行统计建模的方法与系统
CN101504543A (zh) * 2008-02-05 2009-08-12 台湾积体电路制造股份有限公司 关键工艺参数的提取
CN102069094A (zh) * 2010-11-16 2011-05-25 北京首钢自动化信息技术有限公司 一种基于数据挖掘的板形控制关键工艺参数优化系统
US9009638B1 (en) * 2013-12-30 2015-04-14 International Business Machines Corporation Estimating transistor characteristics and tolerances for compact modeling

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6210983B1 (en) * 1998-10-21 2001-04-03 Texas Instruments Incorporated Method for analyzing probe yield sensitivities to IC design
US6802045B1 (en) * 2001-04-19 2004-10-05 Advanced Micro Devices, Inc. Method and apparatus for incorporating control simulation environment
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US20040143403A1 (en) * 2002-11-14 2004-07-22 Brandon Richard Bruce Status determination
US9141913B2 (en) * 2005-12-16 2015-09-22 Nextbio Categorization and filtering of scientific data
US7831307B1 (en) * 2006-11-07 2010-11-09 Boston Scientific Neuromodulation Corporation System and method for computationally determining migration of neurostimulation leads
US7937256B2 (en) * 2006-12-02 2011-05-03 Altos Design Automation, Inc. Systems and methods of efficient library characterization for integrated circuit cell libraries
US8682466B2 (en) * 2007-05-04 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic virtual metrology for semiconductor wafer result prediction
TWI416096B (zh) * 2007-07-11 2013-11-21 Nova Measuring Instr Ltd 用於監控圖案化結構的性質之方法及系統
US8176463B2 (en) * 2009-09-17 2012-05-08 Cadence Design Systems, Inc. Modeling and simulating device mismatch for designing integrated circuits
US8423341B2 (en) * 2009-10-19 2013-04-16 International Business Machines Corporation Method and system for constructing corner models for multiple performance targets
US8134382B2 (en) * 2010-04-15 2012-03-13 Texas Instruments Incorporated Semiconductor wafer having scribe line test modules including matching portions from subcircuits on active die
US9320131B2 (en) * 2010-09-17 2016-04-19 Intervention Technology Pty Ltd Power supply device and components thereof
US8452439B2 (en) * 2011-03-15 2013-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Device performance parmeter tuning method and system
US8453101B1 (en) * 2011-11-22 2013-05-28 International Business Machines Corporation Method, system and program storage device for generating accurate performance targets for active semiconductor devices during new technology node development
US9633150B2 (en) * 2015-04-08 2017-04-25 Oracle International Corporation Experiments approach to design variation mitigation and optimization
US9679094B2 (en) * 2015-04-29 2017-06-13 International Business Machines Corporation Determining correlation coefficient(s) among different field effect transistor types and/or among different electrical parameter types
US10303829B2 (en) * 2017-05-31 2019-05-28 International Business Machines Corporation Automated method for integrated analysis of back end of the line yield, line resistance/capacitance and process performance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770167A (zh) * 2004-11-03 2006-05-10 国际商业机器公司 用于对集成电路进行统计建模的方法与系统
CN101504543A (zh) * 2008-02-05 2009-08-12 台湾积体电路制造股份有限公司 关键工艺参数的提取
CN102069094A (zh) * 2010-11-16 2011-05-25 北京首钢自动化信息技术有限公司 一种基于数据挖掘的板形控制关键工艺参数优化系统
US9009638B1 (en) * 2013-12-30 2015-04-14 International Business Machines Corporation Estimating transistor characteristics and tolerances for compact modeling

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Analog layout synthesis with knowledge mining;Po-Hsun Wu;2015 European Conference on Circuit Theory and Design (ECCTD)2015 European Conference on Circuit Theory and Design (ECCTD);第1-4页 *

Also Published As

Publication number Publication date
CN109933946A (zh) 2019-06-25
US20200311578A1 (en) 2020-10-01
US11829893B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
CN109933946B (zh) 一种半导体器件的分析方法
US6622059B1 (en) Automated process monitoring and analysis system for semiconductor processing
CN109901058B (zh) 一种半导体器件的分析方法
Butola et al. A machine learning approach to modeling intrinsic parameter fluctuation of gate-all-around si nanosheet MOSFETs
US20030200071A1 (en) Simulation method
CN109948283B (zh) 一种半导体器件的分析方法
US7617065B2 (en) Methodology for estimating statistical distribution characteristics of physical parameters of semiconductor device
Butola et al. Artificial Neural Network-Based Modeling for Estimating the Effects of Various Random Fluctuations on DC/Analog/RF Characteristics of GAA Si Nanosheet FETs
CN116090390A (zh) 基于深度学习的finfet器件直流特性预测方法
Su et al. A systematic approach to correlation analysis of in-line process parameters for process variation effect on electrical characteristic of 16-nm HKMG bulk FinFET devices
Kumar et al. A Machine Learning Approach for Optimizing and Accurate Prediction of Performance Parameters for Stacked Nanosheet Transistor
Kim et al. Automatic modeling of logic device performance based on machine learning and explainable AI
US9852956B2 (en) Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices
Butola et al. Estimating the Process Variation Effects of Stacked Gate All Around Si Nanosheet CFETs Using Artificial Neural Network Modeling Framework
Butola et al. Machine Learning Approach to Characteristic Fluctuation of Bulk FinFETs Induced by Random Interface Traps
Akbar et al. Intelligent Modeling of Electrical Characteristics of Multi-Channel Gate All Around Silicon Nanosheet MOSFETs Induced by Work Function Fluctuation
CN113128114B (zh) 一种半导体器件的ssta模型优化方法
CN104752259A (zh) 对具有与工艺水平不相称良率的芯片的分类方法
Zhang Statistical Compact Modeling with Artificial Neural Networks
Bentrcia et al. Approach for designing and modelling of nanoscale DG MOSFET devices using Kriging metamodelling technique
US20240094704A1 (en) Method and apparatus for setting semiconductor device manufacturing parameter
CN117454746A (zh) 一种基于分段式优化神经网络的通用器件建模方法
Tamilarasi et al. Machine Learning Assisted Device Modeling: A Survey
CN115660109A (zh) 一种机器学习模型的训练数据集均匀化处理方法
CN116384330A (zh) 一种获取鳍式场效应管寄生电容波动模型的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant