CN113109647B - 导电结构电性缺陷分析方法、电性参数分析方法及系统 - Google Patents

导电结构电性缺陷分析方法、电性参数分析方法及系统 Download PDF

Info

Publication number
CN113109647B
CN113109647B CN202110383142.0A CN202110383142A CN113109647B CN 113109647 B CN113109647 B CN 113109647B CN 202110383142 A CN202110383142 A CN 202110383142A CN 113109647 B CN113109647 B CN 113109647B
Authority
CN
China
Prior art keywords
preorder
graph
change value
preamble
calculating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110383142.0A
Other languages
English (en)
Other versions
CN113109647A (zh
Inventor
金若兰
洪玟基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110383142.0A priority Critical patent/CN113109647B/zh
Publication of CN113109647A publication Critical patent/CN113109647A/zh
Application granted granted Critical
Publication of CN113109647B publication Critical patent/CN113109647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本公开提供一种导电结构电性参数分析方法、导电结构电性缺陷分析方法及导电结构电性参数分析系统，涉及半导体技术领域。该分析方法包括：根据预设的图形化工艺步骤形成间隔排布的线形导电结构，导电结构由多个线形前序图形结构形成，各前序图形结构分别对应不同的图形化工艺；获取任一前序图形结构的图案化参数；根据图案化参数计算导电结构的电阻变化值及电容变化值；根据电阻变化值和电容变化值计算前序图形结构的图案化参数对导电结构的导电速率变化值。本公开的分析方法可为后续进行工艺改进提供数据支持。

Description

导电结构电性缺陷分析方法、电性参数分析方法及系统
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种导电结构电性参数分析方法、导电结构电性缺陷分析方法及导电结构电性参数分析系统。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。导电结构作为动态随机存储器的核心部件，主要用于将电容阵列电学引出，因此，导电结构电学性能的好坏直接影响存储器件的信号传输速度。
在制造过程中，不同的制造工艺对导电结构的电学性能有不同程度的影响，为了对导电结构的电学性能的影响工艺进行针对性的改进，找出对其性能影响较大的工艺显得尤为重要。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术中的不足，提供一种导电结构电性参数分析方法、导电结构电性缺陷分析方法及导电结构电性参数分析系统，可为后续进行工艺改进提供数据支持。
根据本公开的一个方面，提供一种导电结构电性参数分析方法，包括：
根据预设的图形化工艺步骤形成间隔排布的线形导电结构，所述导电结构由多个线形前序图形结构形成，各所述前序图形结构分别对应不同的图形化工艺；
获取任一所述前序图形结构的图案化参数；
根据所述图案化参数计算所述导电结构的电阻变化值及电容变化值；
根据所述电阻变化值和所述电容变化值计算所述前序图形结构的图案化参数对所述导电结构的导电速率变化值。
在本公开的一种示例性实施例中，所述图案化参数包括各所述前序图形结构的宽度、相邻两个所述前序图形结构的间距、线宽粗糙度及边缘粗糙度中至少一种。
在本公开的一种示例性实施例中，所述图案化参数包括所述前序图形结构的宽度、相邻两个所述前序图形结构的间距及线宽粗糙度，所述根据所述图案化参数计算所述导电结构的电阻变化值及电容变化值，包括：
根据各所述前序图形结构的宽度的均值及线宽粗糙度计算各所述前序图形结构中宽度最小的前序图形结构的宽度值；
根据宽度最小的前序图形结构的宽度值及各所述前序图形结构的宽度的均值计算所述前序图形结构的宽度占比；
根据所述前序图形结构的宽度占比计算所述导电结构的电阻变化值；
根据各所述前序图形结构中相邻两个所述前序图形结构的间距的均值及线宽粗糙度计算各所述前序图形结构中相邻两个所述前序图形结构的最大间距；
根据所述最大间距及各所述前序图形结构中相邻两个所述前序图形结构的间距的均值计算所述前序图形结构的间距占比；
根据所述前序图形结构的间距占比计算所述导电结构的电容变化值。
在本公开的一种示例性实施例中，所述根据所述电阻变化值和所述电容变化值计算所述前序图形结构的图案化参数对所述导电结构的导电速率变化值包括：
通过第一公式计算所述导电速率变化值，所述第一公式为：
Vdelay＝[1-(1-Rincrease)×(1-Cincrease)]×100
其中，Vdelay为导电速率变化值，Rincrease为电阻变化值，Cincrease为电容变化值。
在本公开的一种示例性实施例中，所述根据所述前序图形结构的宽度占比计算所述导电结构的电阻变化值，包括：
通过第二公式计算所述电阻变化值，所述第二公式为：
Rincrease＝(CDbarratio-1)×100
其中，Rincrease为电阻变化值，CDbarratio为前序图形结构的宽度占比。
在本公开的一种示例性实施例中，所述根据所述前序图形结构的间距占比计算所述导电结构的电容变化值，包括：
通过第三公式计算所述电容变化值，所述第三公式为：
Cincrease＝(CDspaceratio-1)×100
其中，Cincrease为电容变化值，CDspaceratio为前序图形结构的间距占比。
在本公开的一种示例性实施例中，所述根据各所述前序图形结构的宽度的均值及线宽粗糙度计算各所述前序图形结构中宽度最小的前序图形结构的宽度值，包括：
根据第四公式计算各所述前序图形结构中宽度最小的前序图形结构的宽度值，所述第四公式为：
Figure BDA0003013810560000031
其中，CDbarmin为最小的前序图形结构的宽度值，CDbar为前序图形结构的宽度的均值，R为线宽粗糙度。
在本公开的一种示例性实施例中，所述根据各所述前序图形结构中相邻两个所述前序图形结构的间距的均值及线宽粗糙度计算各所述前序图形结构中相邻两个所述前序图形结构的最大间距，包括：
根据第五公式计算各所述前序图形结构中相邻两个所述前序图形结构的最大间距，所述第五公式为：
Figure BDA0003013810560000032
其中，CDspacemax为各前序图形结构中相邻两个前序图形结构的最大间距，CDspace为相邻两个前序图形结构的间距的均值，R为线宽粗糙度。
在本公开的一种示例性实施例中，所述分析方法还包括：
根据预设标准判断各所述导电结构的导电速率变化值是否符合质量标准。
在本公开的一种示例性实施例中，所述根据预设标准判断各所述导电结构的导电速率变化值是否符合质量标准，包括：
提供相同图形化工艺下所述导电结构的标准模型的导电速率变化值；
当各所述导电结构中的导电结构的导电速率变化值在所述标准模型的导电速率变化值的波动范围内时，判定所述导电结构符合质量标准。
根据本公开的一个方面，提供一种导电结构电性缺陷分析方法，包括：
提供如上述任一项所述的前序图形结构和所述导电结构；
获取各所述前序图形结构的功率谱密度曲线；
根据所述功率谱密度曲线筛选出功率谱密度显著变化的特征前序图形结构；
获取所述特征前序图形结构的图案化参数；
根据所述特征前序图形结构的图案化参数计算所述导电结构的电阻变化值及电容变化值；
根据所述电阻变化值和所述电容变化值计算所述特征前序图形结构的图案化参数对所述导电结构的导电速率变化值；其中，
采用上述任一项所述的导电结构电性参数分析方法计算所述导电结构的电阻变化值、电容变化值以及所述导电结构的导电速率变化值。
在本公开的一种示例性实施例中，所述根据所述功率谱密度曲线筛选出功率谱密度显著变化的特征前序图形结构的步骤包括：
设置标准采样频率区间，获取在所述标准采样频率区间内功率谱密度显著变化的特征前序图形结构，其中，所述标准采样频率区间包括0.001nm-1～0.065nm-1。
根据本公开的一个方面，提供一种导电结构电性参数分析系统，包括：
生产组件，用于提供导电结构，所述导电结构由多个线形前序图形结构形成，各所述前序图形结构分别对应不同的图形化工艺；
参数获取组件，用于获取任一所述前序图形结构的图案化参数；
第一计算组件，用于根据所述参数获取组件获取的图案化参数计算所述导电结构的电阻变化值及电容变化值；
第二计算组件，用于根据所述电阻变化值和所述电容变化值计算所述前序图形结构的图案化参数对所述导电结构的导电速率变化值。
在本公开的一种示例性实施例中，还包括：
检测组件，用于检测各所述前序图形结构的功率谱密度曲线；
筛选组件，用于根据所述功率谱密度曲线筛选特征前序图形结构；
选择组件，用于控制所述参数获取组件获取所述特征前序结构的图案化参数。
在本公开的一种示例性实施例中，还包括：
判断组件，用于根据所述第二计算组件的计算结果，判断所述前序图形结构的图案化参数是否符合验收规范。
本公开的导电结构电性缺陷分析方法、电性参数分析方法及系统，可通过计算导电结构的导电速率变化值，分析影响导电结构的导电速率变化值的影响因素。在此过程中，获取经过预设的图形化工艺形成的前序图形结构的图案化参数，根据图案化参数确定由前序图形结构经过后道工艺形成的导电结构的电阻变化值及电容变化值，进而根据电阻变化值和电容变化值反应该图形化工艺对导电结构的电阻及电容的影响程度。通过将导电结构的电阻变化值和电容变化值与导电速率变化值关联起来，得到导电结构的电子速率变化值，从而可根据电子速率变化值判断导电结构的导电率的损失程度，进而判断该图形化工艺对导电结构的电学性能的影响程度，为后续进行工艺改进提供数据支持。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施一种方式中导电结构电性参数分析方法的流程图。
图2为本公开实施方式中第一道图形化工艺步骤形成的前序图形结构的示意图。
图3为本公开实施方式中第二道图形化工艺步骤形成的前序图形结构的示意图。
图4为本公开实施方式中第三道图形化工艺步骤形成的前序图形结构的示意图。
图5为本公开实施方式中第四道图形化工艺步骤形成的前序图形结构的示意图。
图6为本公开实施方式中第五道图形化工艺步骤形成的前序图形结构的示意图。
图7为本公开实施方式中步骤S130的流程图。
图8为本公开实施方式中步骤S150的流程图。
图9为本公开实施方式中导电结构电性缺陷分析方法的流程图。
图10为本公开实施方式中不同图形化工艺形成的导电结构的功率曲线能谱。
图11为本公开实施方式中导电结构电性参数分析系统的组成示意图。
图中：1、衬底；11、基底；12、堆叠膜层；2、前序图形结构；700、导电结构电性参数分析系统；701、生产组件；702、参数获取组件；703、第一计算组件；704、第二计算组件。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”、“第二”“第三”、“第四”和“第五”仅作为标记使用，不是对其对象的数量限制。
本公开实施方式提供了一种导电结构电性参数分析方法，如图1所示，该分析方法可以包括步骤S110-步骤S140，其中：
步骤S110，根据预设的图形化工艺步骤形成间隔排布的线形导电结构，所述导电结构由多个线形前序图形结构形成，各所述前序图形结构分别对应不同的图形化工艺；
步骤S120，获取任一所述前序图形结构的图案化参数；
步骤S130，根据所述图案化参数计算所述导电结构的电阻变化值及电容变化值；
步骤S140，根据所述电阻变化值和所述电容变化值计算所述前序图形结构的图案化参数对所述导电结构的导电速率变化值。
本公开的导电结构电性参数分析方法，可通过计算导电结构的导电速率变化值，分析影响导电结构的导电速率变化值的影响因素。在此过程中，获取经过预设的图形化工艺形成的前序图形结构的图案化参数，根据图案化参数确定由前序图形结构经过后道工艺形成的导电结构的电阻变化值及电容变化值，进而根据电阻变化值和电容变化值反应该图形化工艺对导电结构的电阻及电容的影响程度。通过将导电结构的电阻变化值和电容变化值与导电速率变化值关联起来，得到导电结构的电子速率变化值，从而可根据电子速率变化值判断导电结构的导电率的损失程度，进而判断该图形化工艺对导电结构的电学性能的影响程度，为后续进行工艺改进提供数据支持。
下面对本公开实施方式分析方法的各步骤进行详细说明：
如图1所示，在步骤S110中，根据预设的图形化工艺步骤形成间隔排布的线形导电结构，所述导电结构由多个线形前序图形结构形成，各所述前序图形结构分别对应不同的图形化工艺。
在本公开的一种示例性实施方式中，如图2-图6所示，可借助生产组件根据预设的图形化工艺步骤在一衬底1上形成间隔排布的线形导电结构，其中，生产组件可以是用于形成导电结构的设备或装置，例如，其可以是薄膜蚀刻机等。预设的图形化工艺步骤可以是形成导电结构的过程中的任一道工艺步骤。
衬底1可包括基底11及沿背向基底11一侧的堆叠膜层12，该堆叠膜层12可用于形成字线、位线或电容等电学元件。堆叠膜层12的表面可具有图案化区域，该图案化区域可为各电学元件对应的区域，其形状可为矩形、圆形或不规则图形，在此不做特殊限定。
可在堆叠膜层12背离基底11的表面形成导电结构，该导电结构可用于将堆叠膜层12中的各电学元件电学引出，因此，导电结构电学性能的好坏对器件信号传输特性的影响较大，为了明确对导电结构性能影响较大的工艺步骤，有必要对导电结构制造过程中的每一道制造工艺后形成的结构的电学参数进行测试及计算，进而通过对比各道制造工艺后形成的结构的电学参数，筛选出对导电结构电学性能影响较大的工艺，为后续技术工艺改进提供数据支持及改进方向，避免盲目改进，节省人力物力。
举例而言，在预设的图形化工艺步骤后可在图案化区域形成多个前序图形结构2，各前序图形结构2均可呈条状，并可沿垂直于衬底1的方向延伸，各前序图形结构2可间隔排布，进而形成凹凸不平的表面。不同的前序图形结构2的宽度可以相等，也可以不等；各前序图形结构2之间的间距可以相等，也可以不等，在此不对各前序图形结构2的宽度及间距做特殊限定。
需要说明的是，上述图形化工艺是形成导电结构的诸多工艺中的一道工艺，在该工艺之前或之后还有其他用于形成导电结构的工艺。上述图形化工艺中形成的前序图形结构2可在后续经过其他工艺后形成导电结构。
如图1所示，在步骤S120中，获取任一所述前序图形结构的图案化参数。
可采用参数获取组件获取任一前序图形结构2的图案化参数，该图案化参数可包括各前序图形结构2的宽度、相邻两个前序图形结构2的间距、线宽粗糙度及边缘粗糙度中至少一种。
举例而言，参数获取组件可为用于薄膜微观形貌测试的显微镜，可通过参数获取组件检测各前序图形结构2形成的结构的微观形貌，进而得到微观形貌图，可通过微观形貌图读取前序图形结构2的图案化参数。例如，参数获取组件可以是扫描电子显微镜(Scanning Electron Microscope，SEM)或原子力显微镜(Atomic Force Microscopy，AFM)，当然，还可以是其他能够测试上述图案化参数的参数获取组件，在此不做特殊限定。
如图1所示，在步骤S130中，根据所述图案化参数计算所述导电结构的电阻变化值及电容变化值。
由于导电结构的电阻及电容会影响导电结构中信号的传输，因此需要将电阻及电容特性考虑在内，才能准确的分析导电结构的电学性能，提高分析准确性。
在本公开中，可根据图案化参数计算导电结构的电阻变化值及电容变化值。具体而言，可将图案化参数及图案化参数与导电结构的电阻变化值及电容变化值之间的对应关系输入至第一计算组件中，通过第一计算组件得到导电结构的电阻变化值及电容变化值。第一计算组件可以是预先设定的计算机程序、计算器或运算器等，当然，也可以是其他可用于运算的软件或程序，在此不再一一列举。
在本开的一种示例性实施方式中，图案化参数可包括前序图形结构2的宽度、相邻两个前序图形结构2的间距及线宽粗糙度，根据所述图案化参数计算所述导电结构的电阻变化值及电容变化值(即步骤S130)可包括步骤S210-步骤S260，如图7所示，其中：
步骤S210，根据各所述前序图形结构的宽度的均值及线宽粗糙度计算各所述前序图形结构中宽度最小的前序图形结构的宽度值。
第一计算组件可包括多个计算模块，举例而言，其可包括第一计算模块、第二计算模块、第三计算模块、第四计算模块、第五计算模块及第六计算模块，不同的计算模块包括不同的对应关系，例如，第一计算模块可包括前序图形结构2的宽度的均值及线宽粗糙度与前序图形结构2中宽度最小的前序图形结构2的宽度值之间的对应关系；第二计算模块可包括宽度最小的前序图形结构2的宽度值及各前序图形结构2的宽度的均值与前序图形结构2的宽度占比之间的对应关系；第三计算模块可包括前序图形结构2的宽度占比与导电结构的电阻变化值之间的对应关系；第四计算模块可包括各前序图形结构2中相邻两个前序图形结构2的间距的均值及线宽粗糙度与各前序图形结构2中相邻两个前序图形结构2的最大间距之间的对应关系；第五计算模块可包括最大间距及各前序图形结构2中相邻两个前序图形结构2的间距的均值与前序图形结构2的间距占比之间的对应关系；第六计算模块可包括前序图形结构2的间距占比与导电结构的电容变化值之间的对应关系。
可根据第一计算模块中前序图形结构2的宽度的均值及线宽粗糙度与前序图形结构2中宽度最小的前序图形结构2的宽度值之间的对应关系计算检测得到的图案化参数中的各前序图形结构2的宽度的平均值，并根据图案化参数中的各前序图形结构2的宽度的平均值及线宽粗糙度计算前序图形结构2中宽度最小的前序图形结构2的宽度值。
举例而言，可根据第四公式计算各前序图形结构2中宽度最小的前序图形结构2的宽度值，其中，第四公式可为：
Figure BDA0003013810560000101
其中，CDbarmin为最小的前序图形结构2的宽度值，CDbar为前序图形结构2的宽度的均值，R为线宽粗糙度。
步骤S220，根据宽度最小的前序图形结构的宽度值及各所述前序图形结构的宽度的均值计算所述前序图形结构的宽度占比。
例如，可根据第二计算模块中宽度最小的前序图形结构2的宽度值及各前序图形结构2的宽度的均值与前序图形结构2的宽度占比之间的对应关系计算前序图形结构2的宽度占比，该对应关系可为：
Figure BDA0003013810560000111
其中，CDbarratio为前序图形结构2的宽度占比，CDbarmin为最小的前序图形结构2的宽度值，CDbar为前序图形结构2的宽度的均值。
步骤S230，根据所述前序图形结构的宽度占比计算所述导电结构的电阻变化值。
可根据第三计算模块中前序图形结构2的宽度占比与导电结构的电阻变化值之间的对应关系计算得到导电结构的电阻变化值。
举例而言，可通过第二公式计算电阻变化值，其中，第二公式可为：
Rincrease＝(CDbarratio-1)×100
其中，Rincrease为电阻变化值，CDbarratio为前序图形结构2的宽度占比。
步骤S240，根据各所述前序图形结构中相邻两个所述前序图形结构的间距的均值及线宽粗糙度计算各所述前序图形结构中相邻两个所述前序图形结构的最大间距。
可根据第四计算模块中各前序图形结构2中相邻两个前序图形结构2的间距的均值及线宽粗糙度与各前序图形结构2中相邻两个前序图形结构2的最大间距之间的对应关系计算得到各前序图形结构2中相邻两个前序图形结构2的最大间距。
举例而言，可通过第五公式计算各前序图形结构2中相邻两个前序图形结构2的最大间距，其中，第五公式可为：
Figure BDA0003013810560000112
其中，CDspacemax为各前序图形结构2中相邻两个前序图形结构2的最大间距，CDspace为相邻两个前序图形结构2的间距的均值，R为线宽粗糙度。
步骤S250，根据所述最大间距及各所述前序图形结构中相邻两个所述前序图形结构的间距的均值计算所述前序图形结构的间距占比。
例如，可根据第五计算模块中最大间距及各前序图形结构2中相邻两个前序图形结构2的间距的均值与前序图形结构2的间距占比之间的对应关系计算前序图形结构2的间距占比，该对应关系可为：
Figure BDA0003013810560000121
其中，CDspaceratio为前序图形结构2的间距占比，CDspacemax为最大间距，CDspace为各前序图形结构2中相邻两个前序图形结构2的间距的均值。
步骤S260，根据所述前序图形结构的间距占比计算所述导电结构的电容变化值。
可根据第六计算模块中前序图形结构2的间距占比与导电结构的电容变化值之间的对应关系计算得到导电结构的电容变化值。
举例而言，可通过第三公式计算电容变化值，其中，第三公式可为：
Cincrease＝(CDspaceratio-1)×100
其中，Cincrease为电容变化值，CDspaceratio为前序图形结构2的间距占比。
如图1所示，在步骤S140中，根据所述电阻变化值和所述电容变化值计算所述前序图形结构的图案化参数对所述导电结构的导电速率变化值。
导电速率变化值是衡量导电结构电子传输速度的重要参数，其与导电结构的电阻变化值及电容变化值密切相关，在一实施方式中，可根据导电结构的电阻变化值和电容变化值计算导电结构的导电速率变化值。具体而言，可将导电结构的电阻变化值及电容变化值及电阻变化值和电容变化值与导电速率变化值之间的对应关系输入至第二计算组件中，通过第二计算组件运算得到导电结构的导电速率变化值。第二计算组件可以是预先设定的计算机程序、计算器或运算器等，当然，也可以是其他可用于运算的软件或程序，在此不再一一列举。
举例而言，可通过第一公式计算导电速率变化值，其中，第一公式可为：
Vdelay＝[1-(1-Rincrease)×(1-Cincrease)]×100
其中，Vdelay为导电速率变化值，Rincrease为电阻变化值，Cincrease为电容变化值。
在本公开的一种示例性实施方式中，为了研究不同图形化工艺对导电结构的导电速率变化值的影响程度，可筛选出对导电结构的导电速率变化值影响较大的图形化工艺，进而为后续工艺改进提供方向。
如图1所示，在本公开的导电结构电性参数分析方法还可包括：
步骤S150，根据预设标准判断各所述导电结构的导电速率变化值是否符合质量标准。
可对计算得到的各导电结构的电子速率变化值进行交叉验证，以判断计算结果是否符合质量标准。
举例而言，步骤S150可包括步骤S1501及步骤S1502，如图8所示，其中：
步骤S1501，提供相同图形化工艺下所述导电结构的标准模型的导电速率变化值。
可针对任一道图形化工艺的前序图形结构2的实体结构建立与该前序图形结构2的实体结构对应的导电结构的标准模型，该标准模型中可包含导电结构的线宽粗糙度或边缘粗糙度中至少一种，进而将导电结构的实体结构的线宽粗糙度或边缘粗糙度与标准模型中的导电结构的线宽粗糙度或边缘粗糙度进行对比。
还可根据标准模型中的导电结构的线宽粗糙度计算标准模型的导电结构的电容变化值及电阻变化值，从而根据该电容变化值及电阻变化值计算标准模型的导电速率变化值。在一实施方式中，标准模型可以是导电结构的电路仿真模型。
步骤S1502，当各所述导电结构中的导电结构的导电速率变化值在所述标准模型的导电速率变化值的波动范围内时，判定所述导电结构符合质量标准。
可对实体结构的导电结构的导电速率变化值与标准模型的导电结构的导电速率变化值进行对比分析，即当实体结构的导电结构的导电速率变化值在标准模型的导电速率变化值的波动范围内时，判定该导电结构符合质量标准；否则，判断其不符合质量标准，需要对形成该导电结构的图形化工艺进行改进，进而从根本上改善经过该道图形化工艺后形成的结构的线宽粗糙度或边缘粗糙度，以便使最终形成的导电结构符合质量标准，提高产品良率。
需要说明的是，在对图形化工艺进行改进后，还可测量由改进后的图形化工艺形成的前序图形结构2的线宽粗糙度或边缘粗糙度，并根据测量得到的线宽粗糙度或边缘粗糙度计算工艺改进后形成的导电结构的导电速率变化值，以便于验证工艺改进效果。
本公开实施方式还提供一种导电结构电性缺陷分析方法，该分析方法包括步骤S310-步骤S360，如图9所示，其中：
步骤S310，提供上述任一实施方式所述的前序图形结构和所述导电结构；
步骤S320，获取各所述前序图形结构的功率谱密度曲线；
步骤S330，根据所述功率谱密度曲线筛选出功率谱密度显著变化的特征前序图形结构；
步骤S340，获取所述特征前序图形结构的图案化参数；
步骤S350，根据所述特征前序图形结构的图案化参数计算所述导电结构的电阻变化值及电容变化值；
步骤S360，根据所述电阻变化值和所述电容变化值计算所述特征前序图形结构的图案化参数对所述导电结构的导电速率变化值；其中，采用如上述任一实施方式所述的导电结构电性参数分析方法计算所述导电结构的电阻变化值、电容变化值以及所述导电结构的导电速率变化值。
本公开的导电结构电性缺陷分析方法，可通过检测不同工艺形成的不同前序图形结构的功率密度曲线，筛选出对前序图形结构的粗糙度影响较大的工艺，通过对该工艺对应的前序图形结构的导电速率变化值进行计算，从而验证该工艺对应的导电结构的导电速率变化值是否符合验收标准，进而为工艺改进提供数据支持。
下面对本公开的导电结构电性缺陷分析方法的具体细节进行详细说明：
步骤S310中的前序图形结构和导电结构的具体细节已在上述导电结构电性参数分析方法中进行了详细说明，在此不再赘述。
在步骤S320中，获取各所述前序图形结构的功率谱密度曲线。
在产品制造过程中，受制造工艺影响前序图形结构2的边缘会存在毛糙，可采用线宽粗糙度表征前序图形结构2边缘的毛糙程度。为了深入研究线宽粗糙度及不同图形化工艺对导电结构的导电速率变化值的影响，可对不同图形化工艺形成的导电结构的线宽粗糙度进行对比分析。
在一实施方式中，可通过检测组件检测各前序图形结构2的功率谱密度曲线。具体而言，可在各前序图形结构2的边缘区域分别选取待检测区域，进而通过检测组件各待检测区域的粗糙度，以作为各前序图形结构2的线宽粗糙度。举例而言，检测组件可为扫描电子显微镜(SEM)，可通过扫面电子显微镜获取前序图形结构2的边缘轮廓，并分别以固定采样频率对前序图形结构2的边缘轮廓进行采样，得到各采样点处前序图形结构2的线宽粗糙度。在对某一前序图形结构2进行采样时，为了使采样获得的前序图形结构2的线宽粗糙度更接近于前序图形结构2的轮廓，通常在前序图形结构2中预设的长度范围内进行采样。举例而言，预设范围可为100nm～300nm，即可以100-300nm作为采样频段进行采样，即采样的空间周期为100nm～300nm，采样频率为采样的空间周期的倒数，举例而言，可以100nm的空间周期进行采样，其采样频率为0.01nm-1。
需要说明的是，上述举例只是为了便于理解进行的示意性说明，并不限定本公开。本公开中的预设范围也可以为其他，其采样的空间周期及采样频率也可为其他，在此不做特殊限定。对其他图形化工艺形成的前序图形结构2进行采样的方法与上述采样方法一致，在此不再赘述。
在预设的长度范围内选取一个点进行采样，除了可获得某一固定采样频率时的线宽粗糙度分布外，还可以获得前序图形结构2在更低采样频率(即低频段)或更高采样频率(即高频段)时的线宽粗糙度。因此，最终获得的功率谱密度曲线实际包含了高频段、中频段及低频段下的线宽粗糙度的分布情况。
如图10所示，可对测试得到的线宽粗糙度经过傅里叶变换计算得到功率谱密度，并以采样频率的对数刻度为横坐标，功率谱密度为纵坐标，生成功率谱密度曲线。为了便于对不同图形化工艺形成的前序图形结构2的功率谱密度曲线进行对比分析，可将由不同图形化工艺形成的不同前序图形结构2的功率谱密度曲线绘制在同一坐标下。例如，本公开中可对五种不同的图形化工艺形成的五种不同的前序图形结构2的功率谱密度曲线进行对比分析，如图10所示，a为由第一种图形化工艺形成的前序图形结构2的功率谱密度曲线，b为由第二种图形化工艺形成的前序图形结构2的功率谱密度曲线，c为由第三种图形化工艺形成的前序图形结构2的功率谱密度曲线，d为由第四种图形化工艺形成的前序图形结构2的功率谱密度曲线，e为由第五种图形化工艺形成的前序图形结构2的功率谱密度曲线。
在步骤S330中，根据所述功率谱密度曲线筛选出功率谱密度显著变化的特征前序图形结构；
可采用筛选组件根据功率谱密度曲线筛选出功率谱密度显著变化的特征前序图形结构，其中，显著性变化是指在固定频段内功率谱密度超出预设值。举例而言，可以定义为低、中、高三个采样频率区间，在本实施例中用0.01nm-1、0.1nm-1的采样频率来区分低、中、高三个采样频率区间，例如，以0.01nm-1以下的采样频率区间作为低频区，0.01nm-1-0.1nm-1的采样频率区间作为中频区，0.1nm-1以上的采样频率区间作为高频区，需要说明的是，低、中、高频区的采样频率范围不是固定的，可由图形结构的线宽及其所采用的制程来选择。分析图10可知，高频段数据主要来源于测量噪声，数据不具有参考性；中低频段主要反映工艺变化对粗糙度的影响，因此，可设置标准采样频率区间，获取在标准采样频率区间内功率谱密度显著变化的特征前序图形结构。如图10所示，该标准采样频率区间可为0.001nm-1～0.065nm-1。根据对比分析可知，功率谱密度较大的是第二种图形化工艺和第五种图形化工艺形成的前序图形结构2，在后续工艺改进过程中，可通过改进第二种图形化工艺和第五种图形化工艺的具体处理过程，进而减小线宽粗糙度，以便改善线宽粗糙度对导电结构的导电速率变化值的影响，提高器件的信号传输速度。
筛选组件可以是预先设定的计算机程序，也可以是其他可用于筛选数据的工具，在此不做特殊限定。
步骤S340-步骤S360中计算特征前序图形结构的图案化参数对导电结构的导电速率变化值的过程与上述任一实施方式中导电结构电性参数分析中计算前序图形结构2的图案化参数对导电结构的导电速率变化值的过程一致，因此，此处不再赘述。
可采用判断组件根据第二计算组件的计算判断前序图形结构2的图案化参数是否符合验收规范。例如，可在判断组件中设定功率谱密度的阈值，可以认为在前序图形结构2的功率谱密度超过该阈值时对导电结构的导电速度变化值影响较大。可通过判断组件将功率谱密度的值超过阈值的前序图形结构2对应的工艺筛选出来，以便后续对该工艺进行改进，进而改善粗糙度。判断组件可以是预先设定的计算机程序，也可以是其他可用于筛选数据的工具，在此不做特殊限定。
本公开实施方式还提供一种导电结构电性参数分析系统700，如图11所示，该分析系统可包括生产组件701、参数获取组件702、第一计算组件703及第二计算组件704，其中：
生产组件701用于提供导电结构，导电结构由多个线形前序图形结构2形成，各前序图形结构2分别对应不同的图形化工艺；
参数获取组件702用于获取任一前序图形结构2的图案化参数；
第一计算组件703用于根据参数获取组件702获取的图案化参数计算导电结构的电阻变化值及电容变化值；
第二计算组件704用于根据电阻变化值和电容变化值计算前序图形结构2的图案化参数对导电结构的导电速率变化值。
上述导电结构电性参数分析系统700的具体细节及有益效果已在上述导电结构电性参数分析方法的实施例中进行了详细说明，因此，此处不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (13)

1.一种导电结构电性参数分析方法，其特征在于，包括：
根据预设的图形化工艺步骤形成间隔排布的线形导电结构，所述导电结构由多个线形前序图形结构形成，各所述前序图形结构分别对应不同的图形化工艺；
获取任一所述前序图形结构的图案化参数，所述图案化参数包括所述前序图形结构的宽度、相邻两个所述前序图形结构的间距及线宽粗糙度；
根据各所述前序图形结构的宽度的均值及线宽粗糙度计算各所述前序图形结构中宽度最小的前序图形结构的宽度值；
根据宽度最小的前序图形结构的宽度值及各所述前序图形结构的宽度的均值计算所述前序图形结构的宽度占比；
根据所述前序图形结构的宽度占比计算所述导电结构的电阻变化值；
根据各所述前序图形结构中相邻两个所述前序图形结构的间距的均值及线宽粗糙度计算各所述前序图形结构中相邻两个所述前序图形结构的最大间距；
根据所述最大间距及各所述前序图形结构中相邻两个所述前序图形结构的间距的均值计算所述前序图形结构的间距占比；
根据所述前序图形结构的间距占比计算所述导电结构的电容变化值；
根据所述电阻变化值和所述电容变化值计算所述前序图形结构的图案化参数对所述导电结构的导电速率变化值；
对每一道所述图形化工艺后形成的所述前序图形结构的所述导电速率变化值进行计算；
筛选出对所述导电结构的导电速率变化值影响最大的所述图形化工艺。
2.根据权利要求1所述的分析方法，其特征在于，所述根据所述电阻变化值和所述电容变化值计算所述前序图形结构的图案化参数对所述导电结构的导电速率变化值包括：
通过第一公式计算所述导电速率变化值，所述第一公式为：
Vdelay＝[1-(1-Rincrease)×(1-Cincrease)]×100
其中，Vdelay为导电速率变化值，Rincrease为电阻变化值，Cincrease为电容变化值。
3.根据权利要求1所述的分析方法，其特征在于，所述根据所述前序图形结构的宽度占比计算所述导电结构的电阻变化值，包括：
通过第二公式计算所述电阻变化值，所述第二公式为：
Rincrease＝(CDbarratio-1)×100
其中，Rincrease为电阻变化值，CDbarratio为前序图形结构的宽度占比。
4.根据权利要求1所述的分析方法，其特征在于，所述根据所述前序图形结构的间距占比计算所述导电结构的电容变化值，包括：
通过第三公式计算所述电容变化值，所述第三公式为：
Cincrease＝(CDspaceratio-1)×100
其中，Cincrease为电容变化值，CDspaceratio为前序图形结构的间距占比。
5.根据权利要求4所述的分析方法，其特征在于，所述根据各所述前序图形结构的宽度的均值及线宽粗糙度计算各所述前序图形结构中宽度最小的前序图形结构的宽度值，包括：
根据第四公式计算各所述前序图形结构中宽度最小的前序图形结构的宽度值，所述第四公式为：
Figure FDA0003554477590000021
其中，CDbarmin为最小的前序图形结构的宽度值，CDbar为前序图形结构的宽度的均值，R为线宽粗糙度。
6.根据权利要求4所述的分析方法，其特征在于，所述根据各所述前序图形结构中相邻两个所述前序图形结构的间距的均值及线宽粗糙度计算各所述前序图形结构中相邻两个所述前序图形结构的最大间距，包括：
根据第五公式计算各所述前序图形结构中相邻两个所述前序图形结构的最大间距，所述第五公式为：
Figure FDA0003554477590000031
其中，CDspacemax为各前序图形结构中相邻两个前序图形结构的最大间距，CDspace为相邻两个前序图形结构的间距的均值，R为线宽粗糙度。
7.根据权利要求1所述的分析方法，其特征在于，所述分析方法还包括：
根据预设标准判断各所述导电结构的导电速率变化值是否符合质量标准。
8.根据权利要求7所述的分析方法，其特征在于，所述根据预设标准判断各所述导电结构的导电速率变化值是否符合质量标准，包括：
提供相同图形化工艺下所述导电结构的标准模型的导电速率变化值；
当各所述导电结构中的导电结构的导电速率变化值在所述标准模型的导电速率变化值的波动范围内时，判定所述导电结构符合质量标准。
9.一种导电结构电性缺陷分析方法，其特征在于，包括：
提供如权利要求1所述的前序图形结构和所述导电结构；
获取各所述前序图形结构的功率谱密度曲线；
根据所述功率谱密度曲线筛选出功率谱密度显著变化的特征前序图形结构；
获取所述特征前序图形结构的图案化参数；
根据所述特征前序图形结构的图案化参数计算所述导电结构的电阻变化值及电容变化值；
根据所述电阻变化值和所述电容变化值计算所述特征前序图形结构的图案化参数对所述导电结构的导电速率变化值；其中，
采用如权利要求1-8任一项所述的导电结构电性参数分析方法计算所述导电结构的电阻变化值、电容变化值以及所述导电结构的导电速率变化值。
10.根据权利要求9所述的方法，其特征在于，所述根据所述功率谱密度曲线筛选出功率谱密度显著变化的特征前序图形结构的步骤包括：
设置标准采样频率区间，获取在所述标准采样频率区间内功率谱密度显著变化的特征前序图形结构，其中，所述标准采样频率区间包括0.001nm-1～0.065nm-1。
11.一种导电结构电性参数分析系统，其特征在于，包括：
生产组件，用于提供导电结构，所述导电结构由多个线形前序图形结构形成，各所述前序图形结构分别对应不同的图形化工艺；
参数获取组件，用于获取任一所述前序图形结构的图案化参数，所述图案化参数包括所述前序图形结构的宽度、相邻两个所述前序图形结构的间距及线宽粗糙度；
第一计算组件，用于根据各所述前序图形结构的宽度的均值及线宽粗糙度计算各所述前序图形结构中宽度最小的前序图形结构的宽度值；
根据宽度最小的前序图形结构的宽度值及各所述前序图形结构的宽度的均值计算所述前序图形结构的宽度占比；
根据所述前序图形结构的宽度占比计算所述导电结构的电阻变化值；
根据各所述前序图形结构中相邻两个所述前序图形结构的间距的均值及线宽粗糙度计算各所述前序图形结构中相邻两个所述前序图形结构的最大间距；
根据所述最大间距及各所述前序图形结构中相邻两个所述前序图形结构的间距的均值计算所述前序图形结构的间距占比；
根据所述前序图形结构的间距占比计算所述导电结构的电容变化值；
第二计算组件，用于根据所述电阻变化值和所述电容变化值计算所述前序图形结构的图案化参数对所述导电结构的导电速率变化值；对每一道所述图形化工艺后形成的所述前序图形结构的所述导电速率变化值进行计算；筛选出对所述导电结构的导电速率变化值影响最大的所述图形化工艺。
12.根据权利要求11所述的分析系统，其特征在于，还包括：
检测组件，用于检测各所述前序图形结构的功率谱密度曲线；
筛选组件，用于根据所述功率谱密度曲线筛选特征前序图形结构；
选择组件，用于控制所述参数获取组件获取所述特征前序图形结构的图案化参数。
13.根据权利要求11所述的分析系统，其特征在于，还包括：
判断组件，用于根据所述第二计算组件的计算结果，判断所述前序图形结构的图案化参数是否符合验收规范。
CN202110383142.0A 2021-04-09 2021-04-09 导电结构电性缺陷分析方法、电性参数分析方法及系统 Active CN113109647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110383142.0A CN113109647B (zh) 2021-04-09 2021-04-09 导电结构电性缺陷分析方法、电性参数分析方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110383142.0A CN113109647B (zh) 2021-04-09 2021-04-09 导电结构电性缺陷分析方法、电性参数分析方法及系统

Publications (2)

Publication Number Publication Date
CN113109647A CN113109647A (zh) 2021-07-13
CN113109647B true CN113109647B (zh) 2022-04-29

Family

ID=76715306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110383142.0A Active CN113109647B (zh) 2021-04-09 2021-04-09 导电结构电性缺陷分析方法、电性参数分析方法及系统

Country Status (1)

Country Link
CN (1) CN113109647B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025450A (en) * 2008-12-29 2010-07-01 Ind Tech Res Inst Conducting film structure, fabrication method thereof, and conducting film type probe device for IC
CN102569114A (zh) * 2010-12-17 2012-07-11 无锡华润上华半导体有限公司 一种金属导线尺寸监测方法
CN103545293A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 多晶硅电迁移测试结构及测试方法
CN103915360A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN106409712A (zh) * 2016-09-26 2017-02-15 上海华虹宏力半导体制造有限公司 金属薄膜的检测方法
CN107480904A (zh) * 2017-08-24 2017-12-15 成都海威华芯科技有限公司 一种化合物半导体致命缺陷分析系统和分析方法
CN109933946A (zh) * 2019-03-29 2019-06-25 上海华力集成电路制造有限公司 一种半导体器件的分析方法
CN110111952A (zh) * 2019-05-30 2019-08-09 王奉瑾 一种石墨烯导电材料的制备方法
CN110364447A (zh) * 2018-04-10 2019-10-22 无锡华润上华科技有限公司 半导体工艺的关键尺寸的监测结构及监测方法
CN110660779A (zh) * 2019-09-26 2020-01-07 中芯集成电路制造(绍兴)有限公司 图形偏移的测试结构及其形成方法、图形偏移的检测方法
CN110931380A (zh) * 2019-12-09 2020-03-27 上海华力微电子有限公司 测试方法
CN111553901A (zh) * 2020-04-28 2020-08-18 南京诚芯集成电路技术研究院有限公司 先进光刻胶工艺质量评估方法及系统
CN212303666U (zh) * 2019-11-08 2021-01-05 长鑫存储技术有限公司 半导体结构及半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026175B2 (en) * 2004-03-29 2006-04-11 Applied Materials, Inc. High throughput measurement of via defects in interconnects
US7119571B2 (en) * 2004-11-24 2006-10-10 Applied Materials, Inc. Test structure design for reliability test

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025450A (en) * 2008-12-29 2010-07-01 Ind Tech Res Inst Conducting film structure, fabrication method thereof, and conducting film type probe device for IC
CN102569114A (zh) * 2010-12-17 2012-07-11 无锡华润上华半导体有限公司 一种金属导线尺寸监测方法
CN103545293A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 多晶硅电迁移测试结构及测试方法
CN103915360A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN106409712A (zh) * 2016-09-26 2017-02-15 上海华虹宏力半导体制造有限公司 金属薄膜的检测方法
CN107480904A (zh) * 2017-08-24 2017-12-15 成都海威华芯科技有限公司 一种化合物半导体致命缺陷分析系统和分析方法
CN110364447A (zh) * 2018-04-10 2019-10-22 无锡华润上华科技有限公司 半导体工艺的关键尺寸的监测结构及监测方法
CN109933946A (zh) * 2019-03-29 2019-06-25 上海华力集成电路制造有限公司 一种半导体器件的分析方法
CN110111952A (zh) * 2019-05-30 2019-08-09 王奉瑾 一种石墨烯导电材料的制备方法
CN110660779A (zh) * 2019-09-26 2020-01-07 中芯集成电路制造(绍兴)有限公司 图形偏移的测试结构及其形成方法、图形偏移的检测方法
CN212303666U (zh) * 2019-11-08 2021-01-05 长鑫存储技术有限公司 半导体结构及半导体器件
CN110931380A (zh) * 2019-12-09 2020-03-27 上海华力微电子有限公司 测试方法
CN111553901A (zh) * 2020-04-28 2020-08-18 南京诚芯集成电路技术研究院有限公司 先进光刻胶工艺质量评估方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
4H碳化硅射频功率金属半导体场效应晶体管的模型及工艺研究;杨林安;《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》;20040915(第3期);全文 *
Test Structure for Electrical Characterization of Copper Nanowire Anisotropic Conductive Film (NW-ACF) for 3D Stacking Applications;Tao, J 等;《2014 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS)》;20140327;全文 *

Also Published As

Publication number Publication date
CN113109647A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN109712136B (zh) 一种分析半导体晶圆的方法及装置
US6289257B1 (en) Method and apparatus for analyzing correlation for semiconductor chips
CN111276414A (zh) 一种检测方法及装置
CN203133171U (zh) 用于对电子电路的晶片进行测试的测试装置
CN110690133B (zh) 半导体结构的检测方法及其检测装置
US7487064B2 (en) Method for detecting and monitoring defects
CN113109647B (zh) 导电结构电性缺陷分析方法、电性参数分析方法及系统
CN114332012A (zh) 缺陷检测方法、装置、设备及计算机可读存储介质
CN104732005A (zh) 一种端子拉脱力检测方法
CN110579508B (zh) 基材的属性一致性判别方法、基材及线路板
CN113420842A (zh) 晶圆测试数据处理方法
CN102353697B (zh) 在线测评缺陷的方法
JP4774545B2 (ja) 比誘電率の値を求める方法、及び比誘電率値求得装置
CN112071766B (zh) 接触孔填充缺陷监控方法及其监控系统
CN103500721B (zh) 量测通孔与下层金属线对准偏差的方法
CN110931380B (zh) 测试方法
CN111430260A (zh) 一种晶圆检测方法及装置
US7308377B2 (en) Test method of embedded capacitor and test system thereof
CN110751622B (zh) 半导体结构的检测方法及其检测装置
CN111029271A (zh) 一种监控沟槽深度的方法
US7966142B2 (en) Multi-variable regression for metrology
CN115453433B (zh) 石墨烯非对称结构磁传感器及其参数确定方法
CN117389120B (zh) 一种坡度角检测方法、装置、设备及介质
RU2634494C2 (ru) Способ контроля отклонений ширины проводников печатной платы от номинальных значений
CN115077446A (zh) 台阶仪的调校方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant