CN110579508B - 基材的属性一致性判别方法、基材及线路板 - Google Patents

基材的属性一致性判别方法、基材及线路板 Download PDF

Info

Publication number
CN110579508B
CN110579508B CN201910852530.1A CN201910852530A CN110579508B CN 110579508 B CN110579508 B CN 110579508B CN 201910852530 A CN201910852530 A CN 201910852530A CN 110579508 B CN110579508 B CN 110579508B
Authority
CN
China
Prior art keywords
test
line
processing
substrate
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910852530.1A
Other languages
English (en)
Other versions
CN110579508A (zh
Inventor
李宝
李华
廉泽阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Guangzhou Fastprint Circuit Technology Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201910852530.1A priority Critical patent/CN110579508B/zh
Publication of CN110579508A publication Critical patent/CN110579508A/zh
Application granted granted Critical
Publication of CN110579508B publication Critical patent/CN110579508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基材的属性一致性判别方法、基材及线路板,判别方法包括以下步骤:根据第一预设要求获取基材;根据第二预设要求在基材上制作出测试模块,测试模块包括至少两组测试组线,两组测试组线呈不同方向走线设置;根据第一预设方法获取第一测试线的第一损耗值和第二测试线的第二损耗值,将第一损耗值和对应的第二损耗值作差处理、并得到对应测试组线的第一处理值;对所有的测试组线对应的第一处理值作协方差处理、并得到第二处理值;根据第三预设要求将第二处理值与预设标准值进行比对,若第二处理值小于或等于预设标准值,则判定基材的属性一致性为合格,否则,判定基材的属性一致性为不合格,不仅准确性更高,而且耗材少。

Description

基材的属性一致性判别方法、基材及线路板
技术领域
本发明涉及线路板加工技术领域,特别是涉及一种基材的属性一致性判别方法、基材及线路板。
背景技术
5G时代的到来,对信号稳定性提出了更高要求,对高频高速材料的属性(如介厚、Dk、Df等)一致性也要求更为严格。在线路板(PCB)的制备生产过程中,无论是来料基材还是PCB的生产过程中,介厚的参数都至关重要,会直接影响到PCB的品质。
基材的属性一致性是评价基材是否达标的重要指标之一,若基材的属性一致,则表明基材是达标的,而这也是后续进行线路板加工的基础。现有的基材属性一致性判别方法通常是检测基材的介质厚度,同时还需要进行Dk和Df的检测,由于需要切割板材测试,不仅耗费基材,而且工序繁杂,测试耗时长;同时,判别的准确性较差。
发明内容
基于此,有必要提供一种基材的属性一致性判别方法、基材及线路板;该基材的属性一致性判别方法能够判断基材的属性一致性,且耗材少;该基材的属性一致性采用前述的基材的属性一致性判别方法进行判断;该线路板包括前述的基材。
其技术方案如下:
一方面,提供了一种基材的属性一致性判别方法,包括以下步骤:
根据第一预设要求获取基材;
根据第二预设要求在基材上制作出测试模块,测试模块包括至少两组测试组线,测试组线包括第一测试线和第二测试线,第一测试线和第二测试线在基材上平行走线布置,且第一测试线的长度大于第二测试线的长度,两组测试组线呈不同方向走线设置;
根据第一预设方法获取第一测试线的第一损耗值和第二测试线的第二损耗值,将第一损耗值和对应的第二损耗值作差处理、并得到对应测试组线的第一处理值;
对所有的测试组线对应的第一处理值作协方差处理、并得到第二处理值;
根据第三预设要求将第二处理值与预设标准值进行比对,若第二处理值小于或等于预设标准值,则判定基材的属性一致性为合格,否则,判定基材的属性一致性为不合格。
上述基材的属性一致性判别方法,测试组线设有至少两组、并呈不同方向走线设置,使基材在不同方向上的损耗均能够检测到,将每组测试组线对应的第一处理值作差处理后,得到第二处理值,该第二处理值即代表了不同测试组线对应基材上位置的损耗波动大小,当第二处理值小于预设标准值时,则说明该基材的不同方向不同位置的损耗波动性小,也即该基材的属性一致性合格,相比传统需要检测介厚等参数的做法,不仅准确性更高,而且耗材少。
下面进一步对技术方案进行说明:
进一步地,测试模块设有至少两个、并呈间距布设于基材的不同位置。
进一步地,测试模块包括至少五组呈不同方向走线设置的测试组线,对所有的测试组线对应的第一处理值作协方差处理、并得到第二处理值的步骤包括:
获取所有测试模块中的、同一个方向的测试组线对应的第一处理值;
将同一个方向的第一处理值作均值处理、并得到对应方向的第一处理均值;
将不同方向分别对应的第一处理均值作协方差处理、并得到第二处理值。
进一步地,第二测试线设有至少两条;第一测试线的长度比第二测试线的长度长至少8cm。
进一步地,测试组线设有四组、并分别为第一测试组线、第二测试组线、第三测试组线和第四测试组线,第二测试组线与第一测试组线呈90°夹角设置,第三测试组线与第一测试组线呈45°夹角设置,第四测试组线与第一测试组线呈135°夹角设置。
进一步地,当基材采用微带线模型时,测试模块设于基材的外层线路层;当基材采用带状线模型时,测试模块设于基材的内层线路层。
进一步地,根据第二预设要求在基材上制作出测试模块的步骤包括:
根据第二预设要求在基材上蚀刻出测试模块。
进一步地,预设标准值为5%。
另一方面,还提供了一种基材,基材采用上述任一个技术方案所述的基材的属性一致性判别方法进行属性一致性的判断。
该基材,通过前述的基材的属性一致性判别方法进行属性一致性的判断,使得基材的质量评价更准确,提升基材的出货品质。
另外,还提供了一种线路板,线路板采用如上述任一个技术方案所述的基材制作而成。
该线路板,采用前述的基材进行加工制造而成,品质更高。
附图说明
图1为实施例中基材的属性一致性判别方法流程图;
图2为图1实施例中基材上测试组线的布置示意图;
图3为图1实施例中基材采用微带线模型时示意图;
图4为图1实施例中基材采用带状线模型时示意图。
附图标注说明:
100、基材;200、测试模块;210、测试组线;211、第一测试线;212、第二测试线;310、第一损耗测试导体线;320、第一金属屏蔽层;410、第二金属屏蔽层;420、第二损耗测试导体线;430、第三金属屏蔽层。
具体实施方式
下面结合附图对本发明的实施例进行详细说明:
需要说明的是,文中所称元件与另一个元件“固定”时,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是与另一个元件“连接”时,它可以是直接连接到另一个元件或者可能同时存在居中元件。相反,当元件被称作“直接在”另一元件“上”时,不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参照图1和图2,一种基材100的属性一致性判别方法,包括以下步骤:
根据第一预设要求获取基材100;
根据第二预设要求在基材100上制作出测试模块200,测试模块200包括至少两组测试组线210,测试组线210包括第一测试线211和第二测试线212,第一测试线211和第二测试线212在基材100上平行走线布置,且第一测试线211的长度大于第二测试线212的长度,两组测试组线210呈不同方向走线设置;
根据第一预设方法获取第一测试线211的第一损耗值和第二测试线212的第二损耗值,将第一损耗值和对应的第二损耗值作差处理、并得到对应测试组线210的第一处理值;
对所有的测试组线210对应的第一处理值作协方差处理、并得到第二处理值;
根据第三预设要求将第二处理值与预设标准值进行比对,若第二处理值小于或等于预设标准值,则判定基材100的属性一致性为合格,否则,判定基材100的属性一致性为不合格。
该基材100的属性一致性判别方法,测试组线210设有至少两组、并呈不同方向走线设置,使基材100在不同方向上的损耗均能够检测到,将每组测试组线210对应的第一处理值作差处理后,得到第二处理值,该第二处理值即代表了不同测试组线210对应基材100上位置的损耗波动大小,当第二处理值小于预设标准值时,则说明该基材100的不同方向不同位置的损耗波动性小,也即该基材100的属性一致性合格,相比传统需要检测介厚等参数的做法,不仅准确性更高,而且耗材少。
本实施例中基材100的属性一致性判别方法,测试组线210设有至少两组,不同组之间呈不同方向走线设置,如图2中,其中一组可以水平布置,另一个可以呈竖直布置,这样,测试组线210能够测得基材100上不同方向的损耗差值(即第一处理值),以判断不同方向的损耗差值;同时,不同组的测试组线210可以设在基材100的不同位置,从而能够测得基材100不同位置之间的损耗差值,不同位置的损耗差值作协方差处理,即可得到不同损耗差值的协方差值(即第二处理值),该协方差值代表着不同方向或不同区域的损耗差值的波动程度,若波动程度较小,如小于或等于预设标准值,则表明该基材100的不同方向和位置的属性一致,也即,基材100的属性一致性是合格的,否则,不合格。
相比传统的测试方式,只需要通过测试损耗值并进一步处理即可,即无需采用金相显微镜进行介厚的测试,也无需进行Dk和Df等的测试,且无需大量的切片处理,耗材也少,由于第二处理值反应了各个测试组线210的损耗差值之间的拨动,各个测试组线210代表了不同位置不同方向的基材100位置,因此,基材100的属性一致性评价也更加准确。
本实施例提供的基材100的属性一致性判别方法,尤其适用于高频高速线路板加工所需要使用的基材100,高频指信号频率≥300MHz(即波长≤1 m)的频带,且具有低介电常数Dk和低介电损耗Df。
第一预设要求指:从待出厂或待使用的所有基材100中采用随机或非随机的方式抽取基材100。
第一预设要求还指:所抽取的基材100应该是线宽均匀性、铜厚均匀性和铜箔粗糙度均达标的基材100。这是因为,影响基材100的损耗因素主要包括线宽均匀性、铜厚均匀性、铜箔粗糙度及介质均匀性等,当线宽均匀性、铜厚均匀性和铜箔粗糙度均达标时,后续的损耗影响主要是介厚均匀性,若损耗测试得到的结果为属性一致性达标,则说明介厚均匀性也是达标的,此时,线宽均匀性、铜厚均匀性、铜箔粗糙度及介质均匀性也必然均已达标,不再赘述。
测试模块200指蚀刻在基材100(也即覆铜板)上的测试线路,第二预设要求指进行基材100加工、并制作出线路的常规制作要求,这里不再赘述。
图2中,第一测试线211的长度大于第二测试线212的长度,形成一根短线和一根长线的测试组线210,以进行后续的损耗测试。
第一预设方法可以是Delta L损耗测试法(可直接得到第一处理值),也可以是AFR损耗测试法,各损耗测试法解释如下:
Delta L损耗测试法:设计两条不同长度的传输线,传输线通过过孔(Ⅵa)、焊盘(Pad)等连接至测试探针或SMA,采用VNA测试长短线的插损值,在获取长短线的插损后,先进行拟合运算,消除多重反射的影响,再直接做差值操作,从而获得单位长度传输线的插损值;
AFR损耗测试法:利用PCB夹具的时域测量来补偿输入端和输出端的失配以及损耗,计算输入端和输出端的夹具特性,在校准数据上用去嵌入去掉输入端和输出端的夹具,得到损耗值;
另外,Dk指介电常数;Df指介电损耗。
进一步地,测试模块200设有至少两个、并呈间距布设于基材100的不同位置。
测试模块200设有至少两个,由于测试模块200呈间距设在基材100的不同位置,从而可以测得基材100的不同位置的损耗差值(第一处理值)情况,后续的第二处理值也能够反映基材100的各部位各方向的损耗差值波动情况,从而提升整个基材100的属性一致性评判的可靠性。
如图2中,测试模块200设有四个,并布设在矩形的基材100的四个方位。
当然,测试模块200也可以设置五个,当测试模块200设置五个时,可以在矩形基材100的四个方位分别布设一个,在矩形基材100的中部再布设一个,从而更为全面的覆盖基材100的各个部位。本领域技术人员可根据需要设定测试模块200的数量,以满足实际需要,不再赘述。
当测试模块200设有至少两个时,不同测试模块200之间会存在多个相同方向的测试组线210,如图2中,四个测试模块200存在四个水平方向的测试组线210,在这种情况下,可以是对所有的测试模块200中的测试组线210测量损耗值并得到损耗差值(即第一处理值),然后对所有得到的损耗差值作协方差处理,以使最终的协方差数据(即第二处理值)能够反应基材100上所有的测试组线210所在位置之间的损耗差值波动情况,也即提升了基材100的属性一致性的评判结果可靠性。
进一步地,测试模块200设有至少五组呈不同方向走线设置的测试组线210,此时,不同测试模块200之间存在多个相同方向的测试组线210,这时,还可以采用如下方式处理:
获取所有测试模块200中的、同一个方向的测试组线210对应的第一处理值;
将同一个方向的第一处理值作均值处理、并得到对应方向的第一处理均值;
将不同方向分别对应的第一处理均值作协方差处理、并得到第二处理值。
如图2中,以四组测试组线210为例进行说明,五组或五组以上同理:
首先获取所有呈水平布置的测试组线210的损耗差值(第一处理值);然后,将这些均呈水平布置的测试组线210的损耗差值作均值处理,得到平均值(也即第一处理均值),那么,呈纵向设置的测试组线210的损耗差值及其他方向设置的测试组线210均会获得对应方向的第一处理均值;最后,将这些不同方向上对应的第一处理均值作差处理,从而得到第二处理值。
该种情况下将多个相同方向上的第一处理值作均值处理,以从均值的角度反映基材100在该方向上的损耗差值情况,本领域技术人员悉知,在满足要求并能够实现反映测试组线210的损耗差值、并对损耗差值作进一步处理后能够得到损耗差值的波动情况的第二处理值的数据统计处理方式,均可采用,这里不再赘述。
请参照图2,第二测试线212设有至少两条。第二测试线212可以设置两段且长度相当,在测试时,第一测试线211的损耗值可以与其中的一条第二测试线212的损耗值作差值处理,当然,若第一测试线211的损耗值与两条第二测试线212的损耗值的差值应该相等,如果进一步测试,使第一测试线211的损耗值分别与两条第二测试线212的损耗值作差处理,结果若不相等且相差超出了正常的范围,则说明该位置的损耗不均衡,基材100的属性一致性不合格,不再赘述。
进一步地,第一测试线211的长度比第二测试线212的长度长至少8cm。
进一步地,测试组线210设有四组、并分别为第一测试组线、第二测试组线、第三测试组线和第四测试组线,第二测试组线与第一测试组线呈90°夹角设置,第三测试组线与第一测试组线呈45°夹角设置,第四测试组线与第一测试组线呈135°夹角设置。
当然,在具体布设时,如图2中所示,可以是:第一测试组线为水平布设的组线,第二测试组线布设在第一测试组线的正下方且呈间距布设,第三测试组线和第四测试组线分别布设在第二测试组线的两侧且位于第一测试组线的下方,不再赘述。
进一步地,当基材100采用微带线模型时,测试模块200设于基材100的外层线路层;当基材100采用带状线模型时,测试模块200设于基材100的内层线路层。本领域技术人员可根据实际的需要进行测试模块200的布设,这里不再赘述。
需要说明的是:
微带线模型指:请参照图3,310为第一损耗测试导体线,320为第一金属面屏蔽层,310与320之间为基材100,此模型可用双面板制作,也可以多层板制作,只要导体线位于表层即可。
带状线模型指:请参照图4,420为第二损耗测试导体线,导体线两面都是基材100,且位于第二金属屏蔽层410和第三金属屏蔽层430之间,电场线在420和410、420和430之间(被第二金属屏蔽层410、第三金属屏蔽层430包围),420和410、420和430之间都为基材100,测试导体线位于线路板里层。
进一步地,根据第二预设要求在基材100上制作出测试模块200的步骤包括:
根据第二预设要求在基材100上蚀刻出测试模块200。
测试模块200的制作采用常规的制作方式,也即包含钻孔、沉铜、板镀、线路图形的曝光显影蚀刻等流程,不再赘述。
进一步地,预设标准值为5%。当然,也可以根据实际的需要设定,不再赘述。
本实施例还提供一种基材100,该基材100采用上述任一个实施例所述的基材100的属性一致性判别方法进行属性一致性的判断。
该基材100,通过前述的基材100的属性一致性判别方法进行属性一致性的判断,使得基材100的质量评价更准确,提升基材100的出货品质。
本实施例还提供一种线路板,线路板采用如上述任一个实施例所述的基材100制作而成。该线路板,采用前述的基材100进行加工制造而成,品质更高。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种基材的属性一致性判别方法,其特征在于,包括以下步骤:
根据第一预设要求获取基材;
根据第二预设要求在所述基材上制作出测试模块,所述测试模块包括至少两组测试组线,所述测试组线包括第一测试线和第二测试线,所述第一测试线和所述第二测试线在所述基材上平行走线布置,且所述第一测试线的长度大于所述第二测试线的长度,两组所述测试组线呈不同方向走线设置;
根据第一预设方法获取所述第一测试线的第一损耗值和所述第二测试线的第二损耗值,将所述第一损耗值和对应的所述第二损耗值作差处理、并得到对应所述测试组线的第一处理值;
对所有的所述测试组线对应的所述第一处理值作协方差处理、并得到第二处理值;
根据第三预设要求将所述第二处理值与预设标准值进行比对,若所述第二处理值小于或等于所述预设标准值,则判定所述基材的属性一致性为合格,否则,判定所述基材的属性一致性为不合格。
2.根据权利要求1所述的基材的属性一致性判别方法,其特征在于,所述测试模块设有至少两个、并呈间距布设于所述基材的不同位置。
3.根据权利要求2所述的基材的属性一致性判别方法,其特征在于,所述测试模块包括至少五组呈不同方向走线设置的测试组线,对所有的所述测试组线对应的所述第一处理值作协方差处理、并得到第二处理值的步骤包括:
获取所有所述测试模块中的、同一个方向的所述测试组线对应的所述第一处理值;
将同一个方向的所述第一处理值作均值处理、并得到对应方向的第一处理均值;
将不同方向分别对应的所述第一处理均值作协方差处理、并得到所述第二处理值。
4.根据权利要求1所述的基材的属性一致性判别方法,其特征在于,所述第二测试线设有至少两条;所述第一测试线的长度比所述第二测试线的长度长至少8cm。
5.根据权利要求1所述的基材的属性一致性判别方法,其特征在于,所述测试组线设有四组、并分别为第一测试组线、第二测试组线、第三测试组线和第四测试组线,所述第二测试组线与所述第一测试组线呈90°夹角设置,所述第三测试组线与所述第一测试组线呈45°夹角设置,所述第四测试组线与所述第一测试组线呈135°夹角设置。
6.根据权利要求1所述的基材的属性一致性判别方法,其特征在于,当所述基材采用微带线模型时,所述测试模块设于所述基材的外层线路层;当所述基材采用带状线模型时,所述测试模块设于所述基材的内层线路层。
7.根据权利要求1所述的基材的属性一致性判别方法,其特征在于,根据第二预设要求在所述基材上制作出测试模块的步骤包括:
根据所述第二预设要求在所述基材上蚀刻出所述测试模块。
8.根据权利要求1-7任一项所述的基材的属性一致性判别方法,其特征在于,所述预设标准值为5%。
CN201910852530.1A 2019-09-10 2019-09-10 基材的属性一致性判别方法、基材及线路板 Active CN110579508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910852530.1A CN110579508B (zh) 2019-09-10 2019-09-10 基材的属性一致性判别方法、基材及线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910852530.1A CN110579508B (zh) 2019-09-10 2019-09-10 基材的属性一致性判别方法、基材及线路板

Publications (2)

Publication Number Publication Date
CN110579508A CN110579508A (zh) 2019-12-17
CN110579508B true CN110579508B (zh) 2022-04-26

Family

ID=68811193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910852530.1A Active CN110579508B (zh) 2019-09-10 2019-09-10 基材的属性一致性判别方法、基材及线路板

Country Status (1)

Country Link
CN (1) CN110579508B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111474413A (zh) * 2020-04-28 2020-07-31 深圳市信维通信股份有限公司 高频材料的电性能评价方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995185A (zh) * 2014-06-13 2014-08-20 浪潮电子信息产业股份有限公司 一种使用简易探头进行插损测试的方法
CN104020379A (zh) * 2014-06-17 2014-09-03 浪潮电子信息产业股份有限公司 一种简易的低成本的测试方法
CN203934098U (zh) * 2014-06-17 2014-11-05 浪潮电子信息产业股份有限公司 一种简便测试高速信号损耗的pcb
CN104569611A (zh) * 2015-01-05 2015-04-29 浪潮(北京)电子信息产业有限公司 一种pcb传输线插入损耗测试方法及探针装置
CN106132081A (zh) * 2016-06-30 2016-11-16 广州兴森快捷电路科技有限公司 一种高频高速pcb及其制作方法
CN205910305U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 Pcb可靠性测试板
CN106487462A (zh) * 2016-10-21 2017-03-08 郑州云海信息技术有限公司 一种插入损耗测试方法与系统
CN107484361A (zh) * 2017-09-25 2017-12-15 生益电子股份有限公司 一种高速pcb的制作方法及高速pcb
CN108152709A (zh) * 2017-12-19 2018-06-12 曙光信息产业(北京)有限公司 电路板测试方法和系统
CN209314136U (zh) * 2018-09-28 2019-08-27 广州兴森快捷电路科技有限公司 用于线路板的损耗测试结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701222B2 (en) * 2007-10-19 2010-04-20 International Business Machines Corporation Method for validating printed circuit board materials for high speed applications
CN101604349B (zh) * 2009-07-02 2010-12-01 北京理工大学 一种控制信号传输同步的方法
CN103530212A (zh) * 2013-10-28 2014-01-22 浪潮电子信息产业股份有限公司 一种针对高速信号损耗测试的方法
CN110096778B (zh) * 2019-04-22 2020-11-03 西安电子科技大学 一种基于传输性能测试数据的引线搭焊互联点缺陷确定方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995185A (zh) * 2014-06-13 2014-08-20 浪潮电子信息产业股份有限公司 一种使用简易探头进行插损测试的方法
CN104020379A (zh) * 2014-06-17 2014-09-03 浪潮电子信息产业股份有限公司 一种简易的低成本的测试方法
CN203934098U (zh) * 2014-06-17 2014-11-05 浪潮电子信息产业股份有限公司 一种简便测试高速信号损耗的pcb
CN104569611A (zh) * 2015-01-05 2015-04-29 浪潮(北京)电子信息产业有限公司 一种pcb传输线插入损耗测试方法及探针装置
CN106132081A (zh) * 2016-06-30 2016-11-16 广州兴森快捷电路科技有限公司 一种高频高速pcb及其制作方法
CN205910305U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 Pcb可靠性测试板
CN106487462A (zh) * 2016-10-21 2017-03-08 郑州云海信息技术有限公司 一种插入损耗测试方法与系统
CN107484361A (zh) * 2017-09-25 2017-12-15 生益电子股份有限公司 一种高速pcb的制作方法及高速pcb
CN108152709A (zh) * 2017-12-19 2018-06-12 曙光信息产业(北京)有限公司 电路板测试方法和系统
CN209314136U (zh) * 2018-09-28 2019-08-27 广州兴森快捷电路科技有限公司 用于线路板的损耗测试结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Delta L损耗测试技术;程柳军等;《印制电路信息》;20151231;第26卷(第z1期);第411-419页 *
Printed Circuit Board Insertion Loss Measurement Metrology Comparison;Jimmy Hsu等;《International Microsystems, Packaging, Assembly and Circuits Technology (IMPACT)》;20151231;第177-179页 *

Also Published As

Publication number Publication date
CN110579508A (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
CN104567611A (zh) 一种背钻深度检测的方法
Cauwe et al. Broadband material parameter characterization for practical high-speed interconnects on printed circuit board
CN110579508B (zh) 基材的属性一致性判别方法、基材及线路板
CN110519925B (zh) 一种快速推算pcb过孔孔铜厚度的方法
Zachovalová On the current shunts modeling
US20050027476A1 (en) Method for detecting and monitoring defects
CN212008893U (zh) 一种校准晶圆片
US20090160474A1 (en) Printed circuit board and impedance guarantee method of printed circuit board
CN105527559B (zh) 测试线路板、其制作方法、测试方法以及测试系统
Geyik et al. Impact of measurement uncertainty on correlation quality for high-speed interconnects
CN110632601A (zh) Pcb微孔填铜率检测方法
CN101769713A (zh) 多层印刷电路板内层线路层铜厚的内阻检测方法
CN107917686A (zh) 印刷线路板的异常检测方法和装置
CN110470909B (zh) 介电常数的测试方法及装置
CN110375696B (zh) 一种快速推算pcb过孔孔铜厚度的方法
Marin et al. Systematic approach to PCB interconnects analysis to measurement validation
CN112730987A (zh) 一种pcb板阻抗快速测量方法
Kang et al. Early detection and instantaneous cause analysis of defects in interconnects by machine learning (ranking-CNN) of scattering parameter patterns
US6005394A (en) Process and apparatus for the capacitive testing of printed circuits
RU2634494C2 (ru) Способ контроля отклонений ширины проводников печатной платы от номинальных значений
Joler et al. Finding an Optimal Sample Size and Placement for Measurement of Relative Permittivity using a Microstrip Ring Resonator
CN113030580B (zh) 一种电测方法
KR101474620B1 (ko) 기판 검사 장치 및 기판 검사 방법
CN114199166B (zh) 一种钻孔质量检测方法
Yamagiwa et al. A study on FDTD analysis method of differential lines including dielectric loss at GHz band

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant