CN110660779A - 图形偏移的测试结构及其形成方法、图形偏移的检测方法 - Google Patents

Abstract

本发明提供了一种图形偏移的测试结构及其形成方法、图形偏移的检测方法。本发明提供的图形偏移的测试结构中，多个串联元件的端部依次靠近导电连接线，从而当对应于导电连接线的第二图案层相对于对应于串联元件的第一图案层存在由于对准偏差而产生的图形偏移时，即会导致连接至导电连接线上的串联元件的数量发生变化，进而可以根据串联元件的数量变化，推断出第二图案层相对于第一图案层的对准偏差。即，本发明提供的测试结构中，可以根据连接至导电连接线上的串联元件的数量变化，更为明显、直观的体现出各个图案层之间由于对准偏差所产生的图形偏移状况。

Description

图形偏移的测试结构及其形成方法、图形偏移的检测方法

技术领域

本发明涉及半导体技术领域，特别涉及一种图形偏移的测试结构及其形成方法，以及图形偏移的检测方法。

背景技术

在半导体技术领域总，一般是通过多个膜层的依次堆叠设置，以形成相应的半导体器件。而随着半导体技术的不断发展，器件随之缩减，从而对多个膜层之间的对准精度的要求也越来越高。为了在半导体器件的制备过程中能够及时的监控上层图案层相对于下层图案层偏移状况，通常会在测试区域中形成有图形偏移的测试结构。

图1为现有的一种图形偏移的测试结构的示意图，如图1所示，所述测试结构包括：

下层图案层，所述下层图案层中形成有第一导电区块11和第二导电区块12，所述第一导电区块11和第二导电区块12串联连接；

上层图案层，所述上层图案层中形成有第一接触塞13和第二接触塞14，其中所述第一导电区块11和第一接触塞13电性接触，所述第二导电区块12与第二接触塞14电性接触。

当上层图案层相对于下层图案层发生图形偏移时，相应的使第一接触塞13和第一导电区块11的接触面积发生变化，以及第二接触塞14和第二导电区块12的接触面积发生变化，进而使得接触塞和导电区块的接触电阻发生变化。基于此，则在对所述测试结构施加电信号以进行检测时，则相应的会使得反馈信号发生变化，因此可以通过判断反馈信号是否发生变化，以推断出上层图案层相对于下层图案层是否发生图形偏移。

然而，应当认识到，接触塞与导电区块之间的接触电阻很小，即使存在图形偏移，此时所产生的接触电阻的变化量也及其微小，并不能够明显准确的反映出图形的偏移状况。尤其是，随着半导体器件的不断缩减，基于接触塞和导电区块之间的接触电阻的变化，也越来越无法满足检测精度的要求。此外，影响接触塞和导电区块之间的接触电阻的因素也较为复杂，因此仅根据接触电阻的变化并不能够明确的推断出是否存在图形偏差。

发明内容

本发明的目的在于提供一种图形偏移的测试结构，以解决现有的测试结构其检测结果不灵敏、不稳定的问题。

为解决上述技术问题，本发明提供一种图形偏移的测试结构，所述测试结构具有至少一个测试单元，所述测试单元包括：

形成在第一图案层中的测试链，所述测试链具有X个串联元件，所述X个串联元件沿着预定方向依次排布，并且第1个串联元件至第X个串联元件的端部往同一方向依次延伸凸出，其中X为大于等于2的正整数；

形成在第二图案层中的导电连接线，所述导电连接线沿着串联元件的排布方向延伸在所述测试链对应于串联元件的凸出端的一侧；以及，

第一信号端和第二信号端，所述测试链的第1个串联元件电性连接至所述第一信号端，所述导电连接线连接至所述第二信号端。

可选的，所述测试链中，第1个串联元件至第X个串联元件的端部依次靠近所述导电连接线，其中排布在预定串联元件之前的串联元件均未连接至所述导电连接线，以及排布在预定串联元件之后的串联元件均连接至所述导电连接线。

可选的，所述测试链中，第1个串联元件至第X个串联元件中远离所述导电连接线的端部在测试链的延伸方向上对齐设置，以及第1个串联元件至第X个串联元件中靠近所述导电连接线的端部依次延伸凸出。

可选的，所述测试链中的各个串联元件的长度尺寸均相同，并且第1个串联元件至第X个串联元件往同一方向依次平移预定尺寸。

可选的，所述测试链中，第2个串联元件至第X个串联元件的凸出端依次以相同尺寸延伸凸出。

可选的，所述测试链中的各个串联元件对应于相同的电压-电流特性曲线。

可选的，所述串联元件的等效电阻值大于所述串联元件与所述导电连接线之间的接触电阻的至少30倍。

可选的，所述测试链中的串联元件包括PN结结构，所述PN结构包括P区块和N区块。

可选的，所述PN结结构形成在一衬底的凹槽中，所述凹槽中填充有P掺杂半导体层和N掺杂半导体层，以构成所述PN结结构的P区块和N区块。

可选的，所述测试结构包括至少两个测试单元，所述至少两个测试单元的各个测试链均沿着相同方向延伸。

可选的，所述至少两个测试单元中，两两相邻的两个测试单元构成一测试组，所述测试组中的两个测试单元对称设置。

可选的，所述测试结构包括至少两个测试单元，所述至少两个测试单元包括：测试链沿着第一方向延伸的测试单元，以及测试链沿着第二方向延伸的测试单元。

本发明还提供了一种利用如上所述的测试结构执行图形偏移的检测方法，包括：

对测试结构中的第一信号端和第二信号端施加第一电信号，并获取反馈回的第二电信号；

设定基准数值范围，并判断所述第二电信号的信号值是否位于所述基准数值范围内；若所述第二电信号的信号值在所述基准数值范围内，则判断为第二图案层相对于第一图案层不存在图形偏移；若所述第二电信号的信号值超出所述基准数值范围，则判断为第二图案层相对于第一图案层存在图形偏移。

可选的，所述第一电信号为电流信号，所述第二电信号为电压信号。

可选的，在判断出第二图案层相对于第一图案层存在图形偏移之后，还包括：

根据所述第二电信号的信号值相对于所述基准数值范围的偏差值，得到所述测试链中连接至所述导电连接线上的串联元件的数量，以获取所述第二图案层相对于第一图案层的图形偏移量。

此外，本发明还提供了一种图形偏移的测试结构的形成方法，包括：

提供一衬底；

在所述衬底上形成第一图案层，所述第一图案层包括X个串联元件，所述X个串联元件沿着预定方向依次排布，并且第1个串联元件至第X个串联元件的端部往同一方向依次延伸凸出，其中X为大于等于2的正整数；以及，

在所述第一图案层的上方形成第二图案层，所述第二图案层包括导电连接线，所述导电连接线沿着串联元件的排布方向延伸在所述串联元件对应于凸出端的一侧，并且所述导电连接线的底部延伸至所述第一图案层上。

可选的，所述串联元件的形成方法包括：

在所述衬底中形成X个第一凹槽，所述X个第一凹槽沿着预定方向依次排布，并且第1个第一凹槽至第X个第一凹槽的端部往同一方向依次延伸凸出；

在各个所述第一凹槽中填充第一掺杂类型的半导体层；

在各个所述第一掺杂类型的半导体层中形成第二凹槽；以及，

在各个所述第二凹槽中填充第二掺杂类型的半导体层，所述第一掺杂类型的半导体层和所述第二掺杂类型的半导体层构成PN结结构。

可选的，所述导电连接线的形成方法包括：

在所述衬底的表面上形成层间介质层，并在所述层间介质层中形成沿着预定方向延伸的沟槽；以及，

在所述沟槽中的填充导电材料，以形成所述导电连接线。

可选的，在形成所述串联元件之后，还包括：

在所述衬底的表面上形成层间介质层，并在所述层间介质层中形成多个接触窗，所述接触窗中暴露有所述串联元件；

在所述接触窗中填充导电材料，以形成接触塞；以及，

在所述层间介质层上形成互连线，所述互连线连接相邻的串联元件中的接触塞，以使所述X个串联元件串联连接。

在本发明提供的图形偏移的测试结构中，在第一图案层中形成有依次延伸凸出的多个串联元件，以使多个串联元件的端部依次靠近第二图案层中的导电连接线。如此一来，当对应于导电连接线的第二图案层相对于对应于串联元件的第一图案层存在由于对准偏差而产生的图形偏移时，即会导致连接至导电连接线上的串联元件的数量发生变化，进而可以根据测试链中连接至导电连接线上的串联元件的数量，推断出第二图案层相对于第一图案层的对准偏差，并且在存在对准偏差的情况下还可以进一步得到图形的偏移状况。

具体的，在利用本发明提供的测试结构进行图形偏移的检测时，可以根据对测试结构施加的第一电信号和反馈回的第二电信号，得知所述测试链中连接至测试回路中的串联元件的数量，从而可以推断出测试链中连接至导电连接线上的串联元件的数量，进而能够判断出第二图案层相对于第一图案层是否存在图形偏移，并且还可以进一步得到第二图案层相对于第一图案层的图形偏移量。

可见，与现有技术中基于接触电阻的变化来反映图形偏移状况相比，本发明中基于至少一个串联元件所对应的电信号值的变化可以更加明显的反映出图形的偏移状况，提高了对各个图案层之间的对准偏差的检测精度。可见，本发明中，根据串联元件的数量变化，可以更加明显、直观的体现出各个图案层之间的对准偏差。

附图说明

图1为现有的一种图形偏移的测试结构的示意图；

图2为本发明实施例一中的图形偏移的测试结构的示意图；

图3为本发明实施例一中的图形偏移的测试结构在aa’和bb’方向上的剖面示意图；

图4为本发明实施例二中的图形偏移的测试结构的示意图；

图5为本发明实施例三中的图形偏移的测试结构的示意图；

图6为本发明实施例四中的图形偏移的测试结构的示意图；

图7a～图7f为本发明实施例五中的图形偏移的测试结构在其制备过程中的结构示意图。

其中，附图标记如下：

11-第一导电区块；

12-第二导电区块；

13-第一接触塞；

14-第二接触塞；

100-测试单元；

110-测试链；

111-N区块；

112-P区块；

113-接触塞；

114-互连线；

115-隔离层；

120-导电连接线；

131-第一信号端；

132-第二信号端；

200-衬底；

300-层间介质层；

310-沟槽；

320-接触窗；

L1-第一图案层；

L2-第二图案层。

具体实施方式

以下结合附图和具体实施例对本发明提出的图形偏移的测试结构及其形成方法、以及图形偏移的检测方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图2为本发明实施例一中的图形偏移的测试结构的示意图，图3为本发明实施例一中的图形偏移的测试结构在aa’和bb’方向上的剖面示意图。结合图2和图3所示，所述测试结构包括具有至少一个测试单元100。具体的，所述测试单元100包括：测试链110和导电连接线120。

其中，所述测试链110形成在第一图案层L1中，以及所述测试链110具有X个串联元件E1、E2、E3……EN，所述X个串联元件沿着预定方向依次排布，并且第1个串联元件至第X个串联元件的端部往同一方向依次延伸凸出。即，所述测试链110中，第Y个串联元件具有相对于第Y-1个串联元件凸出的凸出端，其中X为大于等于2的正整数，Y为大于等于2且小于等于X的正整数。

如图2所示，本实施例中，所述测试链110的X个串联元件沿着D1方向依次排布，以及第Y个串联元件相对于第Y-1个串联元件往+D2方向凸出，以构成所述凸出端。本实施例中，串联元件的凸出端的凸出方向(+D2方向)与测试链110的延伸方向(即，D1方向)相互垂直。

以及，所述导电连接线120形成在第二图案层L2中，并沿着串联元件的排布方向延伸在所述测试链110对应于所述凸出端的一侧。即，所述测试链110中，第1个串联元件E1至第X个串联元件EN的端部以朝向所述导电连接线120的方向依次凸出设置，从而使得第1个串联元件E1至第X个串联元件EN的端部依次更靠近所述导电连接线120，甚至可使测试链110中排布在末端的部分串联元件连接至所述导电连接线120。

需要说明的是，当对应于导电连接线120的第二图案层L2相对于对应于测试链110的第一图案层L1存在图形偏移时，则会使得所述测试链110中电性连接至所述导电连接线120上的串联元件的数量增加或减少。

具体而言，当第二图案层L2相对于第一图案层L1不存在图形偏移时，则排布在预定串联元件之前的串联元件均未连接至导电连接线120，而排布在预定串联元件之后的串联元件均连接至导电连接线120。以图2所示的测试结构为例，当第二图案层L2相对于第一图案层L1不存在图形偏移时，则排布在第4个串联元件E4之前的串联元件均未连接至导电连接线120，以及，排布在第4个串联元件E4之后的串联元件均连接至导电连接线120。

此时，当第二图案层L2相对于第一图案层L1往凸出端的凸出方向发生偏移时(即，第二图案层L2相对于第一图案层L1往+D2方向发生偏移)，则所述测试链110中连接至所述导电连接线120上的串联元件的数量减小。即，图2所示的测试单元中，会使的第5个串联元件E5，甚至第N-2个串联元件EN-2等均未连接至所述导电连接线120。

反之，当第二图案层L2相对于第一图案层L1往凸出端的反方向发生偏移时(即，第二图案层L2相对于第一图案层L1往-D2方向发生偏移)，则所述测试链110中连接至所述导电连接线120上的串联元件的数量增加。即，图2所示的测试单元中，会使得第4个串联元件E4，甚至第3个串联元件E3等均连接至所述导电连接线120。

进一步的，所述导电连接线120的长度尺寸大于等于所述测试链的长度尺寸，以确保当第二图案层L2相对于第一图案层L1在靠近测试链的方向上发生较大图形偏移时，测试链110中的相应的串联元件能够电性连接至所述导电连接线120上。

其中，所述测试链110中的串联元件的数量可以根据实际需求调整，以及各个串联元件的凸出端的凸出尺寸，也可以根据实际情况对应调整。例如，可使各个串联元件的端部均以相同的尺寸延伸凸出。即，各个串联元件的凸出端的尺寸均相同。

继续参考图2所示，所述测试单元还包括：第一信号端131和第二信号端132。其中，所述测试链110的第1个串联元件E1电性连接至所述第一信号端131，所述导电连接线120连接至所述第二信号端132。即，所述第一信号端131、所述测试链110、所述导电连接线120和所述第二信号端132相互连接以构成一测试回路。

如上所述，当第二图案层L2相对于第一图案层L1存在图形偏移时，则会使得所述测试链110中电性连接至所述导电连接线120上的串联元件的数量增加或减少，相应的会使得测试链110中连接至测试回路中的串联元件的数量减少或增加，此时会进一步影响第一信号端131和第二信号端132之间的反馈信号。

具体以图2所示的测试结构为例，当第二图案层L2相对于第一图案层L1往-D2方向发生图形偏移时，例如会使得第4个串联元件E4也电性连接至所述导电连接线120，此时，从第5个串联元件E5至第X个串联元件EX即会被所述导电连接线120短接，并使得仅第1个串联元件E1至第4个串联元件E4连接至测试回路中。即，测试链110中电性连接至所述导电连接线120上的串联元件的数量增加，以及测试链110中连接至测试回路中的串联元件的数量减少。反之亦然，此处不做赘述。

因此，可以根据第一信号端131和第二信号端132之间的反馈信号，判断出测试链110中连接在测试回路中的串联元件的数量P，进而可以推断出连接至所述导电连接线120上的串联元件的数量(即，X-P)，此时同样还可以获取所述测试链110第一个连接至导电连接线120上的串联元件的位置。如此，即可以得知所述导电连接线120相对于测试链110的图形偏移量，相应的可以获知第二图案层L2的图形相对于第一图案层L1之间的图形偏移量。

以下对利用如上所述的测试结构执行图形偏移的检测方法进行详细说明。所述检测方法具体包括：

首先，对所述第一信号端131和第二信号端132施加第一电信号，并获取反馈回的第二电信号；

接着，判断所述第二电信号的信号值是否位于基准数值范围内；若所述第二电信号的信号值在所述基准数值范围内，则判断为第二图案层L2相对于第一图案L1不存在图形偏移；若所述第二电信号的信号值超出所述基准数值范围，则判断为第二图案层相对于第一图案层存在图形偏移。

其中，所述基准数值范围例如为：当第二图案层L2相对于第一图案层L1不存在对准偏差时，所获取的反馈回的第二电信号在考虑到可容许误差值的情况下的数值范围。

可选的方案中，在对所述测试结构进行检测时，对所述第一信号端131和第二信号端132施加的第一电信号例如为电流信号，以及反馈回的第二电信号例如为电压信号，此时即可以得知所述测试回路中的电压降，进而能够计算出测试回路中串联元件的数量，以进一步获得第二图案层L2相对于第一图案层L1的图形偏移量。或者，在其他方案中，对所述第一信号端131和第二信号端132施加的第一电信号还可以为电压信号，以及反馈回的第二电信号例如为电流信号，此时根据反馈回的电流信号同样可以计算出测试回路中串联元件的数量，并可以进一步获得第二图案层L2相对于第一图案层L1的图形偏移量。

本实施例中，以所述第一电信号为恒流的电流信号为例进行解释说明。基于此，则反馈回的第二电信号即为电压信号。以及，对应设置电压信号的基准数值范围[U₁，U₂]。

具体的，当第二电信号的电压值U_T落在基准数值范围[U₁，U₂]内，(即，U₁≤U_T≤U₂)，则判断为所述第二图案层L2相对于第一图案层L1不存在图形偏移。

以及，当第二电信号的电压值U_T反向超出基准数值范围[U₁，U₂]，(即，U_T＜U₁)，则可以得知测试链110中连接至测试回路中的串联元件的数量减少，相应的测试链110中连接至导电连接线120上的串联元件的数量增多，由此，即可以推断出第二图案层L2中的导电连接线120以朝向测试链110的方向发生偏移。以图2为例，即为，所述第二图案层L2相对于第一图案层L1往-D2的方向发生偏移。

反之，当第二电信号的电压值U_T正向超出基准数值范围[U₁，U₂]，(即，U_T＞U₂)，则可以得知测试链110中连接至测试回路中的串联元件的数量增加，相应的测试链110中连接至导电连接线120上的串联元件的数量减少，由此，即可以推断出第二图案层L2中的导电连接线120以远离测试链110的方向发生偏移。以图2为例，即为，所述第二图案层L2相对于第一图案层L1往+D2的方向发生偏移。

以及，在判断出第二图案层L2相对于第一图案层L1存在图形偏移之后，还可以根据所述第二电信号的信号值相对于所述基准数值范围的偏差值，得到所述测试链110中连接至所述导电连接线120上的串联元件的数量，进而能够获取所述第二图案层L2相对于第一图案层L1的图形偏移量。

进一步的方案中，所述测试链110中的各个串联元件对应于相同的电压-电流特性曲线。具体而言，在对第一信号端131和第二信号端132施加第一电信号(例如为恒定电流信号)时，则各个串联元件所对应消耗的电压降均相同。此时，即可以根据测试回路反馈回的总压降，计算出测试回路中的串联元件的数量。

或者，如上所述的“各个串联元件对应于相同的电压-电流特性曲线”，还可以理解为：各个串联元件的等效电阻值Ra相等。即，基于相同的等效电阻值Ra的情况下，即对应于相同的电压-电流特性曲线。

进一步的，所述串联元件的等效电阻值Ra还大于所述串联元件与所述导电连接线之间的接触电阻R_C的至少30倍。由于所述串联元件的等效电阻值Ra远远大于串联元件与所述导电连接线之间的接触电阻R_C，此时即使串联元件与导电连接线120的接触面积发生变化，仍可以忽略接触电阻Rc的变化所产生的影响，有利于提高所述测试结构的检测精度、提高检测灵敏度。

重点参考图3所示，本实施例中，所述测试链110中的串联元件包括PN结结构，所述PN结结构包括N区块111和P区块112。以及，每一PN结结构中，N区块111和P区块112的排布方向垂直于串联元件的排布方向。

其中，第1个串联元件的N区块111电性连接至所述第一信号端131，第Y-1个串联元件的P区块112电性连接第Y个串联元件的N区块111。以及，各个PN结结构均是以P区块112相对于N区块111更靠近导电连接线120的方向排布。如此一来，则排布在测试链110末端的PN结结构即能够以P区块112连接至所述导电连接线120，进而实现串联在测试回路中的各个PN结的正向导通。基于此，本实施例中，第一信号端131为低电平信号端，第二信号端132为高电平信号端。

当然，在其他实施例中，也可以使第1个串联元件的P区块112电性连接至所述第一信号端131，第Y-1个串联元件的N区块111电性连接第Y个串联元件的P区块112。以及，各个PN结结构均是以N区块111相对于P区块112更靠近导电连接线120的方向排布。此时，所述第一信号端131则为高电平信号端，第二信号端131为低电平信号端。

需要说明的是，由于PN结结构具有稳定的压降，因此利用PN结结构的构成串联元件，可使各个串联元件的压降稳定，从而有利于提高所述测试结构的检测精度。以及，在对所述测试结构进行检测时，即可以根据反馈回的电压值U_T，并基于每一PN结结构的稳定压降，直接得到串联至测试回路中的PN结结构的数量。

其中，所述串联元件的PN结结构例如形成在一衬底200中。具体的，所述PN结结构形成在衬底200的凹槽中，所述凹槽中填充有P掺杂半导体层和N掺杂半导体层。即，所述P掺杂半导体层用于构成P区块112，所述N掺杂半导体层用于构成N区块111。本实施例中，所述P掺杂半导体层例如为P型掺杂的多晶硅，所述N掺杂半导体层例如为N型掺杂的多晶硅。

继续参考图3所示，在形成有所述PN结结构的凹槽中还形成有隔离层115，以利用所述隔离层115实现PN结结构与衬底200之间的相互隔离。

需要说明的是，本实施例中仅示意性的示出了，每一串联元件仅包括一个PN结结构，以及多个串联元件所对应的多个PN结结构的端部依次延伸凸出。

然而应当认识到，在其他可选的方案中，每一串联元件还可以包括两个或两个以上的PN结结构，以及同一串联元件中的多个PN结结构例如沿着测试链的延伸方向排布，并且同一串联元件中的多个PN结结构其靠近导电连接线的端部对齐设置。此时，当所述导电连接线120存在图形偏移，而引起连接至导电连接线120上的串联元件的数量每增加一个或减少一个时，则相对应的使得连接至导电连接线120上的PN结结构增加多个或减少多个。如此一来，当图案层存在图形偏移时，则所得到的反馈信号的变化幅度也更大，从而可以更为灵敏的反映出图形的偏移状况。

进一步的，所述导电连接线120形成在所述衬底200的表面上。具体的，在所述衬底200的顶表面上例如还形成有层间介质层300，所述导电连接线120贯穿所述层间介质层300。

具体参考图3在aa’方向上的剖面示意图，其示意出了第1个串联元件的剖面示意图，当第二图案层L2相对于第一图案层L1不存在图形偏差时，则第1个串联元件未连接至导电连接线120。以及，参考图3在bb’方向上的剖面示意图，其示意出了第X个串联元件的剖面示意图，当第二图案层L2相对于第一图案层L1不存在图形偏差时，第X个串联元件连接至导电连接线120，本实施例中，第X个串联元件的P区块112延伸至导电连接线120的下方，以和所述导电连接线120电性连接。

继续参考图2和图3所示，相邻的串联元件之间，可通过接触塞113和互连线114相互连接，进而实现所述测试链110中的多个串联元件串联连接。即，所述接触塞113贯穿所述层间介质层300，以使所述接触塞113的底部延伸至串联元件，所述互连线114形成在所述层间介质层300上并覆盖所述接触塞113的顶部，以及所述互连线114连接相邻串联元件上的接触塞113。其中，所述接触塞113的材料例如包括钨，所述互连线114的材料例如包括铝。

其中，所述串联元件的等效电阻值Ra也大于所述测试链中多个串联元件和多个接触塞113之间的接触电阻的总和。此时，所述串联元件的等效电阻值Ra则远远的大于单个串联元件和接触塞113之间的接触电阻，例如，所述串联元件的等效电阻值Ra大于所述串联元件和所述接触塞113之间的接触电阻的至少100倍。由于串联元件和接触塞113的接触电阻较小，因此在检测过程中，即可以忽略接触电阻的影响，有利于提高所述测试结果的准确度。

进一步的，所述第一信号端131和所述第二信号端132形成在所述层间介质层300上，所述第一信号端131覆盖与第1个串联元件连接的接触塞113，以使第1个串联元件E1电性连接至所述第一信号端131。以及，所述第二信号端132覆盖部分所述导电连接线120。本实施例中，所述第二信号端132覆盖所述导电连接线120远离所述第一信号端131的端部。当然，在其他实施例中，所述第二信号端132还可以覆盖所述导电连接线120靠近所述第一信号端131的端部。

如上所述，本实施例中是利用具有稳定压降的PN结结构形成串联元件，基于此，即可使各个PN结结构的尺寸设置更为灵活。

例如，本实施例中，第1个串联元件E1至第X个串联元件EX中远离所述导电连接线120的端部在测试链的排布方向(D1方向)上对齐设置，以及第1个串联元件E1至第X个串联元件EX中靠近所述导电连接线120的端部(即，凸出端)依次延伸凸出。即，本实施例中，由第1个串联元件E1至第X个串联元件EX的长度尺寸依次增加。

此外，应当认识到，本实施例中，以串联元件为PN结结构为例。然而，在其他实施例中，也可以采用其他具备稳定压降的导电结构或者具有较大等效电阻值的导电结构构成所述串联元件，只要所采用的导电结构其压降较大(即，大于接触电阻所对应消耗的压降)，从而可以忽略串联元件与导电连接线之间的接触电阻即可。例如，可以采用离子掺杂的导电材料层，并且可以通过调整掺杂离子的浓度，以进一步调整导电材料层的等效电阻值。

以及如上所述，在其他方案中，对所述第一信号端131和第二信号端132施加的第一电信号可以为电压信号，以及反馈回的第二电信号例如为电流信号。此时，则可对应设置电流信号的基准数值范围[I₁，I₂]。

具体的，当第二电信号的电流值I_T落在基准数值范围[I₁，I₂]内，(即，I₁≤I_T≤I₂)，则判断为所述第二图案层L2相对于第一图案层L1不存在图形偏移。以及，当第二电信号的电流值I_T反向超出基准数值范围[I₁，I₂]，(即，I_T＜I₁)，则可以得知测试链110中连接至测试回路中的串联元件的数量增加，相应的测试链110中连接至导电连接线120上的串联元件的数量减少，由此，即可以推断出第二图案层L2中的导电连接线120以远离测试链110的方向发生偏移。反之，当第二电信号的电流值I_T正向超出基准数值范围[I₁，I₂]，(即，I_T＞I₂)，即可以推断出第二图案层L2中的导电连接线120以朝向测试链110的方向发生偏移。

同样的，在判断出第二图案层L2相对于第一图案层L1存在图形偏移之后，还可以根据所述第二电信号的电流信号值相对于电流信号的基准数值范围的偏差值，得到所述第二图案层L2相对于第一图案层L1的图形偏移量。即，根据反馈回的第二电信号的电流值I_T即可以得到所述测试回路的总电阻值Rg，进而可以根据总电阻值Rg与串联元件的等效电阻值Ra的比值，计算出测试回路中的串联元件的数量。

实施例二

与实施例一的区别在于，本实施例中的测试结构具有两个或两个以上测试单元。如此，即可利用多个测试单元多次确认图形偏移的检测结果，提高图形偏移的检测准确度。

图4为本发明实施例二中的图形偏移的测试结构的示意图，如图4所示，本实施例中的至少两个测试单元100的各个测试链110均沿着相同方向延伸。即，本实施例中，各个测试链110的串联元件均沿着D1方向依次排布。

进一步的，所述至少两个测试单元100中，两两相邻的两个测试单元构成一测试组，所述测试组中的两个测试单元对称设置。例如，本实施例中，所述测试组的两个测试单元100中，两条导电连接线120紧邻设置，两个测试链110分别设置在对应的导电连接线120的外侧。或者，在其他实施例中，还可使两个测试链110紧邻设置，并使两条导电连接线120分别设置在对应的测试链110的外侧。

本实施例中，利用两个测试单元100，从而可以两次确认图形偏移的检测结果。具体的，在执行图形偏移的检测时，即分别对两个测试单元100施加第一电信号，并获取反馈回的第二电信号，从而可以分别得到两个测试单元100的检测结果。

具体的，在执行图形偏移的检测过程中：

当两个测试单元100对应得到的两个第二电信号的信号值均位于基准数值范围内，则可以推断出第二图案层L2相对于第一图案层L1不存在图形偏移；以及，

当两个测试单元100对应得到的两个第二电信号的信号值均超出基准数值范围，则可以推断出第二图案层L2相对于第一图案层L1存在图形偏移。本实施例中，测试组中的两个测试单元100为对称排布，因此，当存在图形偏移时，测试组中的一个测试单元的第二电信号的信号值正向超出基准数值范围，另一个测试单元的第二电信号的信号值则反向超出基准数值范围。

以图4所示的测试结构为例，当左侧的测试单元100所对应的第二电信号的电压值正向超出基准数值范围(即，电压值偏大)，以及右侧的测试单元100所对应的第二电信号的电压值反向超出基准数值范围(即，电压值偏小)，即可以推断出所述第二图案层L2相对于第一图案层L1往+D2方向偏移；反之，当左侧的测试单元100所对应的第二电信号的电压值反向超出基准数值范围(即，电压值偏小)，以及右侧的测试单元100所对应的第二电信号的电压值正向超出基准数值范围(即，电压值偏大)，即可以推断出所述第二图案层L2相对于第一图案层L1往-D2方向偏移。

需要说明的是，本实施例中是利用两个对称设置的测试单元100，从而可以两次确认图形偏移的检测结果。除此之外，还应当认识到，在获取两个对称设置的测试单元100所对应的两个测试结果之后，还可以进一步基于两个测试结果的差值，以更为明确的凸显出当前图形的偏移状况，提高测试结构的检测灵敏度。

具体的，针对两个对称设置的测试单元100而言，当其中一个测试单元的第二电信号的信号值正向超出基准数值范围，则另一个测试单元的第二电信号的信号值则反向超出基准数值范围。此时，基于两个测试单元的检测结果的差值，即可使当前图形的偏移状况相当于以翻倍的数值体现出，减小检测误差，而可以更为灵敏的反映出当前图形的偏移状况。

实施例三

与实施例二的区别在于，本实施例的测试链中，各个串联元件的长度尺寸均相同。

图5为本发明实施例三中的图形偏移的测试结构的示意图，如图5所示，本实施例中，各个串联元件的长度尺寸均相同。如此，即可以更为精确的控制各个串联元件对应消耗的压降，可使各个串联元件的电压降更接近，以提高所述测试结构其图形偏移的检测精度。

本实施例中，由第1个串联元件至第X个串联元件往同一方向依次平移预定尺寸。即，第Y个串联元件相对于第Y-1个串联元件沿着凸出端的凸出方向平移预定尺寸，从而使第1个串联元件至第X个串联元件的端部往同一方向依次延伸凸出。

此外，本实施例中的串联元件的结构与实施例一中的串联元件的结构类似，此处不再赘述。

实施例四

与实施例二和实施例三的区别在于，本实施例中的至少两个测试单元中，部分测试单元的测试链沿着第一方向延伸，另一部分测试单元的测试链沿着第二方向延伸。

图6为本发明实施例四中的图形偏移的测试结构的示意图，如图6所示，所述至少两个测试单元中，部分测试单元100的测试链110沿着第一方向延伸，另一部分测试单元100的测试链110沿着第二方向延伸。其中，第一方向和第二方向相互垂直。如此，即可以利用本实施例中的测试结构同时检测出第二图案层相对于第一图案层在第一方向和第二方向上的偏移状况。

本实施例中，当第二图案层相对于第一图案层在第一方向上存在图形偏移时，即包括：第二图案层相对于第一图案层往-D1方向发生偏移；或者，第二图案层相对于第一图案层往+D1方向发生偏移。同样的，当第二图案层相对于第一图案层在第二方向上存在图形偏移时，即包括：第二图案层相对于第一图案层往-D2方向发生偏移；或者，第二图案层相对于第一图案层往+D2方向发生偏移。

应当认识到，本实施中的测试结构的检测方式与实施例二中的检测方法类似，具体可参考实施二所述的检测过程，此处不再赘述。

实施例五

本实施例中提供了一种形成如上所述的图形偏移的测试结构的方法。所述图形偏移的测试结构的形成方法例如包括：

步骤S100，提供一衬底，并在所述衬底上形成第一图案层，所述第一图案层包括X个沿着预定方向依次排布的串联元件；

步骤S200，在所述第一图案层的上方形成第二图案层，所述第二图案层包括导电连接线，所述导电连接线的底部延伸至所述第一图案层上。

即，在形成第二图案层后，所述第二图案层中的导电连接线的底部延伸至所述第一图案层上，从而可以与第一图案层中的部分串联元件电性连接。因此，在制备完成所述测试结构后，通过对所述测试结构进行检测，即可以推断出所述导电连接线与串联元件的连接状况(例如，可以推断出连接至导电连接线上的串联元件的数量)，进而可以得知第二图案层相对于第一图案层是否存在对准偏差所导致的图形偏移。

图7a～图7f为本发明实施例五中的图形偏移的测试结构在其制备过程中的结构示意图。以下结合图2以及图7a～图7f对本实施例中的测试结构的形成方法进行详细说明。

在步骤S100中，具体参考图2以及图7a～图7d所示，提供一衬底200，并在所述衬底200上形成第一图案层L1。

其中，所述第一图案层L1包括X个串联元件，所述X个串联元件沿着预定方向依次排布，并且第1个串联元件至第X个串联元件的端部往同一方向依次延伸凸出。即，第Y个串联元件具有相对于第Y-1个串联元件凸出的凸出端，其中X为大于等于2的正整数，Y为大于等于2且小于等于X的正整数。

本实施例中，所述串联元件包括PN结结构，其形成方法包括如下步骤：

第一步骤，结合图2和图7a所示，在所述衬底200中形成X个第一凹槽，所述X个第一凹槽沿着预定方向依次排布，并且第1个第一凹槽至第X个第一凹槽的端部往同一方向依次延伸凸出。在图7a所示的剖面示意图中，仅示意性示出了第1个第一凹槽G1和第X个第一凹槽GX的剖面结构。

应当认识到，本实施例中，所述第一凹槽的图形即对应于所述串联元件的图形。以及，在后续工艺中，即利用所述第一凹槽容纳PN结结构。

进一步的，在形成所述第一凹槽之后，还包括：在所述第一凹槽的内壁上形成隔离层115，所述隔离层115覆盖所述第一凹槽的侧壁和底壁，从而可以利用所述隔离层115隔离后续所形成的PN结结构和衬底200。

第二步骤，具体参考图7b所示，在各个所述第一凹槽中填充第一掺杂类型的半导体层。本实施例中，所述第一掺杂类型例如为N型，以及N型半导体层即用于构成PN结结构的N区块111。

第三步骤，具体参考图7c所示，在各个所述第一掺杂类型的半导体层中形成第二凹槽。本实施例中，所述第二凹槽即用于容纳PN结结构中的P区块。以及，在图7c所示的剖面示意图中，仅示意性示出了对应于第1个串联元件的第二凹槽H1和对应于第X个串联元件的第二凹槽HX。

第四步骤，具体参考图7d所示，在各个所述第二凹槽中填充第二掺杂类型的半导体层。本实施例中，所述第二掺杂类型的半导体层为P掺杂半导体层，用于构成PN结结构的P区块112。

至此，即形成了紧邻设置的第一掺杂类型的半导体层和第二掺杂类型的半导体层，以进一步构成PN结结构。

在步骤S200中，结合图2和参考图7e～图7f所示，在所述第一图案层L1的上方形成第二图案层L2，所述第二图案层L2包括导电连接线120。所述导电连接线120沿着串联元件的排布方向延伸在所述串联元件对应于凸出端的一侧，并且所述导电连接线120的底部延伸至所述第一图案层L1上。

具体的，所述导电连接线120的形成方法包括：

首先，参考图7e所示，在所述衬底200的表面上形成层间介质层300，并在所述层间介质层300中形成沿着预定方向延伸的沟槽310；本实施例中，所述沟槽310贯穿所述层间介质层300并进一步延伸至所述衬底200中(即，所述沟槽310的底表面低于衬底200的顶表面)；

接着，参考图7f所示，在所述沟槽310中的填充导电材料，以形成所述导电连接线120。本实施例中，所述导电连接线120即相应的嵌入至所述衬底200中。

需要说明的是，本实施例中，通过形成延伸至衬底200中沟槽310，从而使得所形成的导电连接线120可以嵌入至所述衬底200中。此时，针对连接至导电连接线120的串联元件而言，即相应的使所述导电连接线120是嵌入至串联元件中的，如此，即可以有效降低导电连接线120与串联元件之间的接触电阻，从而可以进一步提高所形成的测试结构的检测稳定性。

例如参考图7f所示，第1个串联元件未连接至导电连接线120，因此导电连接线120嵌入至串联元件之外的衬底200中；而第X个串联元件连接至导电连接线120，此时导电连接线120即嵌入至所述第X个串联元件中。

继续参考图7e和图7f所示，在形成所述串联元件之后，还包括：形成接触塞113和互连线114，以实现各个串联元件的串联连接。

本实施例中，所述接触塞113和所述导电连接线120可以同时形成。即，在所述层间介质层300中形成沟槽310时，还同时在所述层间介质层300中多个接触窗320，所述接触窗320中暴露有所述串联元件。以及，在填充导电材料时，所述导电材料同时填充所述沟槽310和所述接触窗320，以分别形成所述导电连接线120和所述接触塞113。

进一步的，在形成所述接触塞113之后，在所述层间介质层300上形成互连线114，所述互连线114连接相邻的串联元件中的接触塞113，以使所述X个串联元件串联连接。

此外，在形成所述第二图案层L2之后，还包括：形成第一信号端131和第二信号端132。本实施例中，所述第一信号端131与第1个串联元件电性连接，所述第二信号端132与所述导电连接线120电性连接。

综上所述，在如上所述的图形偏移的测试结构中，通过形成依次延伸凸出的多个串联元件，以使多个串联元件的端部依次靠近导电连接线。此时，当对应于导电连接线的第二图案层相对于对应于串联元件的第一图案层由于对准偏差而产生图形偏移时，即会导致连接至导电连接线中的串联元件的数量发生变化，从而可以根据串联元件的数量变化，推断出第二图案层相对于第一图案层是否存在对准偏差，以及在存在对准偏差时所产生的图形偏移状况。

可见，与现有技术中基于接触电阻的变化来反映图形偏移状况相比，本发明中能够更加明显、直观的体现出图形的偏移状况，提高了对各个图案层之间的对准偏差的检测精度。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (19)

1.一种图形偏移的测试结构，其特征在于，所述测试结构具有至少一个测试单元，所述测试单元包括：

形成在第一图案层中的测试链，所述测试链具有X个串联元件，所述X个串联元件沿着预定方向依次排布，并且第1个串联元件至第X个串联元件的端部往同一方向依次延伸凸出，其中X为大于等于2的正整数；

形成在第二图案层中的导电连接线，所述导电连接线沿着串联元件的排布方向延伸在所述测试链对应于串联元件的凸出端的一侧；以及，

第一信号端和第二信号端，所述测试链的第1个串联元件电性连接至所述第一信号端，所述导电连接线连接至所述第二信号端。

2.如权利要求1所述的图形偏移的测试结构，其特征在于，所述测试链中，第1个串联元件至第X个串联元件的端部依次靠近所述导电连接线，其中排布在预定串联元件之前的串联元件均未连接至所述导电连接线，以及排布在预定串联元件之后的串联元件均连接至所述导电连接线。

3.如权利要求1所述的图形偏移的测试结构，其特征在于，所述测试链中，第1个串联元件至第X个串联元件中远离所述导电连接线的端部在测试链的延伸方向上对齐设置，以及第1个串联元件至第X个串联元件中靠近所述导电连接线的端部依次延伸凸出。

4.如权利要求1所述的图形偏移的测试结构，其特征在于，所述测试链中的各个串联元件的长度尺寸均相同，并且第1个串联元件至第X个串联元件往同一方向依次平移预定尺寸。

5.如权利要求1所述的图形偏移的测试结构，其特征在于，所述测试链中，第2个串联元件至第X个串联元件的凸出端依次以相同尺寸延伸凸出。

6.如权利要求1所述的图形偏移的测试结构，其特征在于，所述测试链中的各个串联元件对应于相同的电压-电流特性曲线。

7.如权利要求1所述的图形偏移的测试结构，其特征在于，所述串联元件的等效电阻值大于所述串联元件与所述导电连接线之间的接触电阻的至少30倍。

8.如权利要求1所述的图形偏移的测试结构，其特征在于，所述测试链中的串联元件包括PN结结构，所述PN结构包括P区块和N区块。

9.如权利要求8所述的图形偏移的测试结构，其特征在于，所述PN结结构形成在一衬底的凹槽中，所述凹槽中填充有P掺杂半导体层和N掺杂半导体层，以构成所述P区块和所述N区块。

10.如权利要求1所述的图形偏移的测试结构，其特征在于，所述测试结构包括至少两个测试单元，所述至少两个测试单元的各个测试链均沿着相同方向延伸。

11.如权利要求10所述的图形偏移的测试结构，其特征在于，所述至少两个测试单元中，两两相邻的两个测试单元构成一测试组，所述测试组中的两个测试单元对称设置。

12.如权利要求1所述的图形偏移的测试结构，其特征在于，所述测试结构包括至少两个测试单元，所述至少两个测试单元包括：测试链沿着第一方向延伸的测试单元，以及测试链沿着第二方向延伸的测试单元。

13.一种利用如权利要求1～12任一所述的测试结构执行图形偏移的检测方法，包括：

对测试结构中的第一信号端和第二信号端施加第一电信号，并获取反馈回的第二电信号；

设定基准数值范围，并判断所述第二电信号的信号值是否位于所述基准数值范围内；若所述第二电信号的信号值在所述基准数值范围内，则判断为第二图案层相对于第一图案层不存在图形偏移；若所述第二电信号的信号值超出所述基准数值范围，则判断为第二图案层相对于第一图案层存在图形偏移。

14.如权利要求13所述的图形偏移的检测方法，其特征在于，所述第一电信号为电流信号，所述第二电信号为电压信号。

15.如权利要求13所述的对准偏差的检测方法，其特征在于，在判断出第二图案层相对于第一图案层存在图形偏移之后，还包括：

根据所述第二电信号的信号值相对于所述基准数值范围的偏差值，得到所述测试链中连接至所述导电连接线上的串联元件的数量，以获取所述第二图案层相对于第一图案层的图形偏移量。

16.一种图形偏移的测试结构的形成方法，其特征在于，包括：

提供一衬底；

在所述衬底上形成第一图案层，所述第一图案层包括X个串联元件，所述X个串联元件沿着预定方向依次排布，并且第1个串联元件至第X个串联元件的端部往同一方向依次延伸凸出，其中X为大于等于2的正整数；以及，

在所述第一图案层的上方形成第二图案层，所述第二图案层包括导电连接线，所述导电连接线沿着串联元件的排布方向延伸在所述串联元件对应于凸出端的一侧，并且所述导电连接线的底部延伸至所述第一图案层上。

17.如权利要求16所述的图形偏移的测试结构的形成方法，其特征在于，所述串联元件的形成方法包括：

在所述衬底中形成X个第一凹槽，所述X个第一凹槽沿着预定方向依次排布，并且第1个第一凹槽至第X个第一凹槽的端部往同一方向依次延伸凸出；

在各个所述第一凹槽中填充第一掺杂类型的半导体层；

在各个所述第一掺杂类型的半导体层中形成第二凹槽；以及，

在各个所述第二凹槽中填充第二掺杂类型的半导体层，所述第一掺杂类型的半导体层和所述第二掺杂类型的半导体层构成PN结结构。

18.如权利要求16所述的图形偏移的测试结构的形成方法，其特征在于，所述导电连接线的形成方法包括：

在所述衬底的表面上形成层间介质层，并在所述层间介质层中形成沿着预定方向延伸的沟槽；以及，

在所述沟槽中的填充导电材料，以形成所述导电连接线。

19.如权利要求16所述的图形偏移的测试结构的形成方法，其特征在于，在形成所述串联元件之后，还包括：

在所述衬底的表面上形成层间介质层，并在所述层间介质层中形成多个接触窗，所述接触窗中暴露有所述串联元件；

在所述接触窗中填充导电材料，以形成接触塞；以及，

在所述层间介质层上形成互连线，所述互连线连接相邻的串联元件中的接触塞，以使所述X个串联元件串联连接。

Images