CN114743893B - 导电插塞的深度的监控方法、检测结构 - Google Patents

导电插塞的深度的监控方法、检测结构 Download PDF

Info

Publication number
CN114743893B
CN114743893B CN202210659310.9A CN202210659310A CN114743893B CN 114743893 B CN114743893 B CN 114743893B CN 202210659310 A CN202210659310 A CN 202210659310A CN 114743893 B CN114743893 B CN 114743893B
Authority
CN
China
Prior art keywords
conductive plug
voltage
depth
detection
doped layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210659310.9A
Other languages
English (en)
Other versions
CN114743893A (zh
Inventor
眭小超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202210659310.9A priority Critical patent/CN114743893B/zh
Publication of CN114743893A publication Critical patent/CN114743893A/zh
Application granted granted Critical
Publication of CN114743893B publication Critical patent/CN114743893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种导电插塞的深度的监控方法、检测结构。通过对特定的检测结构进行电性检测来判断导电插塞的深度是否符合要求，该检测结构中设置有P型掺杂层和N型掺杂层，并在掺杂层的相对两端设置有导电插塞，并通过对导电插塞施加电压以检测出使P型掺杂层和N型掺杂层发生PN结导通时的最低电压，从而判断出结构内的导电插塞的深度是否符合要求。本发明提供的导电插塞的深度的监控方法，可以实现对小尺寸、高深宽比的导电插塞的有效监控，规避了现有技术中利用检测设备进行检测监控时而出现的精度限制的问题，并且通过电性检测的方式还有利于提高检测精度和检测效率。

Description

导电插塞的深度的监控方法、检测结构
技术领域
本发明涉及半导体技术领域，特别涉及一种导电插塞的深度的监控方法及一种检测结构。
背景技术
在半导体技术中，导电插塞可用于实现上下结构之间的电性互连，因此导电插塞的参数特征即会对其电性传输性能造成一定的影响。例如，导电插塞的深度通常需要控制在预定范围内，以使得导电插塞的底部能够伸入至预定位置，从而保证其性能符合预期，为此，即需要对导电插塞的深度进行检测监控。
目前，导电插塞的深度检测方法通常是：在形成插塞的通孔之后，并在填充导电材料之前，利用检测设备对该通孔的深度进行检测，通孔的深度即对应于所形成的导电插塞的深度。其中，利用检测设备对通孔进行深度检测时，一般是利用检测设备的探针探测通孔的内表面，进而得到通孔的深度。然而随着技术的发展，器件的尺寸不断缩减，通孔的深宽比也越来越大（例如，IGBT器件中通孔的宽度越来越小，深宽比随之增大），此时利用检测设备直接探测高深宽比的通孔的深度时，其检测能力会大大降低，且也容易受到通孔周边的图形影响，从而难以获取通孔的有效深度，不利于对所形成的导电插塞的深度进行监控。
为此，亟待一种更为精确、便捷的监控方法，以满足对尺寸不断缩减的导电插塞的监控需求。
发明内容
本发明的目的在于提供一种导电插塞的深度的监控方法，以精确、便捷的对导电插塞的深度进行监控。
为此，本发明提供了一种导电插塞的深度的监控方法，包括：提供检测结构，对所述检测结构施加初始电压，并逐步增大电压，直至反馈电流发生突变；以及，记录反馈电流发生突变时的检测电压，并判断检测电压是否介于电压参考范围内；若是，则推断出检测结构内的导电插塞的深度符合要求；若否，则推断出检测结构内的导电插塞的深度不符合要求。其中，所述检测结构包括：上下层叠设置的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层的导电类型相反；形成在相对两端的第一导电插塞和第二导电插塞，所述第一导电插塞和所述第二导电插塞均贯穿所述第二掺杂层至所述第一掺杂层中。
可选的，所述监控方法还包括：判断检测电压是否大于电压参考范围内的最大电压，若是，则推断出检测结构内的导电插塞的深度偏小；判断检测电压是否小于电压参考范围内的最小电压，若是，则推断出检测结构内的导电插塞的深度偏大。
可选的，使反馈电流发生突变的方法包括：在所述第一导电插塞和所述第二导电插塞之间施加初始电压，并获取对应的反馈电流；以及，判断反馈电流是否大于参考电流；当反馈电流小于参考电流时，则增大电压，直至检测出的反馈电流大于参考电流。
可选的，根据第一掺杂层和第二掺杂层之间发生PN结导通前后的电流变化定义出所述参考电流；其中，当第一掺杂层和第二掺杂层之间未发生PN结导通时，则检测出的反馈电流小于所述参考电流；当第一掺杂层和第二掺杂层之间发生PN结导通时，则检测出的反馈电流大于所述参考电流。
可选的，根据标准检测结构在出现电流突变时所对应的电压定义出所述电压参考范围，所述标准检测结构中的导电插塞的深度符合要求。
可选的，所述电压参考范围的获取方法包括：对标准检测结构施加电压，并逐步增大电压，直至反馈电流发生突变；收集当前的电压以用于定义出所述电压参考范围。
可选的，所述初始电压小于所述电压参考范围内的最小电压。
可选的，所述第一掺杂层内还设置有接触区，所述接触区的导电类型和所述第一掺杂层的导电类型相同，且所述接触区的掺杂浓度大于所述第一掺杂层的掺杂浓度；所述第一导电插塞和所述第二导电插塞的底部均延伸至所述接触区内。
本发明还提供了一种检测结构，包括：上下层叠设置的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层的导电类型相反，且所述第一掺杂层的顶表面和所述第二掺杂层的底表面相接触；形成在相对两端的第一导电插塞和第二导电插塞，所述第一导电插塞和所述第二导电插塞均贯穿所述第二掺杂层至所述第一掺杂层中。其中，所述第一导电插塞和所述第二导电插塞用于连接至电压源，并根据第一掺杂层和第二掺杂层之间发生PN结导通时的最低电压，判断所述检测结构内的导电插塞的深度是否符合要求。
可选的，所述第一掺杂层内还设置有接触区，所述接触区的导电类型和所述第一掺杂层的导电类型相同，且所述接触区的掺杂浓度大于所述第一掺杂层的掺杂浓度；所述第一导电插塞和所述第二导电插塞的底部均延伸至所述接触区内。
本发明提供的导电插塞的深度的监控方法中，其具体是通过对特定的检测结构进行电性检测来判断导电插塞的深度是否符合要求。其中，所采用的检测结构中具有层叠设置的P型掺杂层和N型掺杂层，通过检测出P型掺杂层和N型掺杂层在达到PN结导通时的最低电压，判断出结构内的导电插塞的深度是否符合要求。因此，本发明提供的深度的监控方法，可以实现对小尺寸、高深宽比的导电插塞的有效监控，规避了现有技术中利用检测设备进行检测监控时而出现的精度限制的问题，并且通过电性检测的方式还有利于提高检测精度和检测效率。
附图说明
图1为本发明一实施例中的检测结构的示意图。
图2为本发明一实施例中的检测结构其导电插塞的深度符合要求时的示意图。
图3为本发明一实施例中的检测结构其导电插塞的深度偏小时的示意图。
图4为本发明一实施例中的检测结构其导电插塞的深度偏大时的示意图。
图5为本发明一实施例中的导电插塞的深度的监控方法的流程示意图。
其中，附图标记如下：100-衬底；210-第一掺杂层；211-接触区；220-第二掺杂层；310-第一导电插塞；320-第二导电插塞；400-介质层；510-第一接触垫；520-第二接触垫。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种导电插塞的深度的监控方法及检测结构进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
本实施例提供了一种导电插塞的深度的监控方法，其具体包括：提供检测结构，并对检测结构进行电性检测，以根据检测结果判断检测结构内的导电插塞的深度是否符合要求。
图1为本发明一实施例中的检测结构的示意图。如图1所示，所述检测结构包括：上下层叠设置的第一掺杂层210和第二掺杂层220，所述第一掺杂层210和所述第二掺杂层220的导电类型不同。例如，所述第一掺杂层210为P型掺杂层，所述第二掺杂层220为N型掺杂层；或者，所述第一掺杂层210为N型掺杂层，所述第二掺杂层220为P型掺杂层。本实施例中，以第一掺杂层210为P型掺杂层、第二掺杂层220为N型掺杂层为例进行说明。
可选的方案中，所述第一掺杂层210和所述第二掺杂层220可以是形成在一衬底100内的掺杂区，即，所述第一掺杂层210和所述第二掺杂层220通过对衬底100进行离子掺杂而形成。或者其他方案中，所述第一掺杂层210和所述第二掺杂层220还可以是形成在衬底100上的掺杂外延层，即，所述第一掺杂层210和所述第二掺杂层220可通过外延工艺依次形成在所述衬底100上。
进一步的，所述第一掺杂层210和所述第二掺杂层220为接触设置，即，所述第一掺杂层210的顶表面接触所述第二掺杂层220的底表面，因此所述第一掺杂层210和所述第二掺杂层220的接触面即可构成PN结。针对PN结而言，当P掺杂层和N掺杂层之间在某一位置的电势差大于预定电势（所述预定电势即对应于PN结的开启电压）时，则在该位置即实现PN结导通。应当认识到，当PN结导通时，即会使得掺杂层两端的电流发生突变。
继续参考图1所示，所述检测结构还包括：分别位于掺杂层的相对两端的第一导电插塞310和第二导电插塞320，所述第一导电插塞310和所述第二导电插塞320均贯穿第二掺杂层220并停止在所述第一掺杂层210内，以使得所述第一导电插塞310和所述第二导电插塞320均连接所述第一掺杂层210和第二掺杂层220。在理想状态下，所述第一导电插塞310和所述第二导电插塞320的深度大小，并不会对其与第二掺杂层220之间的接触电阻造成较大影响。而当所述第一导电插塞310和所述第二导电插塞320的深度较大时，则导电插塞和第一掺杂层210之间的接触面积增大，使得导电插塞和第一掺杂层210之间的接触电阻较小；以及，当所述第一导电插塞310和所述第二导电插塞320的深度较小时，则导电插塞和第一掺杂层210之间的接触面积减少，使得导电插塞和第一掺杂层210之间的接触电阻较大。
进一步的，在所述第一掺杂层210内还设置有接触区211，所述接触区211的导电类型和所述第一掺杂层210的导电类型相同，且所述接触区211的掺杂浓度大于所述第一掺杂层210的掺杂浓度。所述第一导电插塞310和所述第二导电插塞320的底部均延伸至所述接触区211内。
继续参考图1所示，在所述衬底100上还形成有介质层400，所述第一导电插塞310和所述第二导电插塞320依次贯穿所述介质层400和所述第二掺杂层220，并延伸至所述第一掺杂层210。本实施例中，在所述介质层400上还形成有第一接触垫510和第二接触垫520，所述第一接触垫510连接所述第一导电插塞310，所述第二接触垫520连接所述第二导电插塞320，所述第一接触垫510和所述第二接触垫520可用于连接至电压源，以对检测结构进行电性检测。
基于如上所述的检测结构，在对其进行电性检测时，具体可将第一导电插塞310上的第一接触垫510和第二导电插塞320上的第二接触垫520连接至一电压源，并根据第一掺杂层210和第二掺杂层220之间发生PN结导通时的最低电压，判断所述检测结构内的导电插塞的深度是否符合要求。此处所述的“最低电压”即为：第一接触垫510和第二导电插塞320之间发生电流突变时所对应的电压。
首先针对检测结构内的导电插塞的深度符合要求时的电性检测过程进行说明。例如图2示意出了一实施例中的检测结构其导电插塞的底部对应在预定位置H0，而满足了对导电插塞的深度的设计要求。在此需要说明的是，此处所述的预定位置H0并不是固定的一个深度值，而是在理想深度值的基础上上下波动于可允许误差的范围内的任一取值。本实施例中，将检测结构内的导电插塞的深度符合要求的检测结构定义为标准检测结构。
重点参考图2所示，当对该标准检测结构施加电压时，第一掺杂层210和第二掺杂层220以并联方式连接，并且由于第一掺杂层210和第二掺杂层220的阻值分布不同而存在有电势差，当第一掺杂层210和第二掺杂层220的接触面在某一位置的电势差达到预定电势（对应于PN结的开启电压，例如大于0.7V），则在该位置即会出现PN结导通。
因此，在对该标准检测结构施加低电压时，由于第一掺杂层210和第二掺杂层220的接触面的任一位置的电势差均未达到预定电势，从而使得第一掺杂层210和第二掺杂层220之间不会出现PN结导通，而始终并联连接，此时得到的反馈电流通常也较小。以及，随着对该标准检测结构施加的检测电压逐渐增大，则在第一掺杂层210和第二掺杂层220的接触面的某一位置（如图3中所示的位置S0）的电势差将达到预定电势（对应于PN结的开启电压，例如大于0.7V），从而在该位置发生PN结导通，进而使得第一导电插塞310和第二导电插塞320之间的电流出现突变而急剧增大。
具体的示例中，可利用标准检测结构出现电流突变时所对应的检测电压定义出电压参考范围[V1，V2]，即，根据标准检测结构在出现电流突变时所对应的电压定义出所述电压参考范围[V1，V2]，从而可利用该电压参考范围[V1，V2]作为参考对象，判断待检测的检测结构其出现电流突变时的电压相对于电压参考范围[V1，V2]的大小，V1＞V2。可以理解的是，电压参考范围[V1，V2]是在考虑到了可允许误差的情况下所定义出的参考范围，例如包括导电插塞的深度在可允许误差范围内产生波动而引起的电压波动，以及电性检测时所产生的误差等。
可选的方案中，所述电压参考范围[V1，V2]的获取方法例如包括：对标准检测结构施加电压，并逐步增大电压，直至反馈电流发生突变，收集发生电流突变的当前电压用于定义出所述电压参考范围[V1，V2]。应当认识到，在具体应用中可利用多个标准检测结构获取出多组检测电压，从而可根据多组实验数据定义出更合理的电压参考范围[V1，V2]。
进一步的，可设置一参考电流I0，当反馈电流发生突变时该反馈电流将大于所述参考电流I0。具体的可根据第一掺杂层210和第二掺杂层220之间发生PN结导通前后的电流变化定义出所述参考电流I0，该参考电流I0用于区分第一掺杂层210和第二掺杂层220之间是否发生PN结导通。当第一掺杂层210和第二掺杂层220之间未发生PN结导通时，则第一导电插塞310和第二导电插塞320之间的电流将始终小于该参考电流I0；当第一掺杂层210和第二掺杂层220之间发生PN结导通时，则第一导电插塞310和第二导电插塞320之间的电流将发生突变而大于该参考电流I0。因此，针对图2所示的标准检测结构而言，当所施加的电压达到电压参考范围内[V1，V2]，而使得第一掺杂层210和第二掺杂层220的接触面在位置S0发生PN结导通，进而使第一导电插塞310和第二导电插塞320之间的电流将大于参考电流I0。
接着针对检测结构内的导电插塞的深度偏小时对应的电性检测过程进行说明。例如图3示意出了一实施例中的检测结构其导电插塞的底部位置H-1高于在预定位置H0时的结构示意图，即图3中的第一导电插塞310和第二导电插塞320的深度偏小，则导电插塞和第一掺杂层210之间的接触面积减小，使得导电插塞和第一掺杂层210之间的接触电阻较大而分配有更大的电势，导致第一掺杂层210的电势较低。此时，即使对图3所示的检测结构施加电压参考范围内的电压，然而第一掺杂层210内的电势降低而使得第一掺杂层210和第二掺杂层220之间无法产生PN结导通，第一掺杂层210和第二掺杂层220仍并联连接，因此得到的反馈电流仍小于参考电流I0。基于此，需进一步增大对图3所示的检测结构所施加的电压，如此，以使得第一掺杂层210和第二掺杂层220之间存在电势差大于预定电势的位置而产生PN结导通，检测得到的反馈电流将大于参考电流I0。即，当导电插塞的深度偏小时，则需要对检测结构施加高于电压参考范围的电压（Vt＞V2），以使得第一掺杂层210和第二掺杂层220发生PN结导通，而得到电流突变的检测结果。
接着针对检测结构内的导电插塞的深度偏大时对应的电性检测过程进行说明。例如图4示意出了一实施例中的检测结构其导电插塞的底部位置H+1低于在预定位置H0时的结构示意图，参考图4所示，第一导电插塞310和第二导电插塞320的深度偏大，则导电插塞和第一掺杂层210之间的接触面积增大，使得导电插塞和第一掺杂层210之间的接触电阻较小而分配有较小的电势，导致第一掺杂层210的电势较高。此时，在对图4所示的检测结构施加低于电压参考范围的电压时（Vt＜V1），即可使第一掺杂层210和第二掺杂层220发生PN结导通，而得到电流突变的检测结果。换言之，针对导电插塞的深度偏大（例如图4所示的检测结构），则对其施加电压参考范围内的电压时，会使得第一掺杂层210和第二掺杂层220之间提前出现PN结导通，使得图4中的检测结构在电压参考范围下出现PN结导通的位置S1将提前于图2中的标准检测结构在电压参考范围下出现PN结导通的位置S0。
也就是说，导电插塞的深度变化将会对第一掺杂层210内的电势分布产生影响，从而导致检测结构内出现PN结导通时所需的电压发生变化，因此，在对检测结构内的导电插塞进行深度判断时，即可根据该检测结构其出现电流突变时所对应的检测电压Vt，反映出检测结构内的第一掺杂层和第二掺杂层出现PN结导通的位置，进而推断出导电插塞的深度是否符合要求。其中，当电流突变时所对应的检测电压Vt小于电压参考范围内的最小电压时（Vt＜V1），即表示导电插塞的深度偏大；当电流突变时所对应的检测电压Vt介于电压参考范围内时（V1≤Vt≤V2），即表示导电插塞的深度符合要求；当电流突变时所对应的检测电压Vt大于电压参考范围时（Vt＞V2），即表示导电插塞的深度偏小。
为进一步验证如上所述的深度判断依据，以下基于公式验算做进一步验证。具体的，第一掺杂层210和第二掺杂层220发生PN结导通时与检测结构所施加的检测电压的关系如下。
Figure 320400DEST_PATH_IMAGE001
（1）
Figure 644065DEST_PATH_IMAGE002
（2）
其中，VPN为PN结的导通电压；
Vt为对检测结构施加的检测电压；
K为系数；
R1c为导电插塞和第一掺杂层之间的接触电阻；
R2c为导电插塞和第二掺杂层之间的接触电阻；
R1i为第一掺杂层内的接触区的电阻；
R1s为第一掺杂层的电阻率；
R1为第一掺杂层的电阻；
R2s为第二掺杂层的电阻率；
R2为第二掺杂层的电阻；
L为PN结导通的位置至第一导电插塞的距离；
L1为第一掺杂层内的接触区的宽度。
根据公式（1）可知，K的数值越大，则施加较小的检测电压Vt，即可实现第一掺杂层和第二掺杂层间的PN结导通；反之，当K的数值越小，则需要施加较大的检测电压Vt，以实现第一掺杂层和第二掺杂层之间的PN结导通。
在公式（2）中，针对具体的检测结构而言，其R1i、R1s、R1、R2s、R2和R2c是固定的常数，因此可以将其分别以k1、k2、k3、k4、k5和k6表示，以及，R2c与导电插塞的深度相关。此时，即可将公式（2）进行简化为公式（3）。
Figure 158223DEST_PATH_IMAGE003
（3）
根据公式（3）可知，导电插塞的深度越大，导电插塞和第一掺杂层的接触面积越大，使得接触电阻R1c越小，则K越大，结合公式（1）可知，此时对应的检测电压Vt即越小，即，在较小的检测电压Vt下仍可实现PN结导通。反之，当导电插塞和第一掺杂层的接触面积较小，使得接触电阻R1c越大，则K降低，结合公式（1）可知，此时对应的检测电压Vt即越大，即，需在较大的检测电压Vt下实现PN结导通。
由此可见，根据如上的公式推导进一步验证了本实施例提供的导电插塞的深度判断构思：当电流突变时所对应的检测电压Vt小于电压参考范围的最小电压时，即表示导电插塞的深度偏大；当电流突变时所对应的检测电压Vt介于电压参考范围内，即表示导电插塞的深度符合要求；当电流突变时所对应的检测电压Vt大于电压参考范围的最大电压时，即表示导电插塞的深度偏小。
下面针对如上所述的检测结构，详细说明对其进行电性检测以对导电插塞的深度进行监控的过程，具体可参考图5所示，图5为本发明一实施例中的导电插塞的深度的监控方法的流程示意图。
首先，提供了如上所述的检测结构，并对该检测结构施加电压，并逐步增大电压，直至反馈电流发生突变。其中，对检测结构施加的初始电压可以是低电压，该低电压低于标准检测结构出现电流突变时所对应的最小电压，即，对检测结构施加的初始电压小于电压参考范围内的最小电压，并逐步增大电压。
具体的，使反馈电流发生突变的方法包括：在所述第一导电插塞和所述第二导电插塞之间施加初始电压，并获取对应的反馈电流；获取反馈电流后，判断该反馈电流是否大于参考电流I0。如上所述，该参考电流I0可用于区分第一掺杂层210和第二掺杂层220之间是否发生PN结导通，当第一掺杂层210和第二掺杂层220之间未发生PN结导通时，则所得到的反馈电流将小于该参考电流I0；反之，当第一掺杂层210和第二掺杂层220之间发生PN结导通时，则所得到的反馈电流将大于该参考电流I0。其中，当反馈电流小于参考电流I0时，则可增大对检测结构的电压，并再次判断反馈电流是否大于参考电流I0，如此往复执行，直至得到的反馈电流大于参考电流I0。
接着，记录反馈电流发生突变时的检测电压Vt，判断该检测电压Vt是否介于电压参考范围内。若是（即，V1≤Vt≤V2），则可推断出检测结构内的导电插塞的深度符合要求；若否，则可推断出检测结构内的导电插塞的深度异常，不符合要求。
继续参考图5所示，当检测电压Vt未介于电压参考范围内时，还可进一步判断该检测电压Vt是否大于电压参考范围内的最大电压，若是（即，Vt＞V2），则推断出检测结构内的导电插塞的深度偏小。以及，判断检测电压Vt是否小于电压参考范围内的最小电压，若是（即，Vt＜V1），则推断出检测结构内的导电插塞的深度偏大。
如此，即可判断出检测结构内的导电插塞的深度趋势，实现对导电插塞的深度的有效监控。需要说明的是，本实施例中，对检测结构施加的初始电压小于所述电压参考范围内的最小电压，以确保检测结构中第一掺杂层和第二掺杂层之间发生PN结导通时的最低电压可以被准确获取。
综上所述，本实施例提供的检测结构中，其设置有P型掺杂层和N型掺杂层，并在掺杂层的相对两端分别设置导电插塞，通过对导电插塞施加电压，并检测出使P型掺杂层和N型掺杂层发生PN结导通时的最低电压，从而判断出结构内的导电插塞的深度是否符合要求。即，本实施例中的导电插塞的深度的监控方法，具体是通过对特定的检测结构进行电性检测来判断导电插塞的深度是否符合要求，可以实现对小尺寸、高深宽比的导电插塞的有效监控，规避了现有技术中利用检测设备进行检测监控时而出现的精度限制的问题，并且通过电性检测的方式还有利于提高检测精度和检测效率。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (10)

1.一种导电插塞的深度的监控方法，其特征在于，包括：
提供检测结构，所述检测结构包括：上下层叠设置的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层的导电类型相反；形成在相对两端的第一导电插塞和第二导电插塞，所述第一导电插塞和所述第二导电插塞均贯穿所述第二掺杂层至所述第一掺杂层中；
在所述第一导电插塞和所述第二导电插塞之间施加初始电压，并逐步增大电压，直至反馈电流发生突变；以及，
记录反馈电流发生突变时的检测电压，并判断检测电压是否介于电压参考范围内；若是，则推断出检测结构内的导电插塞的深度符合要求；若否，则推断出检测结构内的导电插塞的深度不符合要求。
2.如权利要求1所述的导电插塞的深度的监控方法，其特征在于，还包括：判断检测电压是否大于电压参考范围内的最大电压，若是，则推断出检测结构内的导电插塞的深度偏小；判断检测电压是否小于电压参考范围内的最小电压，若是，则推断出检测结构内的导电插塞的深度偏大。
3.如权利要求1所述的导电插塞的深度的监控方法，其特征在于，使反馈电流发生突变的方法包括：
在所述第一导电插塞和所述第二导电插塞之间施加初始电压，并获取对应的反馈电流；以及，
判断反馈电流是否大于参考电流；当反馈电流小于参考电流时，则增大电压，直至检测出的反馈电流大于参考电流。
4.如权利要求3所述的导电插塞的深度的监控方法，其特征在于，根据第一掺杂层和第二掺杂层之间发生PN结导通前后的电流变化定义出所述参考电流；其中，当第一掺杂层和第二掺杂层之间未发生PN结导通时，则检测出的反馈电流小于所述参考电流；当第一掺杂层和第二掺杂层之间发生PN结导通时，则检测出的反馈电流大于所述参考电流。
5.如权利要求1所述的导电插塞的深度的监控方法，其特征在于，根据标准检测结构在出现电流突变时所对应的电压定义出所述电压参考范围，所述标准检测结构中的导电插塞的深度符合要求。
6.如权利要求5所述的导电插塞的深度的监控方法，其特征在于，所述电压参考范围的获取方法包括：
对标准检测结构施加电压，并逐步增大电压，直至反馈电流发生突变；收集当前的电压以用于定义出所述电压参考范围。
7.如权利要求1~6任一项所述的导电插塞的深度的监控方法，其特征在于，所述初始电压小于所述电压参考范围内的最小电压。
8.如权利要求1所述的导电插塞的深度的监控方法，其特征在于，所述第一掺杂层内还设置有接触区，所述接触区的导电类型和所述第一掺杂层的导电类型相同，且所述接触区的掺杂浓度大于所述第一掺杂层的掺杂浓度；所述第一导电插塞和所述第二导电插塞的底部均延伸至所述接触区内。
9.一种检测结构，其特征在于，包括：
上下层叠设置的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层的导电类型相反，且所述第一掺杂层的顶表面和所述第二掺杂层的底表面相接触；
形成在相对两端的第一导电插塞和第二导电插塞，所述第一导电插塞和所述第二导电插塞均贯穿所述第二掺杂层至所述第一掺杂层中；其中，所述第一导电插塞和所述第二导电插塞用于连接至电压源，并根据第一掺杂层和第二掺杂层之间发生PN结导通时的最低电压，判断所述检测结构内的导电插塞的深度是否符合要求。
10.如权利要求9所述的检测结构，其特征在于，所述第一掺杂层内还设置有接触区，所述接触区的导电类型和所述第一掺杂层的导电类型相同，且所述接触区的掺杂浓度大于所述第一掺杂层的掺杂浓度；所述第一导电插塞和所述第二导电插塞的底部均延伸至所述接触区内。
CN202210659310.9A 2022-06-13 2022-06-13 导电插塞的深度的监控方法、检测结构 Active CN114743893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210659310.9A CN114743893B (zh) 2022-06-13 2022-06-13 导电插塞的深度的监控方法、检测结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210659310.9A CN114743893B (zh) 2022-06-13 2022-06-13 导电插塞的深度的监控方法、检测结构

Publications (2)

Publication Number Publication Date
CN114743893A CN114743893A (zh) 2022-07-12
CN114743893B true CN114743893B (zh) 2022-09-16

Family

ID=82287363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210659310.9A Active CN114743893B (zh) 2022-06-13 2022-06-13 导电插塞的深度的监控方法、检测结构

Country Status (1)

Country Link
CN (1) CN114743893B (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065680A (ja) * 1992-06-23 1994-01-14 Mitsubishi Electric Corp 基板厚モニタ方法
JP2768310B2 (ja) * 1995-04-28 1998-06-25 日本電気株式会社 半導体ウェハ測定治具
JPH10199946A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体装置の評価方法
JP2000046531A (ja) * 1998-07-24 2000-02-18 Matsushita Electron Corp 半導体素子の検査方法および検査装置
JP2003142546A (ja) * 2001-11-01 2003-05-16 Nec Corp 半導体装置の製造方法
US7078690B2 (en) * 2002-02-04 2006-07-18 Applied Materials, Israel, Ltd. Monitoring of contact hole production
JP2005150340A (ja) * 2003-11-14 2005-06-09 Hitachi Ltd エッチング条件だし方法およびその装置
ITTO20120294A1 (it) * 2012-04-03 2013-10-04 St Microelectronics Srl Sistema perfezionato di test elettrico di vie passanti nel silicio (tsv-through silicon vias) e relativo procedimento di fabbricazione
US8766358B2 (en) * 2012-04-24 2014-07-01 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
CN104347594B (zh) * 2013-07-24 2017-02-22 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及其测试方法和形成方法
CN104362091B (zh) * 2014-09-30 2017-08-18 无锡同方微电子有限公司 双沟槽场效应管的制造方法
JP6865465B2 (ja) * 2017-11-10 2021-04-28 株式会社日立ハイテク パターン計測装置および計測方法
CN208045508U (zh) * 2017-12-22 2018-11-02 苏州硅能半导体科技股份有限公司 高频率大功率沟槽mos场效应管
JP2019185972A (ja) * 2018-04-06 2019-10-24 株式会社日立ハイテクノロジーズ 走査電子顕微鏡システム及びパターンの深さ計測方法
CN114141702A (zh) * 2020-09-04 2022-03-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN114743893A (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
US10079187B2 (en) Semiconductor devices and methods for testing a gate insulation of a transistor structure
US6563320B1 (en) Mask alignment structure for IC layers
CN103852702B (zh) 确定半导体鳍中的载流子浓度的方法
CN110335861B (zh) 一种半导体器件及其制作方法
CN103063921A (zh) 用于对电子电路的晶片进行测试的测试装置以及相关方法
CN114743893B (zh) 导电插塞的深度的监控方法、检测结构
CN109309079B (zh) 半导体测试结构、制造方法及方块电阻测量方法
CN109449098A (zh) 半导体结构、测试系统、测试方法及半导体结构的制作方法
CN111933619B (zh) 测试结构及其测试方法
CN110660779A (zh) 图形偏移的测试结构及其形成方法、图形偏移的检测方法
CN114695317A (zh) 一种浮置源极接触刻蚀工艺的测试结构以及监控方法
EP1642337B1 (en) Offset dependent resistor for measuring misalignment of stitched masks
CN112349715A (zh) 具有温度及电压检测功能的功率半导体器件及制作方法
JP2006041420A (ja) 電子デバイスの評価素子及び電子デバイスの評価方法
CN112599436B (zh) 一种侦测结构、及sti异常孔洞的侦测方法
JP2007123755A (ja) ボイド検出装置、その製造方法及び評価方法
CN104218026A (zh) 半导体检测结构及检测方法
CN210640254U (zh) 半导体结构
CN116230575B (zh) 半导体测试结构及半导体参数测试方法
CN118073325A (zh) 绝缘体上硅衬底的电阻检测结构及检测方法
US11854915B2 (en) Electrical test structure, semiconductor structure and electrical test method
CN113745124A (zh) 测试结构及测试方法
CN115939103A (zh) 测试结构及其形成方法
US9972705B2 (en) Method for manufacturing semiconductor device
US10283425B2 (en) Test key and method for monitoring semiconductor wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant