JP2003142546A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体基板を切断して断面解析することなくホ
ール内の膜厚等の局所膜厚を測定し、かつ当該局所膜厚
を所定の膜厚に形成することが可能な半導体装置の製造
方法を提供する。 【解決手段】 層間絶縁膜２に開口されたホールＨ内に
薄膜３を形成する工程を含む半導体装置の製造方法にお
いて、予めホールを開口した半導体基板の表面に薄膜を
形成し、当該ホールに対する断面解析からホール内の膜
厚を測定して平坦膜厚に対する局所膜厚の相関であるフ
ィリング率特性（実線Ａ）を求めておく。断面解析が困
難なホールに対しては前記フィリング率が１００％にな
るときの平坦膜厚と、断面解析により求めたフィリング
率特性（実線Ａ）との比例関係に基づいて、当該ホール
におけるフィリング率特性（破線Ｂ）を求め、かつその
フィリング特性から当該ホールにおける局所膜厚を求め
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に基板上に形成する薄膜の局所膜厚を測定
し、かつ当該局所膜厚を所望の膜厚に形成することを可
能にした製造方法に関するものである。

【０００２】

【従来の技術】半導体装置の製造工程では薄膜を形成す
る工程がある。例えば、半導体装置の製造工程の一つと
して、半導体基板上の層間絶縁膜に下層の配線層や素子
に接続するためのビアホールを開口し、さらにこのビア
ホールを含む所定の領域に上層配線用のトレンチを形成
するデュアルダマシン・ビアファーストプロセスがあ
る。このプロセスでは、ビアホールを開口した後に反射
防止膜（ＡＲＣ膜）を塗布し、その上にフォトレジスト
を形成してトレンチを形成する手法がとられており、こ
の場合にＡＲＣを所定の膜厚に形成することが要求され
る。しかしながら、基板の平坦面と、ビアホールのよう
な凹部内では形成されるＡＲＣ膜の膜厚が異なることが
知られており、平坦面の膜厚（以下、平坦膜厚と称す
る）は容易に測定が可能であるため所定の膜厚に形成す
ることは可能であるが、凹部内のような局所での膜厚
（以下、局所膜厚と称する）を測定することは難しいた
め、所定の膜厚に形成することは困難である。

【０００３】従来、このような局所での膜厚を所定の膜
厚に形成する技術としては、予備製造工程において種々
の条件を変えて薄膜を形成した後に、局所を含む面で基
板を切断し、あるいは劈開等によって破断し、その断面
を顕微鏡等によって観察するという断面解析を行うこと
で局所膜厚を測定することが行われている。そして、実
際の製造工程では、予備製造工程において測定された局
所膜厚に基づいて所望の局所膜厚を得るための薄膜の形
成条件を設定し、当該設定された条件に基づいて薄膜を
形成することで、局所において所望の所望膜厚の薄膜を
形成している。

【０００４】

【発明が解決しようとする課題】このような従来の技術
では、図６（ａ）に示すように、単位面積中に高密度で
存在するビアホールＨのパターンであれば、半導体基板
を切断、あるいは劈開したときにいずれかのビアホール
において断面が得られる確率が高いので局所膜厚を測定
することは可能である。しかしながら、図６（ｂ）に示
すような、孤立したビアホールや、アレイ端ビアホール
などの特定ビアホールの場合には、半導体基板を切断、
あるいは劈開したときにビアホールの断面を得る確率は
低いため、ビアホールでの断面観察そのものが困難にな
り、局所膜厚を測定することが難しいという問題があ
る。また、このように半導体基板を切断、あるいは劈開
する技術では、当該半導体基板が製品として利用できな
くなるため、製造歩留りが低下する要因にもなってい
る。

【０００５】本発明の目的は、半導体基板を切断して断
面解析することなく局所膜厚を測定し、かつ当該局所膜
厚を所定の膜厚に形成することが可能な半導体装置の製
造方法を提供するものである。

【０００６】

【課題を解決するための手段】本発明は、半導体基板上
に開口されたホール内に薄膜を形成する工程を含む半導
体装置の製造方法において、予めホールを開口した半導
体基板の表面に薄膜を形成し、当該ホールに対する断面
解析からホール内の膜厚を測定して平坦膜厚に対する局
所膜厚の相関であるフィリング率特性を求めておき、半
導体基板上に開口した目的とするホール内に形成した薄
膜の局所膜厚を断面解析することなく前記フィリング率
特性に基づいて測定する工程を含んでいる。この場合、
断面解析が困難なホールに対しては前記フィリング率が
１００％になるときの平坦膜厚と、前記断面解析により
求めたフィリング率特性との比例関係に基づいて、当該
ホールにおけるフィリング率特性を求め、かつそのフィ
リング特性から当該ホールにおける局所膜厚を求める。

【０００７】また、本発明の前記製造方法では、条件が
異なる複数のホールに対してフィリング率特性を求めて
おき、目的とするホールの局所膜厚が所望のフィリング
率となるときに、フィリング率が１００％となる第１の
ホールと、フィリング率が１００％より僅かに小さい第
２のホールを選択し、半導体基板には前記目的とするホ
ールと共に前記第１及び第２のホールを開口し、前記第
１のホールのフィリング率を１００％と判定しかつ前記
第２のホールのフィリング率を１００％未満と判定した
ときに前記目的とするホールの局所膜厚が所望の膜厚で
あると判定することも可能である。この場合、ホールに
おけるフィリング率の判定は、ホールの上面から観察し
たときのホールに対応するパターン形状に基づいて行
う。

【０００８】本発明によれば、予め半導体基板に形成し
た開口を断面解析してフィリング率特性を求めておけ
ば、以降は断面解析することなく、また断面解析が困難
なホールについても局所膜厚を推測して測定することが
可能となり、所望の特性の半導体装置を歩留り良く製造
することが可能になる。特に、実際の製造工程では、フ
ィリング率に基いて選択した第１及び第２のホールの上
面を観察することで目的とするホールでの局所膜厚を判
定することができ、前述の効果をさらに高めることが可
能になる。

【０００９】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。先ず、半導体基板の表面にＡＲＣ等
の薄膜をスピンコート法等によって塗布形成する際の平
坦面の膜厚と、ビアホール等の局所（以下、同様）の膜
厚との相関を求める。この場合、局所となるビアホール
の凹部の径寸法、深さ、配置密度等の各種要因に基づく
相関を求める。例えば、図１（ａ）〜（Ｅ）は半導体基
板１上の層間絶縁膜２に径寸法を相違させた複数のビア
ホールＨａ〜Ｈｅを設け、かつ当該層間絶縁膜２の表面
にＡＲＣ薄膜３を形成した状態を示している。このよう
にビアホールＨａ〜Ｈｅを開口した層間絶縁膜２上にＡ
ＲＣの薄膜３を形成した場合には、膜材料が各ビアホー
ルの凹部内に埋め込まれるため、径寸法が大きいビアホ
ールでは内部の膜厚は層間絶縁膜２の表面の平坦面に形
成される膜の膜厚と近い膜厚に形成されるが、径寸法が
小さいビアホールでは内部の膜厚は平坦面の膜厚よりも
厚く形成される。

【００１０】ここで、図２（ａ）に示すように、層間絶
縁膜２におけるビアホールＨの深さ寸法をＤ、層間絶縁
膜２の平坦面に形成された薄膜の膜厚（以下、平坦膜
厚）をＴ１、ビアホールＨ内に埋め込まれた膜の膜厚
（以下、局所膜厚）をＴ２としたとき、 Ｆ＝Ｔ２／（Ｄ＋Ｔ１） のＦをフィリング率と定義する。ここではフィリング率
Ｆは％（パーセンテージ）で示すことにする。この定義
から、図２（ｂ）のように、ビアホール等の局所におけ
る薄膜の表面高さが平坦面の薄膜の表面高さと同じにな
った状態、すなわち表面が平坦な状態に薄膜が形成され
たときに、フィリング率Ｆが１００％になることが判
る。

【００１１】一方、図３（ａ）に示すように、所定の径
寸法のビアホールについて、平坦膜厚ＴをＴａ〜Ｔｅの
ように増加して行くと、これに伴ってビアホールＨ内に
おける薄膜３の局所膜厚も増大され、フィリング率Ｆも
増加されて行く。そこで、断面での観察が容易なビアホ
ールについて、平坦膜厚を増加して行ったときの局所膜
厚についてフィリング率Ｆを求めると、図３（ｃ）に実
線Ａで示すような特性が得られる。すなわち、径寸法が
等しいビアホールについては、平坦膜厚を増加するとフ
ィリング率も比例に近い特性で増加することが判る。

【００１２】また、図３（ａ）に示したように、平坦膜
厚の増加に伴ってフィリング率Ｆが増加されるビアホー
ルを上方から走査型電子顕微鏡（ＳＥＭ）等により観察
すると、図３（ｂ）のように、フィリング率が１００％
未満のときには、ビアホールでの膜表面が平坦面での膜
表面よりも低いため、ビアホール形状にならったパター
ン、この場合には円形パターンが観察される。このパタ
ーンはフィリング率が増加するのにしたがって徐々に明
瞭でなくなることが判る。そして、フィリング率が１０
０％に達すると、ビアホール上の表面が平坦面の表面と
同一となるため、当該パターンを観察することができな
くなる。

【００１３】そこで、断面解析を行うことが難しいビア
ホール、例えば、完全孤立パターンやアレイ端パターン
等のビアホールについて、平坦膜厚を増加しながら前述
したようにビアホール上面をＳＥＭ等により観察し、フ
ィリング率Ｆが１００％になった平坦膜厚を求める。そ
して、この得られた平坦膜厚を図３（ｃ）にプロットす
る（点Ｐｘ）。そして、当該ビアホールにおいて推測さ
れるフィリング率と、図３（ｃ）に実線Ａで示すフィリ
ング率とが概ね比例性を有するとの経験則に基づいて、
図３（ｃ）の破線Ｂで示す特性を得ることができる。こ
れから、断面での観察が難しいビアホールについても、
三角記号で示すように得られた破線Ｂの特性とその際の
平坦膜厚から当該ビアホールにおけるフィリング率を求
めることが可能になる。

【００１４】他方、図３（ｃ）のフィリング率の特性を
径寸法が異なる多数のビアホールについて測定し、ある
いはシミュレーションすることにより、図４に示すよう
な径寸法が異なる複数のビアホールについてのフィリン
グ率特性が得られる。この図４の特性を利用することに
より、所定の径寸法の局所に所望のフィリング率での膜
を形成することが可能になる。

【００１５】例えば、実際の半導体装置の製造工程にお
いて、図１に示したように、層間絶縁膜に所要の径寸法
のビアホールを開口し、このビアホール内に所望のＡＲ
Ｃ膜を形成する場合を説明する。図４の特性図を参照す
ると、ビアホールの径寸法から当該目的とするビアホー
ル内の所望の局所膜厚、すなわちフィリング率を得るた
めの平坦膜厚が求められる。そして、得られた平坦膜厚
についてフィリング率が１００％にならない最も近いビ
アホールの径寸法と、１００％になるビアホールの径寸
法を求める。

【００１６】このようにして得られた１００％にならず
に最も近い径寸法のビアホールを第１測定用ビアホール
とし、１００％に達する径寸法のビアホールを第２測定
用ビアホールとする。そして、図５（ａ）のように、目
的とするビアホール（本ビアホール）を半導体基板に開
口する工程において、同時に第１測定用ビアホールと第
２測定用ビアホールを開口する。その上で、層間絶縁膜
の表面にＡＲＣ膜をスピンコートした後、第１測定用ビ
アホールと第２測定用ビアホールの表面をＳＥＭにより
観察する。

【００１７】この観察により、図５（ｂ）のように、第
１測定用ビアホールにて円形パターンが観察でき、第２
測定用ビアホールにて円形パターンが観察できない状態
であれば、第１測定用ビアホールの局所膜厚のフィリン
グ率は１００％未満であり、第２測定用ビアホールの局
所膜厚のフィリング率は１００％であり、本ビアホール
において目的とする局所膜厚に形成されたものと推定で
きる。この場合には、本ビアホールに対してＡＲＣ膜が
適切に形成されたものと判定される。

【００１８】一方、図５（ｃ）のように、第１測定用ビ
アホールと第２測定用ビアホールの双方にて円形パター
ンが観察できない状態であれば、第１測定用ビアホール
及び第２測定用ビアホールの両方の局所膜厚のフィリン
グ率は１００％であり、本ビアホールにおいて目的とす
る局所膜厚よりも厚く形成されたものと推定できる。逆
に、図５（ｄ）のように、第１測定用ビアホールと第２
測定用ビアホールの双方にて円形パターンが観察できる
状態であれば、第１測定用ビアホール及び第２測定用ビ
アホールの両方の局所膜厚のフィリング率は１００％未
満であり、本ビアホールにおいて目的とする局所膜厚よ
りも薄く形成されたものと推定できる。これらの場合に
は、いずれも適切に製造が行われなかったものと判定さ
れる。

【００１９】なお、この場合において、本ビアホールが
断面での観察が難しい完全孤立パターンやアレイ端パタ
ーン等に存在する場合には、図３（ｃ）の破線のフィリ
ング率特性を図４に適用して第１及び第２の測定用ビア
ホールを設定するものであることは言うまでもない。

【００２０】なお、前記実施形態では、局所（ビアホー
ル）の径寸法について説明したが、局所の深さ寸法、配
置密度等の違いに基づくフィリング率の特性を予め測定
しておき、これらの要素に基づいて局所膜厚を求めなが
ら薄膜を形成することも可能である。したがって、完全
孤立パターン、アレイ端パターンなどの断面観察が難し
いパターンについても、高精度に局所膜厚（フィリング
率）を求めることができる。

【００２１】ここで、平坦膜厚と局所膜厚（フィリング
率）との間に比例関係が成り立っていなくても、局所の
深さ、径寸法、配置密度等のそれぞれにおいて同じ傾向
の特性が得られるものであれば本発明を適用することが
可能である。また、膜の形成方法はスピンコート法に限
らず、蒸着やスパッタなどを用いた場合も同様である。

【００２２】

【発明の効果】以上説明したように本発明は、予め半導
体基板に形成した開口を断面解析してフィリング率特性
を求めておけば、以降は断面解析することなく、また断
面解析が困難なホールについても局所膜厚を推測して測
定することが可能となり、所望の特性の半導体装置を歩
留り良く製造することが可能になる。また、実際の製造
工程において、得られているフィリング率特性に基いて
選択した第１及び第２のホールの上面を観察することで
目的とするホールでの局所膜厚を判定することができ、
目的とするホール内の膜厚を高精度に判定しながら所望
の特性の半導体装置を製造することが可能になる。

【図面の簡単な説明】

【図１】径寸法が異なるビアホールに薄膜を形成した場
合の断面図である。

【図２】フィリング率を説明するためのビアホールの断
面図である。

【図３】平坦膜厚が異なる場合のビアホールの観察状態
とそのフィリング率特性を示す図である。

【図４】径寸法が異なるビアホールの各フィリング率特
性を示す図である。

【図５】所望のフィリング率の局所膜厚を得る方法を説
明するための図である。

【図６】従来の断面解析法を説明するための模式的な平
面図である。

【符号の説明】

１ 半導体基板 ２ 層間絶縁膜 ３ ＡＲＣ膜（薄膜） Ｈ，Ｈａ〜Ｈｅ ビアホール

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に開口されたホール内に薄
   膜を形成する工程を含む半導体装置の製造方法におい
   て、予めホールを開口した半導体基板の表面に薄膜を形
   成し、当該ホールに対する断面解析からホール内の膜厚
   を測定して平坦膜厚（半導体基板の平坦面の膜厚）に対
   する局所膜厚（ホール内の膜厚）の相関であるフィリン
   グ率特性を求めておき、半導体基板上に開口した目的と
   するホール内に形成した薄膜の局所膜厚を断面解析する
   ことなく前記フィリング率特性に基づいて測定する工程
   を含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】 断面解析が困難なホールに対しては前記
   フィリング率が１００％になるときの平坦膜厚と、前記
   断面解析により求めたフィリング率特性との比例関係に
   基づいて、当該ホールにおけるフィリング率特性を求
   め、かつそのフィリング特性から当該ホールにおける局
   所膜厚を求めることを特徴とする請求項１に記載の半導
   体装置の製造方法。
3. 【請求項３】 条件が異なる複数のホールに対してフィ
   リング率特性を求めておき、目的とするホールの局所膜
   厚が所望のフィリング率となるときに、フィリング率が
   １００％となる第１のホールと、フィリング率が１００
   ％より僅かに小さい第２のホールを選択し、半導体基板
   には前記目的とするホールと共に前記第１及び第２のホ
   ールを開口し、前記第１のホールのフィリング率を１０
   ０％と判定しかつ前記第２のホールのフィリング率を１
   ００％未満と判定したときに前記目的とするホールの局
   所膜厚が所望の膜厚であると判定する工程を含むことを
   特徴とする請求項１又は２に記載の半導体装置の製造方
   法。
4. 【請求項４】 前記ホールにおけるフィリング率の判定
   は、ホールの上面から観察したときのホールに対応する
   パターン形状に基づいて行うことを特徴とする請求項３
   に記載の半導体装置の製造方法。