CN208045508U - 高频率大功率沟槽mos场效应管 - Google Patents
高频率大功率沟槽mos场效应管 Download PDFInfo
- Publication number
- CN208045508U CN208045508U CN201721813506.XU CN201721813506U CN208045508U CN 208045508 U CN208045508 U CN 208045508U CN 201721813506 U CN201721813506 U CN 201721813506U CN 208045508 U CN208045508 U CN 208045508U
- Authority
- CN
- China
- Prior art keywords
- groove
- type
- layer
- polycrystalline silicon
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 230000005516 deep trap Effects 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000009413 insulation Methods 0.000 claims abstract description 26
- 238000000407 epitaxy Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 2
- 239000013049 sediment Substances 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
本实用新型涉及一种高频率大功率沟槽MOS场效应管，其栅极自上而下包含栅电极金属层、绝缘介质层、绝缘栅氧化层、P型掺杂层、N型外延层以及N型衬底；在栅电极金属层下方的绝缘介质层上开有接触孔，栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连；所述导电多晶硅淀积于沟槽中，在栅电极金属层下方设有沟槽；相邻所述MOS器件单元之间的P型掺杂层内具有一重掺杂P型深阱部，此重掺杂P型深阱部的上端延伸至绝缘栅氧化层的下表面，所述重掺杂P型深阱部的下端延伸至N型外延层的中部区域；一轻掺杂N弧形区位于P型掺杂层上部且位于沟槽周边。本实用新型使电场曲线趋于平缓，改善漏电流的增加程度，且在器件反向关断时，保护了器件，器件漏电流进一步降低。
Description
技术领域
本实用新型涉及MOS器件技术领域，具体涉及一种高频率大功率沟槽MOS场效应管。
背景技术
在功率MOSFET场效应管的性能指标中，导通电阻是一个非常重要的参数，它的大小直接关系到器件的能量损耗大小，而且随着器件尺寸的缩小，导通电阻重要性就更突出，导通电阻(Rdson)变大时，器件的通态损耗相应的增加。在传统的功率MOSFET器件中，尤其是高压器件，在减小导通电阻成为一种不可能的事情，并且随着市场应用技术的提升，对能效的要求越来越高，整机逐渐向高频方面发展，随着频率的提升，对功率MOSFET器件的开关损耗要求越来越高，在高频应用时，除导通损耗外，开关损耗所占比例越来越大，因此需要一个具有开关频率高的功率MOSFET器件来完成，在传统器件结构下，制造低导通电阻，高频率功率MOSFET器件，几乎成为不可能。因此，现有功率MOS仍有若干技术问题，如何克服这些技术问题成为本领域普通技术人员努力的方向。
发明内容
本实用新型目的是提供一种高频率大功率沟槽MOS场效应管，该高频率大功率沟槽MOS场效应管加强了器件的可靠性和并改善了崩溃效应，有助于改善漏电流的增加程度，也使得器件正向压降和器件损耗均得到了减小，且在器件反向关断时，保护了器件，器件漏电流进一步降低。
为达到上述目的，本实用新型采用的技术方案是：一种高频率大功率沟槽MOS场效应管，所述MOS器件包括至少2个MOS器件单元，所述MOS器件单元进一步包括位于有源区中源极和栅极，有源区外围设有终端保护结构，所述栅极自上而下包含栅电极金属层、绝缘介质层、绝缘栅氧化层、P型掺杂层、N型外延层以及N型衬底；
在栅电极金属层下方的绝缘介质层上开有接触孔，栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连；所述导电多晶硅淀积于沟槽中，在栅电极金属层下方设有沟槽，该沟槽位于P型掺杂层，沟槽底部伸入N型外延层，沟槽内壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，从而形成沟槽型导电多晶硅；
相邻所述MOS器件单元之间的P型掺杂层内具有一重掺杂P型深阱部，此重掺杂P型深阱部的上端延伸至绝缘栅氧化层的下表面，所述重掺杂P型深阱部的下端延伸至N型外延层的中部区域；一轻掺杂N弧形区位于P型掺杂层上部且位于沟槽周边。
上述技术方案中的有关内容解释如下：
1、上述方案中，所述轻掺杂N型深阱部的深度与沟槽的深度比例为10：（7~9）。
2、上述方案中，所述轻掺杂N型深阱部与P型掺杂层的接触面为弧形。
3、上述方案中，所述轻掺杂N型深阱部的上表面与绝缘栅氧化层下表面接触。
4、上述方案中，所述导电多晶硅与沟槽侧壁之间的绝缘栅氧化层厚度与导电多晶硅与沟槽底部之间的绝缘栅氧化层厚度相等。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点和效果：
1、本实用新型高频率大功率沟槽MOS场效应管，其相邻所述MOS器件单元之间的P型掺杂层内具有一重掺杂P型深阱部，此重掺杂P型深阱部的上端延伸至绝缘栅氧化层的下表面，所述重掺杂P型深阱部的下端延伸至N型外延层的中部区域，避免了在组件处在漏极-源极偏压（Vds）下，由于PN接面反偏会造成漏电流（Idss），当漏电流随着电压越来越大时，反偏的电场（electrical field）也越来越大，很容易在电场密集处发生崩溃现象，造成组件永久损坏的现象；其次，其一轻掺杂N弧形区位于P型掺杂层上部且位于沟槽周边，使得器件正向压降和器件损耗均得到了减小，且在器件反向关断时，保护了器件，器件漏电流进一步降低。
2、本实用新型高频率大功率沟槽MOS场效应管，其栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连。从而增加了栅电极金属层与绝缘介质层的接触面积，同时栅电极金属层与绝缘介质层形成楔和，大大增加了栅电极金属层与绝缘介质层的粘附力。
附图说明
附图1为本实用新型高频率大功率沟槽MOS场效应管平面结构示意图；
附图2为本实用新型高频率大功率沟槽MOS场效应管剖面结构示意图。
以上附图中：1、源极；2、栅极；3、终端保护结构；6、MOS器件单元；8、栅电极金属层；9、绝缘介质层；10、绝缘栅氧化层；11、P型掺杂层；12、N型外延层；13、N型衬底；14、沟槽型导电多晶硅；15、沟槽；16、导电多晶硅；17、接触孔；18、重掺杂P型深阱部；19、轻掺杂N弧形区。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例1：一种高频率大功率沟槽MOS场效应管，所述MOS器件包括至少2个MOS器件单元6，所述MOS器件单元6进一步包括位于有源区中源极1和栅极2，有源区外围设有终端保护结构3，所述栅极2自上而下包含栅电极金属层8、绝缘介质层9、绝缘栅氧化层10、P型掺杂层11、N型外延层12以及N型衬底13；
在栅电极金属层8下方的绝缘介质层9上开有接触孔17，栅电极金属层8从该接触孔17中向下延伸至导电多晶硅16顶部，并与导电多晶硅16直接相连；所述导电多晶硅16淀积于沟槽15中，在栅电极金属层8下方设有沟槽15，该沟槽15位于P型掺杂层11，沟槽15底部伸入N型外延层12，沟槽15内壁表面生长有绝缘栅氧化层10，沟槽15内淀积有导电多晶硅16，从而形成沟槽型导电多晶硅14；
相邻所述MOS器件单元6之间的P型掺杂层11内具有一重掺杂P型深阱部18，此重掺杂P型深阱部18的上端延伸至绝缘栅氧化层10的下表面，所述重掺杂P型深阱部18的下端延伸至N型外延层12的中部区域；一轻掺杂N弧形区19位于P型掺杂层11上部且位于沟槽15周边。
上述重掺杂P型深阱部18的深度与沟槽15 的深度比例为10：8.5。
上述重掺杂P型深阱部18与P型掺杂层11的接触面为弧形。
上述重掺杂P型深阱部18的上表面与绝缘栅氧化层10下表面接触。
实施例2：一种高频率大功率沟槽MOS场效应管，所述MOS器件包括至少2个MOS器件单元6，所述MOS器件单元6进一步包括位于有源区中源极1和栅极2，有源区外围设有终端保护结构3，所述栅极2自上而下包含栅电极金属层8、绝缘介质层9、绝缘栅氧化层10、P型掺杂层11、N型外延层12以及N型衬底13；
在栅电极金属层8下方的绝缘介质层9上开有接触孔17，栅电极金属层8从该接触孔17中向下延伸至导电多晶硅16顶部，并与导电多晶硅16直接相连；所述导电多晶硅16淀积于沟槽15中，在栅电极金属层8下方设有沟槽15，该沟槽15位于P型掺杂层11，沟槽15底部伸入N型外延层12，沟槽15内壁表面生长有绝缘栅氧化层10，沟槽15内淀积有导电多晶硅16，从而形成沟槽型导电多晶硅14；
相邻所述MOS器件单元6之间的P型掺杂层11内具有一重掺杂P型深阱部18，此重掺杂P型深阱部18的上端延伸至绝缘栅氧化层10的下表面，所述重掺杂P型深阱部18的下端延伸至N型外延层12的中部区域；一轻掺杂N弧形区19位于P型掺杂层11上部且位于沟槽15周边。
上述重掺杂P型深阱部18的深度与沟槽15 的深度比例为10：7.2。
上述重掺杂P型深阱部18与P型掺杂层11的接触面为弧形。
上述导电多晶硅16与沟槽15侧壁之间的绝缘栅氧化层10厚度与导电多晶硅16与沟槽15底部之间的绝缘栅氧化层10厚度相等。
采用上述高频率大功率沟槽MOS场效应管时，其避免了在组件处在漏极-源极偏压（Vds）下，由于PN接面反偏会造成漏电流（Idss），当漏电流随着电压越来越大时，反偏的电场（electrical field）也越来越大，很容易在电场密集处发生崩溃现象，造成组件永久损坏的现象；其次，其一轻掺杂N弧形区位于P型掺杂层上部且位于沟槽周边，使得器件正向压降和器件损耗均得到了减小，且在器件反向关断时，保护了器件，器件漏电流进一步降低；再次，其栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连。从而增加了栅电极金属层与绝缘介质层的接触面积，同时栅电极金属层与绝缘介质层形成楔和，大大增加了栅电极金属层与绝缘介质层的粘附力。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (5)
1.一种高频率大功率沟槽MOS场效应管，所述MOS器件包括至少2个MOS器件单元（6），所述MOS器件单元（6）进一步包括位于有源区中源极（1）和栅极（2），有源区外围设有终端保护结构（3），所述栅极（2）自上而下包含栅电极金属层（8）、绝缘介质层（9）、绝缘栅氧化层（10）、P型掺杂层（11）、N型外延层（12）以及N型衬底（13）；
在栅电极金属层（8）下方的绝缘介质层（9）上开有接触孔（17），栅电极金属层（8）从该接触孔（17）中向下延伸至导电多晶硅（16）顶部，并与导电多晶硅（16）直接相连；所述导电多晶硅（16）淀积于沟槽（15）中，在栅电极金属层（8）下方设有沟槽（15），该沟槽（15）位于P型掺杂层（11），沟槽（15）底部伸入N型外延层（12），沟槽（15）内壁表面生长有绝缘栅氧化层（10），沟槽（15）内淀积有导电多晶硅（16），从而形成沟槽型导电多晶硅（14）；
其特征在于：相邻所述MOS器件单元（6）之间的P型掺杂层（11）内具有一重掺杂P型深阱部（18），此重掺杂P型深阱部（18）的上端延伸至绝缘栅氧化层（10）的下表面，所述重掺杂P型深阱部（18）的下端延伸至N型外延层（12）的中部区域；一轻掺杂N弧形区（19）位于P型掺杂层（11）上部且位于沟槽（15）周边。
2.根据权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于：所述重掺杂P型深阱部（18）的深度与沟槽（15）的深度比例为10：（7~9）。
3.根据权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于：所述重掺杂P型深阱部（18）与P型掺杂层（11）的接触面为弧形。
4.根据权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于：所述重掺杂P型深阱部（18）的上表面与绝缘栅氧化层（10）下表面接触。
5.根据权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于：所述导电多晶硅（16）与沟槽（15）侧壁之间的绝缘栅氧化层（10）厚度与导电多晶硅（16）与沟槽（15）底部之间的绝缘栅氧化层（10）厚度相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721813506.XU CN208045508U (zh) | 2017-12-22 | 2017-12-22 | 高频率大功率沟槽mos场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721813506.XU CN208045508U (zh) | 2017-12-22 | 2017-12-22 | 高频率大功率沟槽mos场效应管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208045508U true CN208045508U (zh) | 2018-11-02 |
Family
ID=63955197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721813506.XU Active CN208045508U (zh) | 2017-12-22 | 2017-12-22 | 高频率大功率沟槽mos场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208045508U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114743893A (zh) * | 2022-06-13 | 2022-07-12 | 绍兴中芯集成电路制造股份有限公司 | 导电插塞的深度的监控方法、检测结构 |
-
2017
- 2017-12-22 CN CN201721813506.XU patent/CN208045508U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114743893A (zh) * | 2022-06-13 | 2022-07-12 | 绍兴中芯集成电路制造股份有限公司 | 导电插塞的深度的监控方法、检测结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8823081B2 (en) | Transistor device with field electrode | |
| CN108321195B (zh) | 一种具有阳极夹断槽的短路阳极soi ligbt | |
| US11211485B2 (en) | Trench power transistor | |
| CN102231390B (zh) | 一种超结结构的纵向双扩散金属氧化物半导体功率器件 | |
| CN109244136B (zh) | 槽底肖特基接触SiC MOSFET器件 | |
| CN106920844B (zh) | 一种具有n型浮空埋层的resurf hemt器件 | |
| CN105097911A (zh) | 一种具有结型半导体层的hemt器件 | |
| CN102005473B (zh) | 具有改进终端的igbt | |
| CN108198857A (zh) | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 | |
| JP2013069866A (ja) | 半導体装置 | |
| CN104241365A (zh) | 一种soi横向功率mosfet器件 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN109755238B (zh) | 一种分栅结构的超结功率器件 | |
| CN208045508U (zh) | 高频率大功率沟槽mos场效应管 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN102403351A (zh) | 沟槽型垂直双扩散晶体管 | |
| CN102157550B (zh) | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN208835068U (zh) | 高可靠性深沟槽功率mos器件 | |
| CN106252404B (zh) | 一种具有高k介质槽的纵向增强型mis hemt器件 | |
| CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN104201207A (zh) | 一种具有自适应偏置场板的高压mos器件 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN110534566B (zh) | 一种igbt功率器件 | |
| CN202058737U (zh) | 具有p埋层的横向沟道soi ligbt器件单元 | |
| CN207624705U (zh) | 低导通电阻大功率mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240205 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: Zhong Guo Address before: Room 501, Building NW20, Suzhou Nano City, No. 99 Jinjihu Avenue, Industrial Park, Suzhou City, Jiangsu Province, 215123 Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: Zhong Guo |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240319 Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: Zhong Guo Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: Zhong Guo |
|
| TR01 | Transfer of patent right |