CN202058737U - 具有p埋层的横向沟道soi ligbt器件单元 - Google Patents

具有p埋层的横向沟道soi ligbt器件单元 Download PDF

Info

Publication number
CN202058737U
CN202058737U CN2011200602205U CN201120060220U CN202058737U CN 202058737 U CN202058737 U CN 202058737U CN 2011200602205 U CN2011200602205 U CN 2011200602205U CN 201120060220 U CN201120060220 U CN 201120060220U CN 202058737 U CN202058737 U CN 202058737U
Authority
CN
China
Prior art keywords
type
region
type well
well region
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011200602205U
Other languages
English (en)
Inventor
张海鹏
齐瑞生
孔令军
汪洋
赵伟立
刘怡新
吴倩倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Hangzhou Electronic Science and Technology University
Original Assignee
Hangzhou Electronic Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Electronic Science and Technology University filed Critical Hangzhou Electronic Science and Technology University
Priority to CN2011200602205U priority Critical patent/CN202058737U/zh
Application granted granted Critical
Publication of CN202058737U publication Critical patent/CN202058737U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本实用新型涉及一种具有P埋层的横向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型顺序包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区;n型轻掺杂漂移区顶部两侧嵌入第一p型阱区和n型缓冲区,第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区,n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区,第二p型阱区的顶部嵌入第二p阱欧姆接触区;器件单元顶部设置有阴极金属电极和阳极金属电极,n型阴极区的顶部设置有第一场氧化层,n型轻掺杂漂移区的顶部设置有第二场氧化层。本实用新型提高了器件的纵向耐压,改善了器件的纵向击穿特性,使器件能够适应更高压、更大电流的工作条件,并改善器件的热特性。

Description

具有P埋层的横向沟道SOI LIGBT器件单元
技术领域
本实用新型属于半导体技术领域,涉及一种具有P埋层的横向沟道SOI(绝缘层上的硅)LIGBT(横向绝缘栅双极晶体管)器件单元。
背景技术
SOI LIGBT器件由于其较小的体积、重量,较高的工作温度和较强的抗辐照能力,较低的成本和较高的可靠性,作为无触点功率电子开关或功率驱动器在智能电力电子、高温环境电力电子、空间电力电子和交通工具电力电子等技术等领域中具有广泛应用。常规SOI LIGBT是在SOI衬底的n-漂移区上形成场氧化层;在近阴极区端采用双离子注入多晶硅自对准掺杂技术形成短沟道nMOSFET及多晶硅栅极与栅场板,附加p+离子注入掺杂实现p-well阱欧姆接触;由多晶硅栅引出栅极金属引线,n+p+区引出阴极金属引线;在近阳极端通过磷离子注入掺杂形成n型缓冲区,在该n型缓冲区内进行两步p型杂质注入形成轻掺杂p阳极区及其p+重掺杂第二P阱欧姆接触区,并引出阳极金属引线与阳极金属场板。该SOI LIGBT器件是在均匀掺杂的顶层硅膜上外延n-漂移区。这种器件结构的纵向耐压不高,很容易优先纵向击穿,严重限制器件横向耐压的改善;采用厚隐埋氧化层提高纵向耐压时会严重加剧自加热效应,导致器件热特性明显恶化。
发明内容
本实用新型的目的在于针对现有技术的不足,提供一种具有很高纵向耐压的SOI LIGBT器件单元,从而在无需厚隐埋氧化层条件下显著改善SOI LIGBT器件的纵向击穿特性,并为进一步改善器件横向耐压创造条件;同时确保器件具有优良的热特性。
本实用新型包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区,隐埋氧化层覆盖在p型半导体衬底上,p埋层区覆盖在隐埋氧化层上,n型轻掺杂漂移区覆盖在p埋层区上。
在n型轻掺杂漂移区顶部两侧分别嵌入第一p型阱区和n型缓冲区,第一p型阱区的顶部嵌入n型阴极区和第一P阱欧姆接触区,n型阴极区和第一P阱欧姆接触区相接,n型阴极区设置在第一P阱欧姆接触区与n型缓冲区之间;n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区,第二p型阱区和阳极短路点区相接,第二p型阱区设置在阳极短路点区与第一p型阱区之间;第二p型阱区的顶部嵌入第二P阱欧姆接触区,第二P阱欧姆接触区与阳极短路点区相接。
第一P阱欧姆接触区的顶部设置有阴极金属电极,阳极短路点区的顶部设置有阳极金属电极,n型阴极区的顶部设置有第一场氧化层,n型轻掺杂漂移区的顶部设置有第二场氧化层,第一p型阱区的顶部设置有栅氧化层,栅氧化层的顶部设置有n型多晶硅栅极;阴极金属电极覆盖了相邻的第一P阱欧姆接触区的顶部,以及n型阴极区顶部的一部分;栅氧化层覆盖了相邻的n型阴极区顶部的一部分、第一p型阱区的顶部,以及n型轻掺杂漂移区顶部的一部分;第二场氧化层覆盖了相邻的n型轻掺杂漂移区顶部的一部分、n型缓冲区的顶部、第二p型阱区的顶部,以及第二P阱欧姆接触区顶部的一部分;阳极金属电极覆盖了相邻的阳极短路点区的顶部,第二P阱欧姆接触区顶部的一部分,以及第二场氧化层顶部的一部分;n型多晶硅栅极覆盖了相邻的栅氧化层的顶部,以及第二场氧化层顶部的一部分;第一场氧化层覆盖了相邻的n型阴极区顶部的一部分、n型多晶硅栅极的顶部,以及第二场氧化层顶部的一部分,第一场氧化层分别与阴极金属电极和栅氧化层相接。
本实用新型由于采用隐埋P型层,极大的提高了器件的纵向耐压,改善了器件的纵向击穿特性,从而大大拓展了器件横向耐压的改进空间,使器件能够适应更高压,更大电流的工作条件;同时有利于通过减薄隐埋氧化层进一步减弱器件的自加热效应,改善器件的热特性。
附图说明
图1为本实用新型的结构示意图;
图2为图1的俯视图;
图3为图1的A-A截面示意图;
图4为图1的B-B截面示意图。
具体实施方式
如图1、2、3和4所示,一种具有P埋层的横向沟道SOI LIGBT器件单元,包括p型半导体衬底1、隐埋氧化层2、p埋层区3、n型轻掺杂漂移区4,隐埋氧化层2覆盖在p型半导体衬底1上,p埋层区3覆盖在隐埋氧化层2上,n型轻掺杂漂移区4覆盖在p埋层区3上。
在n型轻掺杂漂移区4顶部两侧分别嵌入第一p型阱区5和n型缓冲区16,其中第一p型阱区5为p型较重掺杂半导体区,n型缓冲区16为n型较重掺杂半导体区;第一p型阱区5的顶部嵌入n型阴极区6和第一P阱欧姆接触区7,n型阴极区6和第一P阱欧姆接触区7相接,n型阴极区6设置在第一P阱欧姆接触区7与n型缓冲区16之间;n型缓冲区16的顶部嵌入第二p型阱区15和阳极短路点区14,第二p型阱区15和阳极短路点区14相接,第二p型阱区15设置在阳极短路点区14与第一p型阱区5之间,其中第二p型阱区15为p型较重掺杂半导体区,阳极短路点区14为n型重掺杂半导体区;第二p型阱区15的顶部嵌入第二P阱欧姆接触区13,第二P阱欧姆接触区13与阳极短路点区14相接。
第一P阱欧姆接触区7的顶部设置有阴极金属电极9,阳极短路点区14的顶部设置有阳极金属电极12,n型阴极区6的顶部设置有第一场氧化层8-1,n型轻掺杂漂移区4的顶部设置有第二场氧化层8-2,第一p型阱区5的顶部设置有栅氧化层10,栅氧化层10的顶部设置有n型多晶硅栅极11;阴极金属电极9覆盖了相邻的第一P阱欧姆接触区7的顶部,以及n型阴极区6顶部的一部分;栅氧化层10覆盖了相邻的n型阴极区6顶部的一部分、第一p型阱区5的顶部,以及n型轻掺杂漂移区4顶部的一部分;第二场氧化层8-2覆盖了相邻的n型轻掺杂漂移区4顶部的一部分、n型缓冲区16的顶部、第二p型阱区15的顶部,以及第二P阱欧姆接触区13顶部的一部分;阳极金属电极12覆盖了相邻的阳极短路点区14的顶部,第二P阱欧姆接触区13顶部的一部分,以及第二场氧化层8-2顶部的一部分;n型多晶硅栅极11覆盖了相邻的栅氧化层10的顶部,以及第二场氧化层8-2顶部的一部分;第一场氧化层8-1覆盖了相邻的n型阴极区6顶部的一部分、n型多晶硅栅极11的顶部,以及第二场氧化层8-2顶部的一部分,第一场氧化层8-1分别与阴极金属电极9和栅氧化层10相接。

Claims (1)

1.具有P埋层的横向沟道SOI LIGBT器件单元,包括p型半导体衬底(1)、隐埋氧化层(2)、p埋层区(3)、n型轻掺杂漂移区(4),其特征在于:
隐埋氧化层(2)覆盖在p型半导体衬底(1)上,p埋层区(3)覆盖在隐埋氧化层(2)上,n型轻掺杂漂移区(4)覆盖在p埋层区(3)上;
在n型轻掺杂漂移区(4)顶部两侧分别嵌入第一p型阱区(5)和n型缓冲区(16);第一p型阱区(5)的顶部嵌入n型阴极区(6)和第一P阱欧姆接触区(7),n型阴极区(6)和第一P阱欧姆接触区(7)相接,n型阴极区(6)设置在第一P阱欧姆接触区(7)与n型缓冲区(16)之间;n型缓冲区(16)的顶部嵌入第二p型阱区(15)和阳极短路点区(14),第二p型阱区(15)和阳极短路点区(14)相接,第二p型阱区(15)设置在阳极短路点区(14)与第一p型阱区(5)之间;第二p型阱区(15)的顶部嵌入第二P阱欧姆接触区(13),第二P阱欧姆接触区(13)与阳极短路点区(14)相接;
第一P阱欧姆接触区(7)的顶部设置有阴极金属电极(9),阳极短路点区(14)的顶部设置有阳极金属电极(12),n型阴极区(6)的顶部设置有第一场氧化层(8-1),n型轻掺杂漂移区(4)的顶部设置有第二场氧化层(8-2),第一p型阱区(5)的顶部设置有栅氧化层(10),栅氧化层(10)的顶部设置有n型多晶硅栅极(11);阴极金属电极(9)覆盖了相邻的第一P阱欧姆接触区(7)的顶部,以及n型阴极区(6)顶部的一部分;栅氧化层(10)覆盖了相邻的n型阴极区(6)顶部的一部分、第一p型阱区(5)的顶部,以及n型轻掺杂漂移区(4)顶部的一部分;第二场氧化层(8-2)覆盖了相邻的n型轻掺杂漂移区(4)顶部的一部分、n型缓冲区(16)的顶部、第二p型阱区(15)的顶部,以及第二P阱欧姆接触区(13)顶部的一部分;阳极金属电极(12)覆盖了相邻的阳极短路点区(14)的顶部,第二P阱欧姆接触区(13)顶部的一部分,以及第二场氧化层(8-2)顶部的一部分;n型多晶硅栅极(11)覆盖了相邻的栅氧化层(10)的顶部,以及第二场氧化层(8-2)顶部的一部分;第一场氧化层(8-1)覆盖了相邻的n型阴极区(6)顶部的一部分、n型多晶硅栅极(11)的顶部,以及第二场氧化层(8-2)顶部的一部分,第一场氧化层(8-1)分别与阴极金属电极(9)和栅氧化层(10)相接。
CN2011200602205U 2011-03-10 2011-03-10 具有p埋层的横向沟道soi ligbt器件单元 Expired - Fee Related CN202058737U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011200602205U CN202058737U (zh) 2011-03-10 2011-03-10 具有p埋层的横向沟道soi ligbt器件单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011200602205U CN202058737U (zh) 2011-03-10 2011-03-10 具有p埋层的横向沟道soi ligbt器件单元

Publications (1)

Publication Number Publication Date
CN202058737U true CN202058737U (zh) 2011-11-30

Family

ID=45018703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011200602205U Expired - Fee Related CN202058737U (zh) 2011-03-10 2011-03-10 具有p埋层的横向沟道soi ligbt器件单元

Country Status (1)

Country Link
CN (1) CN202058737U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789285A (zh) * 2014-09-23 2016-07-20 新唐科技股份有限公司 半导体元件及其制造方法
CN106298901A (zh) * 2016-10-10 2017-01-04 东南大学 一种高热载流子可靠性的横向绝缘栅双极型晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789285A (zh) * 2014-09-23 2016-07-20 新唐科技股份有限公司 半导体元件及其制造方法
CN106298901A (zh) * 2016-10-10 2017-01-04 东南大学 一种高热载流子可靠性的横向绝缘栅双极型晶体管
CN106298901B (zh) * 2016-10-10 2019-03-29 东南大学 一种高热载流子可靠性的横向绝缘栅双极型晶体管

Similar Documents

Publication Publication Date Title
CN104538446B (zh) 一种双向mos型器件及其制造方法
CN1851923A (zh) 集成抗esd二极管的soi ligbt器件单元
CN103035641B (zh) 半导体装置
CN108321195B (zh) 一种具有阳极夹断槽的短路阳极soi ligbt
US11211485B2 (en) Trench power transistor
CN102231390B (zh) 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN103441148A (zh) 一种集成肖特基二极管的槽栅vdmos器件
CN204632762U (zh) 结终端延伸的终端版图结构及其终端结构
CN102157550B (zh) 一种具有p埋层的纵向沟道SOI LIGBT器件单元
CN102184945A (zh) 一种槽栅型mosfet器件
CN103762230A (zh) N沟道注入效率增强型绝缘栅双极型晶体管
CN103515443B (zh) 一种超结功率器件及其制造方法
CN103325835B (zh) 一种具有结型场板的soi功率ldmos器件
CN202058737U (zh) 具有p埋层的横向沟道soi ligbt器件单元
CN102169893B (zh) 一种具有p埋层的横向沟道soi ligbt器件单元
CN202018966U (zh) 具有p埋层的纵向沟道SOI LIGBT器件单元
CN201681942U (zh) 一种纵向沟道soi ldmos单元
CN201374335Y (zh) 集成纵向沟道soi ldmos器件单元
CN105355656A (zh) 能降低米勒电容的超结igbt器件
CN105185819A (zh) 一种环形栅半导体功率器件和制备方法
CN104617139A (zh) Ldmos器件及制造方法
CN102097482B (zh) 集成双纵向沟道soi ldmos器件单元
CN105552110A (zh) 一种高雪崩耐量的功率半导体晶体管结构及其制备方法
CN102176469A (zh) 一种具有p埋层的SOI nLDMOS器件单元
CN208045508U (zh) 高频率大功率沟槽mos场效应管

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111130

Termination date: 20140310