CN102097482B - 集成双纵向沟道soi ldmos器件单元 - Google Patents

集成双纵向沟道soi ldmos器件单元 Download PDF

Info

Publication number
CN102097482B
CN102097482B CN2010106171443A CN201010617144A CN102097482B CN 102097482 B CN102097482 B CN 102097482B CN 2010106171443 A CN2010106171443 A CN 2010106171443A CN 201010617144 A CN201010617144 A CN 201010617144A CN 102097482 B CN102097482 B CN 102097482B
Authority
CN
China
Prior art keywords
source electrode
region
drift region
low
oxygen district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010106171443A
Other languages
English (en)
Other versions
CN102097482A (zh
Inventor
张海鹏
许生根
陈波
李�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haian Service Center For Transformation Of Scientific Achievements
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN2010106171443A priority Critical patent/CN102097482B/zh
Publication of CN102097482A publication Critical patent/CN102097482A/zh
Application granted granted Critical
Publication of CN102097482B publication Critical patent/CN102097482B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种集成双纵向沟道SOILDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明中隐埋氧化层将半导体基片分为半导体衬底和轻掺杂漂移区，轻掺杂漂移区两侧分别设置LDMOS的缓冲区和第一低阻多晶硅栅，第一低阻多晶硅栅与轻掺杂漂移区之间设置有纵向栅氧化层。在轻掺杂漂移区顶部设置有阱区和槽氧区，阱区内设置有两个源极和欧姆接触区，槽氧区内嵌入第二低阻多晶硅栅。器件上部设置有三个场氧化层以及金属层。本发明在阱区与漂移区间引入浅槽栅，增加一条纵向导电沟道，提高了器件的跨导和通态电流，降低了通态电阻和通态压降，从而降低了通态功耗，改善了器件的耐高温特性和耐压性能，提高了器件的可靠性。

Description

集成双纵向沟道SOI LDMOS器件单元
技术领域
本发明属于微电子技术领域，涉及一种集成双纵向沟道（DVC）SOI（绝缘层上半导体）LDMOS（横向双注入金属-氧化物-半导体场效应晶体管）器件单元。
背景技术
SOI LDMOS器件由于其较高的集成度、较高的工作频率和温度、较强的抗辐照能力、极小的寄生效应、较低的成本以及较高的可靠性，作为无触点高频功率电子开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子和射频通信等领域具有广泛应用。集成纵向沟道SOI nLDMOS是在SOI衬底的n-型顶层半导体上形成场氧化层；在近源极侧刻蚀成一个深槽并在槽壁上生长一纵向薄栅氧化层，然后在槽中覆盖重n掺杂的低阻多晶硅并引出栅极金属引线；在临近纵向栅氧化层的顶层半导体上表面采用p-、n+两次离子注入形成短沟道nMOSFET，附加p+离子注入掺杂实现p-well欧姆接触，由n+、p+区引出源极金属引线；在近漏极端通过离子注入形成n缓冲区，在该掺杂区刻槽进行n+离子注入形成漏极区并引出金属漏极；在阱区下面自纵向氧化层与顶层半导体界面开始到缓冲区的边界的顶层半导体部分为漂移区。该SOI LDMOS器件导通时，其导电沟道处于纵向栅氧化层与顶层半导体界面的硅侧表面，且为纵向沟道，漂移区与阱区形成的pn结反向耗尽区使得电流在该区域的路径变窄，器件通态电阻较大，通态压降较高，通态电流较小，而通态功耗高，器件工作效率低，易发热，不利于提高器件和系统可靠性、节省能源与保护环境。
发明内容
本发明的目的在于针对现有技术的不足，提供一种具有双纵向导电沟道、台阶式体漏极的SOI LDMOS器件单元，通过引入一条新的导电沟道显著改善集成纵向沟道SOI LDMOS器件通态性能，提高器件的可靠性。
本发明包括半导体衬底、隐埋氧化层、轻掺杂漂移区。隐埋氧化层覆盖在半导体衬底上，轻掺杂漂移区设置在隐埋氧化层上。轻掺杂漂移区的一侧设置有LDMOS的缓冲区，另一侧设置有第一低阻多晶硅栅，第一低阻多晶硅栅与轻掺杂漂移区之间设置有纵向栅氧化层。
轻掺杂漂移区顶部设置有阱区和槽氧区，所述的阱区为异性较重掺杂半导体区，槽氧区为氧化层，阱区的一侧紧邻纵向栅氧化层设置，另一侧紧邻槽氧区设置；阱区内设置有第一源极、第二源极和欧姆接触区，其中欧姆接触区设置在阱区中部，第一源极和第二源极分设在欧姆接触区的两侧，第一源极的一侧与纵向栅氧化层相接、另一侧与欧姆接触区相接，第二源极的一侧与欧姆接触区相接；槽氧区的中部嵌入第二低阻多晶硅栅，第二低阻多晶硅栅一侧的槽氧区为第一槽氧区、另一侧的槽氧区为第二槽氧区，第二源极的另一侧与第一槽氧区相接。
LDMOS的缓冲区的一侧紧邻轻掺杂漂移区的侧边设置，另一侧与台阶式漏极区相接；第一低阻多晶硅栅、纵向栅氧化层、轻掺杂漂移区、LDMOS的缓冲区以及台阶式漏极区的底部均与隐埋氧化层相接。第一低阻多晶硅栅的顶部全部、纵向栅氧化层的顶部全部以及第一源极顶部的一部分覆盖有第一场氧化层，第二源极顶部的一部分、第一槽氧区的顶部全部以及第二低阻多晶硅栅顶部靠近第一槽氧区的一部分覆盖有第二场氧化层，轻掺杂漂移区的顶部、LDMOS的缓冲区的顶部、台阶式漏极区顶部的一部分、第二槽氧区的顶部全部以及第二低阻多晶硅栅顶部靠近第二槽氧区的一部分覆盖有第三场氧化层；第一源极顶部的其余部分、第二源极顶部的其余部分以及欧姆接触区的顶部覆盖金属层作为源极；台阶式漏极区其余部分的顶部表面上覆盖金属层作为漏极；在第一低阻多晶硅栅的表面和第二低阻多晶硅栅其余部分的顶部表面覆盖金属层，并通过金属互连线相连作为栅电极。
本发明在集成纵向沟道SOI LDMOS阱区与漂移区间刻蚀一浅槽，并在其内设置氧化层和多晶硅栅，在阱区与浅槽侧设置另一个源极形成了集成双纵向沟道SOI LDMOS器件单元。该器件在导通时，将有两条纵向导电沟道，且避免了阱区与漂移区间的纵向反向pn结形成的耗尽层，扩展了器件的导电电流路径，提高了通态电流，降低通态电阻和通态压降，从而降低了通态功耗，改善器件的耐高温特性；同时由于增加了一栅极，栅极电压对器件的通态电流的作用变大，即器件的跨导得到了提高。另一方面，器件在截态时，浅槽能够消除漂移区与阱区表面峰值电场，适当的优化槽氧厚度可以提高器件的耐压。
附图说明
图1为本发明的结构示意图；
图2为图1的俯视图；
图3为图1的A-A截面示意图；
图4为图1的B-B截面示意图。
具体实施方式
如图1、2、3和4所示，一种集成纵向双沟道SOI nLDMOS器件单元包括半导体衬底(1)，半导体衬底(1)上覆盖有隐埋氧化层(2)，隐埋氧化层(2)上设置有轻掺杂漂移区(14)。轻掺杂漂移区(14)的一侧设置成一个同型较重掺杂半导体区作为LDMOS的缓冲区(16)，另一侧设置有N型重掺杂的第一低阻多晶硅栅(3)，第一低阻多晶硅栅(3)与轻掺杂漂移区(14)之间设置有纵向栅氧化层(4)。
在轻掺杂漂移区(14)顶部设置有阱区(5)和槽氧区，阱区(5)为异性较重掺杂半导体区，槽氧区为氧化层，阱区(5)的一侧紧邻纵向栅氧化层(4)设置，另一侧紧邻槽氧区设置；阱区(5)内设置有第一源极(6)、第二源极(11)和欧姆接触区(10)，第一源极(6)和第二源极(11)为异型重掺杂形成，欧姆接触区(10)设置在阱区(5)中部，第一源极(6)和第二源极(11)分设在欧姆接触区(10)的两侧，第一源极(6)的一侧与纵向栅氧化层(4)相接、另一侧与欧姆接触区(10)相接，第二源极(11)的一侧与欧姆接触区(10)相接；槽氧区的中部嵌入N型重掺杂的第二低阻多晶硅栅(12)，第二低阻多晶硅栅(12)一侧的槽氧区为第一槽氧区(13-1)、另一侧的槽氧区为第二槽氧区(13-2)，第二源极(11)的另一侧与第一槽氧区(13-1)相接。
LDMOS的缓冲区(16)的一侧紧邻轻掺杂漂移区(14)的侧边设置，另一侧与台阶式漏极区(17)相接；第一低阻多晶硅栅(3)、纵向栅氧化层(4)、轻掺杂漂移区(14)、LDMOS的缓冲区(16)以及台阶式漏极区(17)的底部均与隐埋氧化层(2)相接。
第一低阻多晶硅栅(3)的顶部全部、纵向栅氧化层(4)的顶部全部以及第一源极(6)顶部的一部分覆盖有第一场氧化层(8-1)，第二源极(11)顶部的一部分、第一槽氧区(13-1)的顶部全部以及第二低阻多晶硅栅(12)顶部靠近第一槽氧区(13-1)的一部分覆盖有第二场氧化层(8-2)，轻掺杂漂移区(14)的顶部、LDMOS的缓冲区(16)的顶部、台阶式漏极区(17)顶部的一部分、第二槽氧区(13-2)的顶部全部以及第二低阻多晶硅栅(12)顶部靠近第二槽氧区(13-2)的一部分覆盖有第三场氧化层(8-3)；第一源极(6)顶部的其余部分、第二源极(11)顶部的其余部分以及欧姆接触区(10)的顶部覆盖金属层作为源极(9)；台阶式漏极区(17)其余部分的顶部表面上覆盖金属层作为漏极(15)；在第一低阻多晶硅栅(3)的表面和第二低阻多晶硅栅(12)其余部分的顶部表面覆盖金属层，并通过金属互连线相连作为栅电极(7)。
将图1～4中的n和p对换则可以得到集成纵向双沟道SOI pLDMOS器件单元结构。

Claims (1)

1.集成双纵向沟道SOI LDMOS器件单元，包括半导体衬底(1)、隐埋氧化层(2)、轻掺杂漂移区(14)，隐埋氧化层(2)覆盖在半导体衬底(1)上，轻掺杂漂移区(14)设置在隐埋氧化层(2)上，其特征在于：轻掺杂漂移区(14)的一侧设置有LDMOS的缓冲区(16)，另一侧设置有第一低阻多晶硅栅(3)，第一低阻多晶硅栅(3)与轻掺杂漂移区(14)之间设置有纵向栅氧化层(4)；
在轻掺杂漂移区(14)顶部设置有阱区(5)和槽氧区，所述的阱区(5)为异型较重掺杂半导体区，槽氧区为氧化层，阱区(5)的一侧紧邻纵向栅氧化层(4)设置，另一侧紧邻槽氧区设置；阱区(5)内设置有第一源极(6)、第二源极(11)和欧姆接触区(10)，所述的第一源极(6)和第二源极(11)为异型重掺杂形成，欧姆接触区(10)设置在阱区(5)中部，第一源极(6)和第二源极(11)分设在欧姆接触区(10)的两侧，第一源极(6)的一侧与纵向栅氧化层(4)相接、另一侧与欧姆接触区(10)相接，第二源极(11)的一侧与欧姆接触区(10)相接；槽氧区的中部嵌入第二低阻多晶硅栅(12)，第二低阻多晶硅栅(12)一侧的槽氧区为第一槽氧区(13-1)、另一侧的槽氧区为第二槽氧区(13-2)，第二源极(11)的另一侧与第一槽氧区(13-1)相接；
LDMOS的缓冲区(16)的一侧紧邻轻掺杂漂移区(14)的侧边设置，另一侧与台阶式漏极区(17)相接；第一低阻多晶硅栅(3)、纵向栅氧化层(4)、轻掺杂漂移区(14)、LDMOS的缓冲区(16)以及台阶式漏极区(17)的底部均与隐埋氧化层(2)相接；第一低阻多晶硅栅(3)的顶部全部、纵向栅氧化层(4)的顶部全部以及第一源极(6)顶部的一部分覆盖有第一场氧化层(8-1)，第二源极(11)顶部的一部分、第一槽氧区(13-1)的顶部全部以及第二低阻多晶硅栅(12)顶部靠近第一槽氧区(13-1)的一部分覆盖有第二场氧化层(8-2)，轻掺杂漂移区(14)的顶部、LDMOS的缓冲区(16)的顶部、台阶式漏极区(17)顶部的一部分、第二槽氧区(13-2)的顶部全部以及第二低阻多晶硅栅(12)顶部靠近第二槽氧区(13-2)的一部分覆盖有第三场氧化层(8-3)；第一源极(6)顶部的其余部分、第二源极(11)顶部的其余部分以及欧姆接触区(10)的顶部覆盖金属层作为源极(9)；台阶式漏极区(17)其余部分的顶部表面上覆盖金属层作为漏极(15)；在第一低阻多晶硅栅(3)的表面和第二低阻多晶硅栅(12)其余部分的顶部表面覆盖金属层，并通过金属互连线相连作为栅电极(7)。
CN2010106171443A 2010-12-31 2010-12-31 集成双纵向沟道soi ldmos器件单元 Expired - Fee Related CN102097482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010106171443A CN102097482B (zh) 2010-12-31 2010-12-31 集成双纵向沟道soi ldmos器件单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010106171443A CN102097482B (zh) 2010-12-31 2010-12-31 集成双纵向沟道soi ldmos器件单元

Publications (2)

Publication Number Publication Date
CN102097482A CN102097482A (zh) 2011-06-15
CN102097482B true CN102097482B (zh) 2012-07-18

Family

ID=44130453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106171443A Expired - Fee Related CN102097482B (zh) 2010-12-31 2010-12-31 集成双纵向沟道soi ldmos器件单元

Country Status (1)

Country Link
CN (1) CN102097482B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050540B (zh) * 2012-12-20 2016-03-30 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件
CN116525660B (zh) * 2023-07-03 2023-09-12 北京智芯微电子科技有限公司 纵向栅氧结构的ldmosfet器件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180132B2 (en) * 2004-09-16 2007-02-20 Fairchild Semiconductor Corporation Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
CN101399288A (zh) * 2008-10-23 2009-04-01 北京时代民芯科技有限公司 一种ldmos芯片的轻掺杂漂移区结构及形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3723410B2 (ja) * 2000-04-13 2005-12-07 三洋電機株式会社 半導体装置とその製造方法
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180132B2 (en) * 2004-09-16 2007-02-20 Fairchild Semiconductor Corporation Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
CN101399288A (zh) * 2008-10-23 2009-04-01 北京时代民芯科技有限公司 一种ldmos芯片的轻掺杂漂移区结构及形成方法

Also Published As

Publication number Publication date
CN102097482A (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
CN105633137B (zh) 一种槽栅功率mosfet器件
CN209183552U (zh) 一种复合栅双极型晶体管器件
CN104518029A (zh) 半导体器件及其制造方法
CN103022134B (zh) 一种超低比导通电阻的soi横向高压功率器件
CN102184945A (zh) 一种槽栅型mosfet器件
CN208028069U (zh) 具有埋层结构的新型双面阶梯埋氧型soi ldmos
CN102097482B (zh) 集成双纵向沟道soi ldmos器件单元
CN201374335Y (zh) 集成纵向沟道soi ldmos器件单元
CN102157550B (zh) 一种具有p埋层的纵向沟道SOI LIGBT器件单元
CN105304693A (zh) 一种ldmos器件的制造方法
CN108389895A (zh) 基于超结的集成功率器件及其制造方法
CN201681942U (zh) 一种纵向沟道soi ldmos单元
CN208045509U (zh) 低漏电流深沟槽功率mos器件
CN201946602U (zh) 一种集成双纵向沟道soi ldmos器件单元
CN204102905U (zh) 一种rf-ldmos漏端场板结构
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
CN202018966U (zh) 具有p埋层的纵向沟道SOI LIGBT器件单元
CN103762241B (zh) 一种梳状栅纵向沟道soi ldmos单元
CN202058737U (zh) 具有p埋层的横向沟道soi ligbt器件单元
CN102169893B (zh) 一种具有p埋层的横向沟道soi ligbt器件单元
CN107863343B (zh) 平面mos器件及其制造方法
CN207303091U (zh) 一种平面mos器件
CN207425863U (zh) 具有三段式埋氧层的半导体场效应晶体管
CN105047702A (zh) 一种ldmos器件的制造方法
CN102157561B (zh) 一种具有p埋层的纵向沟道SOI nLDMOS器件单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HAIAN SERVICE CENTER FOR TRANSFORMATION OF SCIENTI

Free format text: FORMER OWNER: HANGZHOU ELECTRONIC SCIENCE AND TECHNOLOGY UNIV

Effective date: 20140623

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 310018 HANGZHOU, ZHEJIANG PROVINCE TO: 226600 NANTONG, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20140623

Address after: 226600 No. 106 middle Yangtze Road, Haian County, Nantong, Jiangsu

Patentee after: Haian Service Center for Transformation of Scientific Achievements

Address before: Hangzhou City, Zhejiang province 310018 Xiasha Higher Education Park No. 2 street

Patentee before: Hangzhou Electronic Science and Technology Univ

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20191231

CF01 Termination of patent right due to non-payment of annual fee