CN108389895A - 基于超结的集成功率器件及其制造方法 - Google Patents
基于超结的集成功率器件及其制造方法 Download PDFInfo
- Publication number
- CN108389895A CN108389895A CN201810394937.XA CN201810394937A CN108389895A CN 108389895 A CN108389895 A CN 108389895A CN 201810394937 A CN201810394937 A CN 201810394937A CN 108389895 A CN108389895 A CN 108389895A
- Authority
- CN
- China
- Prior art keywords
- doping type
- doping
- item
- region
- super node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000013461 design Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000026267 regulation of growth Effects 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8236—Combination of enhancement and depletion transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
本发明提供一种基于超结的集成功率器件及其制造方法，其元胞结构包括第一掺杂类型衬底，所述第一掺杂类型衬底上设置有增强型超结MOSFET、耗尽型超结MOSFET和一个隔离结构，两种超结MOSFET器件共用漏极，隔离结构设置于增强型超结MOSFET和耗尽型超结MOSFET之间；本发明在传统的集成功率器件中引入超结，一方面，超结条形成的增强型、耗尽型器件，提高了芯片的电流能力、耐压能力及开关态特性；另一方面，将超结MOSFET器件集成在一起，可独立或组合使用，可集成多种功率器件，不仅应用灵活多变，且更有利于系统集成化和小型化；能有效防止器件表面发生穿通，可靠性高。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种基于超结的集成功率器件。
背景技术
相较于传统的功率VDMOS器件，基于超结的功率器件具有开关速度快、低功耗、高电流能力、高耐压等优点，这些特点使功率器件在电路应用中的功率损耗和生产成本大大降低，从而正逐渐成为制造低功耗、低成本的功率集成电路的主流器件。
功率MOS器件在LED驱动电源、充电器、电源适配器等产品中得到广泛应用，现有的这些产品电路应用中采用的集成电路是将传统的功率VDMOS器件通过在器件与器件之间形成隔离结构集成在一起，为了工艺兼容，大部分隔离均是采用深阱与外延层构成的反向结隔离，这种传统的VDMOS功率器件及第二掺杂类型阱隔离，在应用时，漏电大，占用面积大，成本高，不符合现有电力电子技术发展对电路小型化，集成度高的要求。因此，如何提高集成电路中功率器件的开关特性，同时将具有超结结构的功率MOSFET在提升器件性能的同时稳定、可靠的集成到一起是功率半导体器件产品应用中一大急需解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于超结的集成功率MOSFET器件，能有效的降低生产成本，提高功率器件性能，同时进一步提升功率器件应用电路中的集成度和小型化。
为实现上述发明目的，本发明技术方案如下：
一种基于超结的集成功率器件，其元胞结构包括第一掺杂类型衬底，所述第一掺杂类型衬底上设置有增强型超结MOSFET、耗尽型超结MOSFET和一个隔离结构，两种超结MOSFET器件共用漏极，所述隔离结构设置于增强型超结MOSFET和耗尽型超结MOSFET之间；所述衬底下方设置有漏极金属；
所述增强型超结MOSFET包括在第一掺杂类型衬底上交替设置的第二掺杂类型条和第一掺杂类型条，交替设置的第二掺杂类型条和第一掺杂类型条上方为两个第二掺杂类型阱区；所述第二掺杂类型阱区中分别设置有两个第一掺杂类型重掺杂源区、以及位于两个第一掺杂类型重掺杂源区之间的第二掺杂类型欧姆接触区，两个第一掺杂类型重掺杂源区和第二掺杂类型欧姆接触区相互连接；所述第二掺杂类型阱区上设置有多晶硅栅，所述多晶栅下设置有栅氧化层，所述多晶硅栅上表面覆盖有介质层，所述介质层上表面覆盖有源极金属；
所述耗尽型超结MOSFET包括第一掺杂类型衬底上交替设置的第二掺杂类型条和第一掺杂类型条，交替设置的第二掺杂类型条和第一掺杂类型条上方为的两个第二掺杂类型阱区；所述第二掺杂类型阱区中分别设置有两个第一掺杂类型重掺杂源区、以及位于两个第一掺杂类型重掺杂源区之间的第二掺杂类型欧姆接触区，两个第一掺杂类型重掺杂源区和第二掺杂类型欧姆接触区相互连接；第一掺杂类型重掺杂源区未与第二掺杂类型欧姆接触区接触的一侧，和第一掺杂类型条之间设有第一掺杂类型轻掺杂耗尽型沟道，所述第一掺杂类型轻掺杂耗尽型沟道从第二掺杂类型阱区内部上表面延伸到第一掺杂类型条内部，所述第二掺杂类型阱区上设置有多晶硅栅，所述多晶栅下设置有栅氧化层，所述多晶硅栅覆盖有介质层，所述介质层上覆盖有源极金属；
所述隔离结构包括部分第二掺杂类型阱区，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区上表面的部分栅氧化层、设置在隔离结构区域的厚场氧岛、设置在厚场氧岛两侧的对称多晶硅栅、对称的多晶硅栅部分搭到厚场氧岛两侧，覆盖了多晶硅栅及部分厚场氧岛的介质层；第二掺杂类型阱区和第一掺杂类型衬底之间的厚硅层漂移区中交替设置第二掺杂类型条和第一掺杂类型条。
所述的隔离结构漂移区部分通过超结条在整个漂移区中引入结隔离，完全隔离了增强型超结MOSFET、耗尽型超结MOSFET之间的漏电。
所述的隔离结构表面通过厚场氧岛与对称的多晶硅栅相结合的方式，优化器件隔离区域的表面电场，极大提高器件可靠性。
作为优选方式，所述第一掺杂类型衬底，与交替的第二掺杂类型条和第一掺杂类型条形成的漂移区之间设有第一掺杂类型掺杂Buffer层。
作为优选方式，所述第二掺杂类型条通过多次外延与离子注入相结合的方式形成。
作为优选方式，所述第二掺杂类型阱区与第二掺杂类型条结合形成的隔离结构，利用单个完整的介质条替代。
作为优选方式，所述第二掺杂类型条的宽度大于第一掺杂类型条的宽度。
作为优选方式，隔离结构中厚场氧岛上方的多晶硅栅是连接到一起的。
为实现上述发明目的，本发明还提供一种基于超结的集成功率器件的制造方法，包括以下步骤：
步骤1：采用第一掺杂类型衬底，在其表面生长第一掺杂类型外延层；
步骤2：在第一掺杂类型外延层上制作第二掺杂类型条的区域刻蚀形成沟槽；
步骤3：在步骤2形成的沟槽区域外延填充第二掺杂类型材料，并平坦化，形成第二掺杂类型条与第一掺杂类型条；
步骤4：重复步骤2与步骤3，直到达到设计目标要求耐压的漂移区厚度；
步骤5：进行第一掺杂类型掺杂外延，形成第二掺杂类型阱区所需要的外延厚度；
步骤6：对增强型超结MOSFET、耗尽型超结MOSFET、隔离结构所在区域注入杂质离子扩散形成第二掺杂类型阱区；首先，注入前预氧后光刻形成注入窗口，进行杂质离子注入并推阱形成第二掺杂类型阱区；
步骤7：场氧化，芯片整片氧化，形成隔离结构中的厚场氧岛；
步骤8：腐蚀厚场氧打开有源区，将芯片内要形成增强型超结MOSFET、耗尽型超结MOSFET的区域去除场氧化层；
步骤9：整片JFET注入杂质离子，厚场氧岛作为掩模，仅仅有源区注入了JFET；
步骤10：形成耗尽型超结MOSFET区域的第一掺杂类型轻掺杂耗尽型沟道区；首先，注入前预氧并注入杂质离子，注入剂量根据应用对耗尽型超结MOSFET的夹断电压要求及电流能力调节；
步骤11：整片淀积栅氧化层及多晶硅，对多晶硅进行掺杂、刻蚀形成栅电极，耗尽型超结MOSFET与增强型超结MOSFET栅极相互独立；
步骤12：对增强型超结MOSFET、耗尽型超结MOSFET所在区域形成第一掺杂类型重掺杂源区；注入杂质离子形成第一掺杂类型重掺杂源区，然后进行推结，刻蚀多余的氧化层；
步骤13：整片淀积绝缘介质层；
步骤14：对增强型超结MOSFET、耗尽型超结MOSFET所在区域刻蚀形成源极接触孔；
步骤15：进行第二掺杂类型欧姆接触区的注入前预氧，通过接触孔自对准注入杂质离子形成第二掺杂类型欧姆接触区，要求注入的剂量低于第一掺杂类型重掺杂源区的注入剂量；然后进行推结，刻蚀多余的氧化层；
步骤16：淀积形成源极金属，刻蚀源极金属，要求增强型超结MOSFET和耗尽型超结MOSFET之间源极金属在隔离结构区域断开；
步骤17：进行第一掺杂类型衬底背部减薄，减薄后淀积漏极金属。
作为优选方式，第二掺杂类型条是通过离子注入并推结形成的。
作为优选方式，第二掺杂类型条是通过离子注入并控制推结时间形成离散的第二掺杂类型条。
本发明的有益效果如下：
本发明在传统的集成功率器件中引入超结，一方面，超结条形成的增强型、耗尽型MOSFET，提高了芯片的电流能力、耐压能力及开关态特性；另一方面，将超结MOSFET器件集成在一起，可独立或组合使用，可集成多种功率器件，如IGBT、肖特基二极管等等，不仅应用灵活多变，且更有利于系统集成化和小型化，具有成本低，制作工艺简单等优点；最后，超结条在漂移区中形成PN结，在应用时具有天然的自隔离作用，在集成时，不需要额外的隔离结构的引入，大大降低了集成电路的面积，且由于PN结纵向分布于整个漂移区中，可达到完全隔离的作用，在表面处部分第二掺杂类型阱区与多晶硅场版、厚场氧相结合，能有效防止器件表面发生穿通，可靠性高。本发明具有高性能，高兼容性，高可靠性，低成本等特点。
用超结MOSFET代替传统的VDMOS器件，在漂移区中采用交替的第二掺杂类型/第一掺杂类型条结构，引入横向第二掺杂类型第一掺杂类型结，调制器件纵向耐压，同时，漂移区中由于第二掺杂类型条对第一掺杂类型条具有辅助耗尽的作用，使得第一掺杂类型条掺杂浓度在保证耐压不变的条件下可以显著增加，使得器件比导通电阻降低，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的；此外，用超结MOSFET代替传统的VDMOS中的增强型、耗尽型VDMOS，不仅能大大的降低芯片整体的器件面积，且超结形成的交替第二掺杂类型/第一掺杂类型条具有天然隔离的作用，能够将集成到一起的增强型、耗尽型超结MOSFET完全隔离，相较于传统的集成功率VDMOS芯片中单纯利用第二掺杂类型阱隔离而言，直插到衬底的第二掺杂类型条能完全阻隔两个器件之间的漏电，且由于第二掺杂类型条与第一掺杂类型外延形成的结隔离作用较强，隔离结构的横向尺寸可以减小，极大的缩小了芯片面积，最终达到降低器件成本的目的。本发明提出的增强型、耗尽型集成超结MOSFET功率器件，不仅能提高增强型、耗尽型器件本身的电流能力、耐压能力、开关态特性，而且还利用超结器件本身的结构解决了将增强型、耗尽型器件集成在一起面临的隔离、可靠性问题，降低器件生产成本的同时，还提高了芯片的可集成度及可小型化。
附图说明
图1是本发明实施例1的一种基于超结的集成全超结功率器件结构示意图；
图2是本发明实施例2的一种基于超结的集成半超结功率器件结构结构示意图；
图3是本发明实施例3提出的一种基于超结的介质隔离集成全超结功率器件结构示意图；
图4是本发明实施例4中提出的一种基于超结的集成全超结功率器件结构示意图；
图5是本发明实施例5中提出的一种基于超结的介质隔离集成全超结功率器件结构示意图；
其中，1为第一掺杂类型衬底，01为第一掺杂类型掺杂Buffer层，2为第一掺杂类型条，3为第二掺杂类型阱区，4为栅氧化层，5为多晶硅栅，6为第一掺杂类型重掺杂源区，7为第一掺杂类型轻掺杂耗尽型沟道，8为第二掺杂类型欧姆接触区，9为介质层，09为厚场氧岛，10为源极金属，11为耗尽型超结MOSFET，12为第二掺杂类型条，13为隔离结构，19为介质条，22为增强型超结MOSFET，33为漏极金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图1所示，一种基于超结的集成功率器件，其元胞结构包括第一掺杂类型衬底1，所述第一掺杂类型衬底1上设置有增强型超结MOSFET22、耗尽型超结MOSFET11和一个隔离结构13，两种超结MOSFET器件共用漏极，所述隔离结构13设置于增强型超结MOSFET22和耗尽型超结MOSFET11之间，所述衬底下方设置有漏极金属33；
所述增强型超结MOSFET22包括在第一掺杂类型衬底1上交替设置的第二掺杂类型条12和第一掺杂类型条2，交替设置的第二掺杂类型条12和第一掺杂类型条2上方为两个第二掺杂类型阱区3；所述第二掺杂类型阱区3中分别设置有两个第一掺杂类型重掺杂源区6、以及位于两个第一掺杂类型重掺杂源区6之间的第二掺杂类型欧姆接触区8，两个第一掺杂类型重掺杂源区6和第二掺杂类型欧姆接触区8相互连接；所述第二掺杂类型阱区3上设置有多晶硅栅5，所述多晶栅5下设置有栅氧化层4，所述多晶硅栅5上表面覆盖有介质层9，所述介质层9上表面覆盖有源极金属10；
所述耗尽型超结MOSFET11包括第一掺杂类型衬底1上交替设置的第二掺杂类型条12和第一掺杂类型条2，交替设置的第二掺杂类型条12和第一掺杂类型条2上方为的两个第二掺杂类型阱区3；所述第二掺杂类型阱区3中分别设置有两个第一掺杂类型重掺杂源区6、以及位于两个第一掺杂类型重掺杂源区6之间的第二掺杂类型欧姆接触区8，两个第一掺杂类型重掺杂源区6和第二掺杂类型欧姆接触区8相互连接；第一掺杂类型重掺杂源区6未与第二掺杂类型欧姆接触区8接触的一侧，和第一掺杂类型条2之间设有第一掺杂类型轻掺杂耗尽型沟道7，所述第一掺杂类型轻掺杂耗尽型沟道7从第二掺杂类型阱区3内部上表面延伸到第一掺杂类型条2内部，所述第二掺杂类型阱区3上设置有多晶硅栅5，所述多晶栅5下设置有栅氧化层4，所述多晶硅栅5覆盖有介质层9，所述介质层9上覆盖有源极金属10；
所述隔离结构13包括部分第二掺杂类型阱区3，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区3上表面的部分栅氧化层4、设置在隔离结构区域的厚场氧岛09、设置在厚场氧岛09两侧的对称多晶硅栅5、对称的多晶硅栅部分搭到厚场氧岛09两侧，覆盖了多晶硅栅5及部分厚场氧岛09的介质层9；第二掺杂类型阱区3和第一掺杂类型衬底1之间的厚硅层漂移区中交替设置第二掺杂类型条12和第一掺杂类型条2。
所述的隔离结构漂移区部分通过超结条引入结隔离，完全隔离了增强型超结MOSFET、耗尽型超结MOSFET之间的漏电。
所述的隔离结构表面通过厚场氧岛与对称的多晶硅栅相结合的方式，优化器件隔离区域的表面电场，极大提高器件可靠性。
作为优选方式，所述第二掺杂类型条12通过多次外延与离子注入相结合的方式形成。
作为优选方式，所述第二掺杂类型条12的宽度大于第一掺杂类型条2的宽度。
本发明将增强型、耗尽型器件集成到一起，两个器件共用一个漏极，源极及栅极相互独立，两个器件中间设置有隔离结构，两个器件工作状态相互独立，增强型超结MOSFET在开态工作时，耗尽型超结MOSFET可处于开态，也可处于关断状态，可通过独立的栅极及源极控制器件的工作状态。
本实施例的一种基于超结的集成功率器件的制造方法，包括以下步骤：
步骤1：采用第一掺杂类型衬底1，在其表面生长第一掺杂类型外延层；
步骤2：在第一掺杂类型外延层上制作第二掺杂类型条的区域刻蚀形成沟槽；
步骤3：在步骤2形成的沟槽区域外延填充第二掺杂类型材料，并平坦化，形成第二掺杂类型条12与第一掺杂类型条2；
步骤4：重复步骤2与步骤3，直到达到设计目标要求耐压的漂移区厚度；
步骤5：进行第一掺杂类型掺杂外延，形成第二掺杂类型阱区所需要的外延厚度；
步骤6：对增强型超结MOSFET22、耗尽型超结MOSFET11、隔离结构13及高压终端所在区域注入杂质离子扩散形成第二掺杂类型阱区3；首先，注入前预氧后光刻形成注入窗口，进行杂质离子注入并推阱形成第二掺杂类型阱区3；
步骤7：场氧化，芯片整片氧化，形成隔离结构中的厚场氧岛09；
步骤8：腐蚀厚场氧打开有源区，将芯片内要形成增强型超结MOSFET22、耗尽型超结MOSFET11的区域去除场氧化层；
步骤9：整片JFET注入杂质离子，厚场氧岛09作为掩模，仅仅有源区注入了JFET；
步骤10：形成耗尽型超结MOSFET区域的第一掺杂类型轻掺杂耗尽型沟道区7；首先，注入前预氧并注入杂质离子，注入剂量根据应用对耗尽型超结MOSFET的夹断电压要求及电流能力调节；
步骤11：整片淀积栅氧化层及多晶硅，对多晶硅进行掺杂、刻蚀形成栅电极，耗尽型超结MOSFET与增强型超结MOSFET栅极相互独立；
步骤12：对增强型超结MOSFET、耗尽型超结MOSFET所在区域形成第一掺杂类型重掺杂源区6；注入杂质离子形成第一掺杂类型重掺杂源区6，然后进行推结，刻蚀多余的氧化层；
步骤13：整片淀积绝缘介质层9；
步骤14：对增强型超结MOSFET、耗尽型超结MOSFET所在区域刻蚀形成源极接触孔；
步骤15：进行第二掺杂类型欧姆接触区8的注入前预氧，通过接触孔自对准注入杂质离子形成第二掺杂类型欧姆接触区8，要求注入的剂量低于第一掺杂类型重掺杂源区6的注入剂量；然后进行推结，刻蚀多余的氧化层；
步骤16：淀积形成源极金属10，刻蚀源极金属，要求增强型超结MOSFET和耗尽型超结MOSFET之间源极金属在隔离结构区域断开；
步骤17：进行第一掺杂类型衬底1背部减薄，减薄后淀积漏极金属33。
实施例2
如图2所示，本实施例的一种基于超结的集成功率器件，和实施例1的区别在于：所述第一掺杂类型衬底1，与交替的第二掺杂类型条12和第一掺杂类型条2形成的漂移区之间设有第一掺杂类型掺杂Buffer层01。
实施例3
如图3所示，本实施例的一种基于超结的集成功率器件，和实施例1的区别在于：所述第二掺杂类型阱区3与第二掺杂类型条12结合形成的隔离结构，利用单个完整的介质条19替代。
实施例4
如图4所示，本实施例的一种基于超结的集成功率器件，和实施例1的区别在于：第二掺杂类型条12是通过离子注入并推结形成的。
实施例5
如图5所示，本实施例的一种基于超结的集成功率器件，和实施例1的区别在于：第二掺杂类型条12是通过离子注入并控制推结时间形成离散的第二掺杂类型条12。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种基于超结的集成功率器件，其元胞结构包括第一掺杂类型衬底(1)，其特征在于：所述第一掺杂类型衬底(1)上设置有增强型超结MOSFET(22)、耗尽型超结MOSFET(11)和一个隔离结构(13)，两种超结MOSFET器件共用漏极，所述隔离结构(13)设置于增强型超结MOSFET(22)和耗尽型超结MOSFET(11)之间；所述衬底下方设置有漏极金属(33)；
所述增强型超结MOSFET(22)包括在第一掺杂类型衬底(1)上交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)，交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)上方为两个第二掺杂类型阱区(3)；所述第二掺杂类型阱区(3)中分别设置有两个第一掺杂类型重掺杂源区(6)、以及位于两个第一掺杂类型重掺杂源区(6)之间的第二掺杂类型欧姆接触区(8)，两个第一掺杂类型重掺杂源区(6)和第二掺杂类型欧姆接触区(8)相互连接；所述第二掺杂类型阱区(3)上设置有多晶硅栅(5)，所述多晶栅(5)下设置有栅氧化层(4)，所述多晶硅栅(5)上表面覆盖有介质层(9)，所述介质层(9)上表面覆盖有源极金属(10)；
所述耗尽型超结MOSFET(11)包括第一掺杂类型衬底(1)上交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)，交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)上方为的两个第二掺杂类型阱区(3)；所述第二掺杂类型阱区(3)中分别设置有两个第一掺杂类型重掺杂源区(6)、以及位于两个第一掺杂类型重掺杂源区(6)之间的第二掺杂类型欧姆接触区(8)，两个第一掺杂类型重掺杂源区(6)和第二掺杂类型欧姆接触区(8)相互连接；第一掺杂类型重掺杂源区(6)未与第二掺杂类型欧姆接触区(8)接触的一侧，和第一掺杂类型条(2)之间设有第一掺杂类型轻掺杂耗尽型沟道(7)，所述第一掺杂类型轻掺杂耗尽型沟道(7)从第二掺杂类型阱区(3)内部上表面延伸到第一掺杂类型条(2)内部，所述第二掺杂类型阱区(3)上设置有多晶硅栅(5)，所述多晶栅(5)下设置有栅氧化层(4)，所述多晶硅栅(5)覆盖有介质层(9)，所述介质层(9)上覆盖有源极金属(10)；
所述隔离结构(13)包括部分第二掺杂类型阱区(3)，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区(3)上表面的部分栅氧化层(4)、设置在隔离结构区域的厚场氧岛(09)、设置在厚场氧岛(09)两侧的对称多晶硅栅(5)、对称的多晶硅栅部分搭到厚场氧岛(09)两侧，覆盖了多晶硅栅(5)及部分厚场氧岛(09)的介质层(9)；第二掺杂类型阱区(3)和第一掺杂类型衬底(1)之间的厚硅层漂移区中交替设置第二掺杂类型条(12)和第一掺杂类型条(2)。
2.根据权利要求1所述的基于超结的集成功率器件，其特征在于：所述第一掺杂类型衬底(1)，与交替的第二掺杂类型条(12)和第一掺杂类型条(2)形成的漂移区之间设有第一掺杂类型掺杂Buffer层(01)。
3.根据权利要求1所述的基于超结的集成功率器件，其特征在于：所述第二掺杂类型条(12)通过多次外延与离子注入相结合的方式形成。
4.根据权利要求1所述的基于超结的集成功率器件，其特征在于：所述第二掺杂类型阱区(3)与第二掺杂类型条(12)结合形成的隔离结构，利用单个完整的介质条(19)替代。
5.根据权利要求1所述的基于超结的集成功率器件，其特征在于：所述第二掺杂类型条(12)的宽度大于第一掺杂类型条(2)的宽度。
6.权利要求1所述的基于超结的集成功率器件的制造方法，其特征在于：隔离结构(13)中厚场氧岛(09)上方的多晶硅栅(5)是连接到一起的。
7.权利要求1所述的基于超结的集成功率器件的制造方法，其特征在于包括以下步骤：
步骤1：采用第一掺杂类型衬底(1)，在其表面生长第一掺杂类型外延层；
步骤2：在第一掺杂类型外延层上制作第二掺杂类型条的区域刻蚀形成沟槽；
步骤3：在步骤2形成的沟槽区域外延填充第二掺杂类型材料，并平坦化，形成第二掺杂类型条(12)与第一掺杂类型条(2)；
步骤4：重复步骤2与步骤3，直到达到设计目标要求耐压的漂移区厚度；
步骤5：进行第一掺杂类型掺杂外延，形成第二掺杂类型阱区所需要的外延厚度；
步骤6：对增强型超结MOSFET(22)、耗尽型超结MOSFET(11)、隔离结构(13)所在区域注入杂质离子扩散形成第二掺杂类型阱区(3)；首先，注入前预氧后光刻形成注入窗口，进行杂质离子注入并推阱形成第二掺杂类型阱区(3)；
步骤7：场氧化，芯片整片氧化，形成隔离结构中的厚场氧岛(09)；
步骤8：腐蚀厚场氧打开有源区，将芯片内要形成增强型超结MOSFET(22)、耗尽型超结MOSFET(11)的区域去除场氧化层；
步骤9：整片JFET注入杂质离子，厚场氧岛(09)作为掩模，仅仅有源区注入了JFET；
步骤10：形成耗尽型超结MOSFET区域的第一掺杂类型轻掺杂耗尽型沟道区(7)；首先，注入前预氧并注入杂质离子，注入剂量根据应用对耗尽型超结MOSFET的夹断电压要求及电流能力调节；
步骤11：整片淀积栅氧化层及多晶硅，对多晶硅进行掺杂、刻蚀形成栅电极，耗尽型超结MOSFET与增强型超结MOSFET栅极相互独立；
步骤12：对增强型超结MOSFET、耗尽型超结MOSFET所在区域形成第一掺杂类型重掺杂源区(6)；注入杂质离子形成第一掺杂类型重掺杂源区(6)，然后进行推结，刻蚀多余的氧化层；
步骤13：整片淀积绝缘介质层(9)；
步骤14：对增强型超结MOSFET、耗尽型超结MOSFET所在区域刻蚀形成源极接触孔；
步骤15：进行第二掺杂类型欧姆接触区(8)的注入前预氧，通过接触孔自对准注入杂质离子形成第二掺杂类型欧姆接触区(8)，要求注入的剂量低于第一掺杂类型重掺杂源区(6)的注入剂量；然后进行推结，刻蚀多余的氧化层；
步骤16：淀积形成源极金属(10)，刻蚀源极金属，要求增强型超结MOSFET和耗尽型超结MOSFET之间源极金属在隔离结构区域断开；
步骤17：进行第一掺杂类型衬底(1)背部减薄，减薄后淀积漏极金属(33)。
8.权利要求7所述的基于超结的集成功率器件的制造方法，其特征在于：第二掺杂类型条(12)是通过离子注入并推结形成的。
9.权利要求7所述的基于超结的集成功率器件的制造方法，其特征在于：第二掺杂类型条(12)是通过离子注入并控制推结时间形成离散的第二掺杂类型条(12)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810394937.XA CN108389895B (zh) | 2018-04-27 | 2018-04-27 | 基于超结的集成功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810394937.XA CN108389895B (zh) | 2018-04-27 | 2018-04-27 | 基于超结的集成功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108389895A true CN108389895A (zh) | 2018-08-10 |
| CN108389895B CN108389895B (zh) | 2021-09-07 |
Family
ID=63065019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810394937.XA Active CN108389895B (zh) | 2018-04-27 | 2018-04-27 | 基于超结的集成功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389895B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110212015A (zh) * | 2019-04-30 | 2019-09-06 | 上海功成半导体科技有限公司 | 超结器件结构及其制备方法 |
| CN111968973A (zh) * | 2020-08-28 | 2020-11-20 | 电子科技大学 | 一种bcd半导体器件 |
| CN113659011A (zh) * | 2021-10-19 | 2021-11-16 | 茂睿芯（深圳）科技有限公司 | 基于超结mosfet的集成器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050045922A1 (en) * | 2003-08-28 | 2005-03-03 | Infineon Technologies Ag | Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it |
| US20120169262A1 (en) * | 2010-12-28 | 2012-07-05 | Rohm Co., Ltd. | Semiconductor device, method of manufacturing the same, and power module |
| CN103579233A (zh) * | 2012-08-03 | 2014-02-12 | 英飞凌科技德累斯顿有限责任公司 | 半导体器件以及用于制造半导体器件的方法 |
| CN103872137A (zh) * | 2014-04-04 | 2014-06-18 | 厦门元顺微电子技术有限公司 | 增强型、耗尽型和电流感应集成vdmos功率器件 |
| US9899508B1 (en) * | 2016-10-10 | 2018-02-20 | Stmicroelectronics S.R.L. | Super junction semiconductor device for RF applications, linear region operation and related manufacturing process |
-
2018
- 2018-04-27 CN CN201810394937.XA patent/CN108389895B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050045922A1 (en) * | 2003-08-28 | 2005-03-03 | Infineon Technologies Ag | Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it |
| US20120169262A1 (en) * | 2010-12-28 | 2012-07-05 | Rohm Co., Ltd. | Semiconductor device, method of manufacturing the same, and power module |
| CN103579233A (zh) * | 2012-08-03 | 2014-02-12 | 英飞凌科技德累斯顿有限责任公司 | 半导体器件以及用于制造半导体器件的方法 |
| CN103872137A (zh) * | 2014-04-04 | 2014-06-18 | 厦门元顺微电子技术有限公司 | 增强型、耗尽型和电流感应集成vdmos功率器件 |
| US9899508B1 (en) * | 2016-10-10 | 2018-02-20 | Stmicroelectronics S.R.L. | Super junction semiconductor device for RF applications, linear region operation and related manufacturing process |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110212015A (zh) * | 2019-04-30 | 2019-09-06 | 上海功成半导体科技有限公司 | 超结器件结构及其制备方法 |
| CN111968973A (zh) * | 2020-08-28 | 2020-11-20 | 电子科技大学 | 一种bcd半导体器件 |
| CN111968973B (zh) * | 2020-08-28 | 2023-09-22 | 电子科技大学 | 一种bcd半导体器件 |
| CN113659011A (zh) * | 2021-10-19 | 2021-11-16 | 茂睿芯（深圳）科技有限公司 | 基于超结mosfet的集成器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108389895B (zh) | 2021-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110459599A (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| CN109192779A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN109037337A (zh) | 一种功率半导体器件及制造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN114823872B (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN106158973A (zh) | 一种积累型dmos | |
| CN108389895A (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN116721925B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN106098777A (zh) | 一种分裂栅积累型dmos器件 | |
| CN105977302A (zh) | 一种具有埋层结构的槽栅型mos | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN108598166B (zh) | 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 | |
| CN105895671A (zh) | 超低功耗半导体功率器件及制备方法 | |
| CN113948578A (zh) | 一种集成了mps二极管的碳化硅mosfet | |
| CN114141621A (zh) | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN109148566A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN205564758U (zh) | 超低功耗半导体功率器件 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN107785427A (zh) | 垂直双扩散金属氧化物半导体器件及其制备方法 | |
| CN102945799A (zh) | 纵向功率半导体器件的制造方法 | |
| CN106057906B (zh) | 一种具有p型埋层的积累型dmos | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN114171588A (zh) | 双向导通槽栅功率mos器件结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |