CN108598166B - 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 - Google Patents
基于超结自隔离的耗尽型增强型集成功率器件及制造方法 Download PDFInfo
- Publication number
- CN108598166B CN108598166B CN201810395835.XA CN201810395835A CN108598166B CN 108598166 B CN108598166 B CN 108598166B CN 201810395835 A CN201810395835 A CN 201810395835A CN 108598166 B CN108598166 B CN 108598166B
- Authority
- CN
- China
- Prior art keywords
- doping type
- region
- type
- doping
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 210000003850 cellular structure Anatomy 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000000407 epitaxy Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种基于超结自隔离的耗尽型增强型集成功率器件及其制造方法，其元胞结构包括第一掺杂类型衬底，第一掺杂类型衬底上设置有增强型超结MOSFET、耗尽型超结MOSFET和一个隔离结构，两种超结MOSFET器件共用漏极，隔离结构设置于增强型超结MOSFET和耗尽型超结MOSFET之间；本发明在传统的集成功率器件中引入介质岛与超结，介质岛可以作为掩模板通过自对准形成耗尽型沟道，在传统的耗尽型功率器件工艺流程的基础上节省一张版次，介质岛位于两个相邻的第二掺杂类型阱区之间的上表面位置，可以有效降低增强型超结MOSFET器件的栅电容，进一步改善增强型超结功率器件的开关特性。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种基于超结自隔离的耗尽型增强型集成功率器件及制造方法。
背景技术
功率器件是现代电力电子应用的核心器件，快速发展的电力电子技术要求功率器件具有较低的开关损耗与较高的阻断电压，但导通电阻与击穿电压及开关损耗之间的牵制作用限制了功率VDMOS器件的发展与应用。超结MOSFET具有开关速度快，导通电阻低，阻断电压高的特点，良好的符合了现代电力电子技术对功率器件的要求，超结功率器件包括了增强型和耗尽型，相较传统的功率器件，他们具有更低的功耗。因此超结功率器件在驱动电路及充电器等产品上得到广泛应用，但现有的功率器件在产品应用时多采用独立封装的超结功率器件，或者是集成的传统功率器件，这样，不仅占用面积大，漏电大，器件本身性能会相互影响；且制造工艺复杂，成本较高。此外，传统的耗尽型器件，其沟道多采用掩模板的方式形成，这种方式形成的耗尽型沟道器件结构通常由于工艺偏差，及器件结构本身问题会造成器件可靠性降低，沟道不易夹断。因此，并将其具有良好特性的增强型、耗尽型超结功率器件通过集成技术集成到一起，并能保证单个器件本身的特性不变，甚至进一步提高是功率器件市场的需求。
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于超结自隔离的介质岛耗尽型增强型集成功率器件，能有效的降低生产成本，提高功率器件性能，同时进一步提升功率器件应用电路中的集成度和小型化。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于超结自隔离的介质岛耗尽型增强型集成功率器件，能有效的降低生产成本，提高功率器件性能，同时进一步提升功率器件应用电路中的集成度和小型化。
为实现上述发明目的，本发明技术方案如下：
一种基于超结自隔离的耗尽型增强型集成功率器件，其元胞结构包括第一掺杂类型衬底，所述第一掺杂类型衬底上设置有增强型超结MOSFET、耗尽型超结MOSFET和一个隔离结构，两种超结MOSFET器件共用漏极，所述隔离结构设置于增强型超结MOSFET和耗尽型超结MOSFET之间，所述的第一掺杂类型衬底下方覆盖有漏极金属；
所述增强型超结MOSFET包括在第一掺杂类型衬底上交替设置的第二掺杂类型条和第一掺杂类型条，交替设置的第二掺杂类型条和第一掺杂类型条上方的两个第二掺杂类型阱区，所述第二掺杂类型阱中分别设置有相互连接的第一掺杂类型重掺杂源区和第二掺杂类型欧姆接触区；两个相邻第二掺杂类型阱区之间的一部分上表面上设置有介质岛，所述介质岛上表面设置有多晶硅栅，所述多晶硅栅上表面覆盖有介质层，所述介质层上表面覆盖有源极金属；
所述耗尽型超结MOSFET包括在第一掺杂类型衬底上交替设置的第二掺杂类型条和第一掺杂类型条，交替设置的第二掺杂类型条和第一掺杂类型条上方的两个第二掺杂类型阱区；所述第二掺杂类型阱区中分别设置有相互连接的第一掺杂类型重掺杂源区和第二掺杂类型欧姆接触区，所述第二掺杂类型阱区上设置有部分第一掺杂类型轻掺杂耗尽型沟道，所述第一掺杂类型轻掺杂耗尽型沟道连接第二掺杂类型阱区中的第一掺杂类型重掺杂源区与所述第一掺杂类型条，所述第二掺杂类型阱区上设置有多晶硅栅，所述多晶栅下方设置有栅氧化层，位于两个相邻第二掺杂类型阱区之间的一部分上表面上设置有介质岛，所述多晶硅栅上表面覆盖有介质层，所述介质层上覆盖有源极金属；
所述器件隔离结构包括部分第二掺杂类型阱区，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区上表面的部分栅氧化层，设置在隔离结构区域的介质岛、设置在介质岛两侧的多晶硅栅、对称的多晶硅栅部分搭到介质岛两侧，覆盖了多晶硅栅及部分介质岛的介质层；第二掺杂类型阱区和第一掺杂类型衬底之间的厚硅层漂移区中交替设置第二掺杂类型条和第一掺杂类型条。
作为优选方式，所述第一掺杂类型衬底，与交替的第二掺杂类型条和第一掺杂类型条形成的漂移区之间设有第一掺杂类型Buffer层。
作为优选方式，所述第二掺杂类型条通过多次外延与离子注入相结合的方式形成。
作为优选方式，所述第二掺杂类型阱区与第二掺杂类型条结合形成的隔离结构，利用单个完整的介质条替代。
作为优选方式，所述第二掺杂类型条的宽度大于第一掺杂类型条的宽度。
作为优选方式，隔离结构中位于介质岛上方的多晶硅栅连接到一起。
所述的隔离结构漂移区部分通过超结条引入结隔离，完全隔离了增强型超结MOSFET、耗尽型超结MOSFET之间的漏电。
所述的隔离结构表面通过厚场氧与对称的多晶硅栅相结合的方式，优化器件隔离区域的表面电场，极大提高器件可靠性。
为实现上述发明目的，本发明还提供一种所述的基于超结自隔离的耗尽型增强型集成功率器件的制造方法，包括以下步骤：
步骤1：采用第一掺杂类型硅片作为衬底，在其表面进行第一掺杂类型外延，形成第一掺杂类型掺杂外延层；
步骤2：制作第二掺杂类型条的区域刻蚀形成沟槽；
步骤3：在步骤2形成的沟槽区域外延填充第二掺杂类型材料，并平坦化；
步骤4：重复步骤2与步骤3，直到达到设计要求耐压的漂移区厚度；
步骤5：进行第一掺杂类型外延；
步骤6：对增强型超结MOSFET、耗尽型超结MOSFET及隔离结构所在区域形成第二掺杂类型阱区；注入前预氧，光刻形成第二掺杂类型阱区注入窗口并离子注入，然后进行第二掺杂类型阱区推阱，刻蚀多余氧化层；
步骤7：整片JFET注入，场氧化层作为掩模，仅仅有源区注入JFET；
步骤8：场氧化；
步骤9：腐蚀开有源区，将芯片内除介质岛区域外要形成增强管、耗尽管区域去除场氧化层，在需要介质岛的区域形成图形化的介质岛；
步骤10：对耗尽型超结MOSFET区域进行第一掺杂类型轻掺杂耗尽型沟道注入前预氧、进行离子注入，注入剂量根据不同的夹断电压及电流能力调节，进行推结，刻蚀多余氧化层；
步骤11：整片淀积栅氧化层及多晶硅栅，对多晶硅进行掺杂、刻蚀形成栅电极；
步骤12：对增强型超结MOSFET、耗尽型超结MOSFET所在区域形成第一掺杂类型重掺杂源区；注入前预氧，离子注入形成第一掺杂类型重掺杂，然后进行推结，刻蚀多余的氧化层；
步骤13：整片淀积形成介质层；
步骤14：对增强型超结MOSFET、耗尽型超结MOSFET所在区域刻蚀形成源极接触孔；
步骤15：进行第二掺杂类型欧姆接触区的注入前预氧，通过接触孔自对准离子注入形成第二掺杂类型重掺杂区，要求注入的剂量低于步骤12中的第一掺杂类型重掺杂的注入剂量。然后进行推结，刻蚀多余的氧化层；
步骤16：淀积形成源极金属，刻蚀源极金属，要求增强型超结MOSFET和耗尽型超结MOSFET之间源极金属在隔离结构区域断开；
步骤17：进行衬底背部减薄，减薄后淀积漏极金属。
作为优选方式，第二掺杂类型条是通过离子注入并推结形成的。
作为优选方式，第二掺杂类型条是通过离子注入并控制推结时间形成离散的第二掺杂类型条，隔离结构利用单个完整的介质条形成。
本发明的有益效果如下：
本发明在传统的集成功率器件中引入介质岛与超结，一方面，介质岛可以作为掩模板通过自对准形成耗尽型沟道，在传统的耗尽型功率器件工艺流程的基础上节省一张版次，此外，介质岛位于两个相邻的第二掺杂类型阱区之间的上表面位置，可以有效降低增强型超结MOSFET器件的栅电容，进一步改善增强型超结功率器件的开关特性。另一方面，超结条在漂移区中形成PN结，具有天然的自隔离作用，在集成时，不需要额外的隔离结构的引入，大大降低了集成电路的面积，且由于PN结纵向分布于整个漂移区中，可达到完全隔离的作用，在表面处部分第二掺杂类型阱区与多晶硅场版、介质岛相结合，能有效防止器件表面发生穿通，可靠性高。本发明具有高性能，高兼容性，高可靠性，低成本等特点。
在传统的集成功率器件中引入介质岛，利用介质岛作为掩模，自对准注入形成耗尽型功率器件的沟道，有利于提升耗尽型功率器件可靠性，同时介质岛的存在对增强型功率器件的开关特性也具有良好提升。
用基于超结的集成功率器件代替传统的集成功率器件，在漂移区中采用交替排列的第二掺杂类型/第一掺杂类型条结构，引入横向结，调制器件纵向耐压，同时，漂移区中由于第二掺杂类型条对第一掺杂类型条具有辅助耗尽的作用，使得第一掺杂类型条掺杂浓度在保证耐压不变的条件下可以显著增加，使得器件比导通电阻降低，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的，且超结形成的交替第二掺杂类型/第一掺杂类型条具有天然隔离的作用，能够将集成到一起的增强型、耗尽型超结MOSFET完全隔离，相较于传统的集成功率器件中单纯利用阱隔离而言，直插到衬底的第二掺杂类型条能完全阻隔两个器件之间的漏电，由于第二掺杂类型条与第一掺杂类型外延形成的结隔离作用较强，隔离结构的横向尺寸可以减小，极大的缩小了芯片面积，最终达到降低器件成本的目的。本发明提出的基于超结自隔离的介质岛增强型、耗尽型集成超结MOSFET功率器件，不仅能在工艺兼容的条件下节省一张掩模板，同时能提高增强型、耗尽型器件本身的电流能力、耐压能力、开关态特性；而且还利用超结器件本身的结构解决了将增强型、耗尽型器件集成在一起面临的隔离、可靠性问题，降低器件生产成本的同时，还提高了芯片的可集成度及可小型化。
附图说明
图1是本发明实施例1的一种基于超结自隔离的集成全超结功率器件结构示意图；
图2是本发明实施例2的一种基于超结自隔离的集成半超结功率器件结构示意图；
图3是本发明实施例3的一种基于介质隔离的集成全超结功率器件结构示意图；
图4是本发明实施例4的一种基于超结自隔离的集成全超结功率器件结构示意图；
图5是本发明实施例5的一种基于介质隔离的集成全超结功率器件结构示意图；
其中，1为第一掺杂类型衬底，01为第一掺杂类型Buffer层，2为第一掺杂类型条，3为第二掺杂类型阱区，4为栅氧化层，5为多晶硅栅，6为第一掺杂类型重掺杂源区，7为第一掺杂类型轻掺杂耗尽型沟道，8为第二掺杂类型欧姆接触区，9为介质层，09为介质岛，10为源极金属，11为耗尽型超结MOSFET，12为第二掺杂类型条，13为隔离结构，22为增强型超结MOSFET，19为介质条，33为漏极金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图1所示，一种基于超结自隔离的耗尽型增强型集成功率器件，其元胞结构包括第一掺杂类型衬底1，其特征在于：所述第一掺杂类型衬底1上设置有增强型超结MOSFET22、耗尽型超结MOSFET11和一个隔离结构13，两种超结MOSFET器件共用漏极，所述隔离结构13设置于增强型超结MOSFET22和耗尽型超结MOSFET11之间，所述第一掺杂类型衬底下方覆盖有漏极金属33；
所述增强型超结MOSFET22包括在第一掺杂类型衬底1上交替设置的第二掺杂类型条12和第一掺杂类型条2，交替设置的第二掺杂类型条12和第一掺杂类型条2上方的两个第二掺杂类型阱区3，所述第二掺杂类型阱3中分别设置有相互连接的第一掺杂类型重掺杂源区6和第二掺杂类型欧姆接触区8；两个相邻第二掺杂类型阱区3之间的一部分上表面上设置有介质岛09，所述介质岛09上表面设置有多晶硅栅5，所述多晶硅栅5上表面覆盖有介质层9，所述介质层9上表面覆盖有源极金属10；
所述耗尽型超结MOSFET11包括在第一掺杂类型衬底1上交替设置的第二掺杂类型条12和第一掺杂类型条2，交替设置的第二掺杂类型条12和第一掺杂类型条2上方的两个第二掺杂类型阱区3；所述第二掺杂类型阱区3中分别设置有相互连接的第一掺杂类型重掺杂源区6和第二掺杂类型欧姆接触区8，所述第二掺杂类型阱区3上设置有部分第一掺杂类型轻掺杂耗尽型沟道7，所述第一掺杂类型轻掺杂耗尽型沟道7连接第二掺杂类型阱区3中的第一掺杂类型重掺杂源区6与所述第一掺杂类型条2，所述第二掺杂类型阱区3上设置有多晶硅栅5，所述多晶栅5下方设置有栅氧化层4，位于两个相邻第二掺杂类型阱区3之间的一部分上表面上设置有介质岛09，所述多晶硅栅5上表面覆盖有介质层9，所述介质层9上覆盖有源极金属10；
所述器件隔离结构包括部分第二掺杂类型阱区3，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区3上表面的部分栅氧化层4，设置在隔离结构区域的介质岛09、设置在介质岛09两侧的多晶硅栅5、对称的多晶硅栅部分搭到介质岛09两侧，覆盖了多晶硅栅5及部分介质岛09的介质层9；第二掺杂类型阱区3和第一掺杂类型衬底1之间的厚硅层漂移区中交替设置第二掺杂类型条12和第一掺杂类型条2。
所述的隔离结构漂移区部分通过超结条引入结隔离，完全隔离了增强型超结MOSFET、耗尽型超结MOSFET之间的漏电。
所述的隔离结构表面通过厚场氧与对称的多晶硅栅相结合的方式，优化器件隔离区域的表面电场，极大提高器件可靠性。
作为优选方式，所述第二掺杂类型条12通过多次外延与离子注入相结合的方式形成。
作为优选方式，所述第二掺杂类型条12的宽度大于第一掺杂类型条2的宽度。
本发明将介质岛增强型、耗尽型器件集成到一起，两个器件共用一个漏极，源极及栅极相互独立，两个器件中间设置有隔离结构，两个器件工作状态相互独立，介质岛增强型超结MOSFET在开态工作时，介质岛耗尽型超结MOSFET可处于开态，也可处于关断状态，可通过独立的栅极及源极控制器件的工作状态。
本实施例的一种基于超结自隔离的耗尽型增强型集成功率器件的制造方法，包括以下步骤：
步骤1：采用第一掺杂类型硅片作为衬底，在其表面进行第一掺杂类型外延，形成第一掺杂类型掺杂外延层；
步骤2：制作第二掺杂类型条的区域刻蚀形成沟槽；
步骤3：在步骤2形成的沟槽区域外延填充第二掺杂类型材料，并平坦化；
步骤4：重复步骤2与步骤3，直到达到设计要求耐压的漂移区厚度；
步骤5：进行第一掺杂类型外延；
步骤6：对增强型超结MOSFET、耗尽型超结MOSFET及隔离结构所在区域形成第二掺杂类型阱区3；注入前预氧，光刻形成第二掺杂类型阱区注入窗口并离子注入，然后进行第二掺杂类型阱区推阱，刻蚀多余氧化层；
步骤7：整片JFET注入，场氧化层作为掩模，仅仅有源区注入JFET；
步骤8：场氧化；
步骤9：腐蚀开有源区，将芯片内除介质岛区域外要形成增强管、耗尽管区域去除场氧化层，在需要介质岛的区域形成图形化的介质岛09；
步骤10：对耗尽型超结MOSFET区域进行第一掺杂类型轻掺杂耗尽型沟道7注入前预氧、进行离子注入，注入剂量根据不同的夹断电压及电流能力调节，进行推结，刻蚀多余氧化层；
步骤11：整片淀积栅氧化层4及多晶硅栅5，对多晶硅进行掺杂、刻蚀形成栅电极；
步骤12：对增强型超结MOSFET、耗尽型超结MOSFET所在区域形成第一掺杂类型重掺杂源区6；注入前预氧，离子注入形成第一掺杂类型重掺杂，然后进行推结，刻蚀多余的氧化层；
步骤13：整片淀积形成介质层9；
步骤14：对增强型超结MOSFET、耗尽型超结MOSFET所在区域刻蚀形成源极接触孔；
步骤15：进行第二掺杂类型欧姆接触区8的注入前预氧，通过接触孔自对准离子注入形成第二掺杂类型重掺杂区，要求注入的剂量低于步骤12中的第一掺杂类型重掺杂的注入剂量。然后进行推结，刻蚀多余的氧化层；
步骤16：淀积形成源极金属，刻蚀源极金属10，要求增强型超结MOSFET和耗尽型超结MOSFET之间源极金属在隔离结构区域断开；
步骤17：进行衬底背部减薄，减薄后淀积漏极金属33。
实施例2
如图2所示，本实施例的一种基于超结自隔离的耗尽型增强型集成功率器件，和实施例1的区别在于：所述第一掺杂类型衬底1，与交替的第二掺杂类型条12和第一掺杂类型条2形成的漂移区之间设有第一掺杂类型掺杂Buffer层01。
实施例3
如图3所示，本实施例的一种基于超结自隔离的耗尽型增强型集成功率器件，和实施例1的区别在于：所述第二掺杂类型阱区3与第二掺杂类型条12结合形成的隔离结构，利用单个完整的介质条19替代。
实施例4
如图4所示，本实施例的一种基于超结自隔离的耗尽型增强型集成功率器件，和实施例1的区别在于：第二掺杂类型条12是通过离子注入并推结形成的。
实施例5
如图5所示，本实施例的一种基于超结自隔离的耗尽型增强型集成功率器件，和实施例1的区别在于：第二掺杂类型条12是通过离子注入并控制推结时间形成离散的第二掺杂类型条12，隔离结构利用单个完整的介质条19形成。通过控制推结时间使得第二掺杂类型条形成岛状掺杂，进一步增大导电面积。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种基于超结自隔离的耗尽型增强型集成功率器件，其元胞结构包括第一掺杂类型衬底(1)，其特征在于：所述第一掺杂类型衬底(1)上设置有增强型超结MOSFET(22)、耗尽型超结MOSFET(11)和一个隔离结构(13)，两种超结MOSFET器件共用漏极，所述隔离结构(13)设置于增强型超结MOSFET(22)和耗尽型超结MOSFET(11)之间，所述第一掺杂类型衬底下方覆盖有漏极金属(33)；
所述增强型超结MOSFET(22)包括在第一掺杂类型衬底(1)上交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)，交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)上方的两个第二掺杂类型阱区(3)，所述第二掺杂类型阱(3)中分别设置有相互连接的第一掺杂类型重掺杂源区(6)和第二掺杂类型欧姆接触区(8)；两个相邻第二掺杂类型阱区(3)之间的一部分上表面上设置有介质岛(09)，所述介质岛(09)上表面设置有多晶硅栅(5)，所述多晶硅栅(5)上表面覆盖有介质层(9)，所述介质层(9)上表面覆盖有源极金属(10)；
所述耗尽型超结MOSFET(11)包括在第一掺杂类型衬底(1)上交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)，交替设置的第二掺杂类型条(12)和第一掺杂类型条(2)上方的两个第二掺杂类型阱区(3)；所述第二掺杂类型阱区(3)中分别设置有相互连接的第一掺杂类型重掺杂源区(6)和第二掺杂类型欧姆接触区(8)，所述第二掺杂类型阱区(3)上设置有部分第一掺杂类型轻掺杂耗尽型沟道(7)，所述第一掺杂类型轻掺杂耗尽型沟道(7)连接第二掺杂类型阱区(3)中的第一掺杂类型重掺杂源区(6)与所述第一掺杂类型条(2)，所述第二掺杂类型阱区(3)上设置有多晶硅栅(5)，所述多晶硅栅(5)下方设置有栅氧化层(4)，位于两个相邻第二掺杂类型阱区(3)之间的一部分上表面上设置有介质岛(09)，所述多晶硅栅(5)上表面覆盖有介质层(9)，所述介质层(9)上覆盖有源极金属(10)；
所述隔离结构包括部分第二掺杂类型阱区(3)，设置在增强型超结MOSFET、耗尽型超结MOSFET的半个第二掺杂类型阱区(3)上表面的部分栅氧化层(4)，设置在隔离结构区域的介质岛(09)、设置在介质岛(09)两侧的多晶硅栅(5)、对称的多晶硅栅部分搭到介质岛(09)两侧，覆盖了多晶硅栅(5)及部分介质岛(09)的介质层(9)；第二掺杂类型阱区(3)和第一掺杂类型衬底(1)之间的厚硅层漂移区中交替设置第二掺杂类型条(12)和第一掺杂类型条(2)；
介质岛作为掩模板通过自对准形成耗尽型沟道。
2.根据权利要求1所述的基于超结自隔离的耗尽型增强型集成功率器件，其特征在于：所述第一掺杂类型衬底(1)，与交替的第二掺杂类型条(12)和第一掺杂类型条(2)形成的漂移区之间设有第一掺杂类型Buffer层(01)。
3.根据权利要求1所述的基于超结自隔离的耗尽型增强型集成功率器件，其特征在于：所述第二掺杂类型条(12)通过多次外延与离子注入相结合的方式形成。
4.根据权利要求1所述的基于超结自隔离的耗尽型增强型集成功率器件，其特征在于：所述第二掺杂类型阱区(3)与第二掺杂类型条(12)结合形成的隔离结构，利用单个完整的介质条(19)替代。
5.根据权利要求1所述的基于超结自隔离的耗尽型增强型集成功率器件，其特征在于：所述第二掺杂类型条(12)的宽度大于第一掺杂类型条(2)的宽度。
6.权利要求1所述的基于超结自隔离的耗尽型增强型集成功率器件，其特征在于：隔离结构(13)中位于介质岛(09)上方的多晶硅栅(5)连接到一起。
7.权利要求1所述的基于超结自隔离的耗尽型增强型集成功率器件的制造方法，其特征在于包括以下步骤：
步骤1：采用第一掺杂类型硅片作为衬底，在其表面进行第一掺杂类型外延，形成第一掺杂类型掺杂外延层；
步骤2：制作第二掺杂类型条的区域刻蚀形成沟槽；
步骤3：在步骤2形成的沟槽区域外延填充第二掺杂类型材料，并平坦化；
步骤4：重复步骤2与步骤3，直到达到设计要求耐压的漂移区厚度；
步骤5：进行第一掺杂类型外延；
步骤6：对增强型超结MOSFET、耗尽型超结MOSFET及隔离结构所在区域形成第二掺杂类型阱区(3)；注入前预氧，光刻形成第二掺杂类型阱区注入窗口并离子注入，然后进行第二掺杂类型阱区推阱，刻蚀多余氧化层；
步骤7：整片JFET注入，场氧化层作为掩模，仅仅有源区注入JFET；
步骤8：场氧化；
步骤9：腐蚀开有源区，将芯片内除介质岛区域外要形成增强型、耗尽型的区域去除场氧化层，在需要介质岛的区域形成图形化的介质岛(09)；
步骤10：对耗尽型超结MOSFET区域进行第一掺杂类型轻掺杂耗尽型沟道(7)注入前预氧、进行离子注入，注入剂量根据不同的夹断电压及电流能力调节，进行推结，刻蚀多余氧化层；
步骤11：整片淀积栅氧化层(4)及多晶硅栅(5)，对多晶硅进行掺杂、刻蚀形成栅电极；
步骤12：对增强型超结MOSFET、耗尽型超结MOSFET所在区域形成第一掺杂类型重掺杂源区(6)；注入前预氧，离子注入形成第一掺杂类型重掺杂，然后进行推结，刻蚀多余的氧化层；
步骤13：整片淀积形成介质层(9)；
步骤14：对增强型超结MOSFET、耗尽型超结MOSFET所在区域刻蚀形成源极接触孔；
步骤15：进行第二掺杂类型欧姆接触区(8)的注入前预氧，通过接触孔自对准离子注入形成第二掺杂类型重掺杂区，要求注入的剂量低于步骤12中的第一掺杂类型重掺杂的注入剂量；然后进行推结，刻蚀多余的氧化层；
步骤16：淀积形成源极金属，刻蚀源极金属(10)，要求增强型超结MOSFET和耗尽型超结MOSFET之间源极金属在隔离结构区域断开；
步骤17：进行衬底背部减薄，减薄后淀积漏极金属(33)。
8.根据权利要求7所述的基于超结自隔离的耗尽型增强型集成功率器件的制造方法，其特征在于：第二掺杂类型条(12)是通过离子注入并推结形成的。
9.权利要求7所述的基于超结自隔离的耗尽型增强型集成功率器件的制造方法，其特征在于：第二掺杂类型条(12)是通过离子注入并控制推结时间形成离散的第二掺杂类型条(12)，隔离结构利用单个完整的介质条(19)形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810395835.XA CN108598166B (zh) | 2018-04-27 | 2018-04-27 | 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810395835.XA CN108598166B (zh) | 2018-04-27 | 2018-04-27 | 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108598166A CN108598166A (zh) | 2018-09-28 |
| CN108598166B true CN108598166B (zh) | 2021-07-02 |
Family
ID=63610908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810395835.XA Active CN108598166B (zh) | 2018-04-27 | 2018-04-27 | 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108598166B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111463281B (zh) * | 2020-03-30 | 2021-08-17 | 南京华瑞微集成电路有限公司 | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 |
| TWI826067B (zh) * | 2022-10-25 | 2023-12-11 | 世界先進積體電路股份有限公司 | 半導體裝置 |
| CN115763522B (zh) * | 2022-11-14 | 2023-10-10 | 中芯越州集成电路制造(绍兴)有限公司 | Mosfet器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202205755U (zh) * | 2011-07-26 | 2012-04-25 | 无锡新洁能功率半导体有限公司 | 具有超结结构的平面型功率mosfet器件 |
| CN103872137A (zh) * | 2014-04-04 | 2014-06-18 | 厦门元顺微电子技术有限公司 | 增强型、耗尽型和电流感应集成vdmos功率器件 |
| CN107591448A (zh) * | 2016-07-07 | 2018-01-16 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10340131B4 (de) * | 2003-08-28 | 2005-12-01 | Infineon Technologies Ag | Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung |
-
2018
- 2018-04-27 CN CN201810395835.XA patent/CN108598166B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202205755U (zh) * | 2011-07-26 | 2012-04-25 | 无锡新洁能功率半导体有限公司 | 具有超结结构的平面型功率mosfet器件 |
| CN103872137A (zh) * | 2014-04-04 | 2014-06-18 | 厦门元顺微电子技术有限公司 | 增强型、耗尽型和电流感应集成vdmos功率器件 |
| CN107591448A (zh) * | 2016-07-07 | 2018-01-16 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108598166A (zh) | 2018-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211333B2 (en) | Scalable SGT structure with improved FOM | |
| US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
| CN111048587B (zh) | 沟槽栅耗尽型vdmos器件及其制造方法 | |
| KR102248307B1 (ko) | 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템 | |
| CN108598166B (zh) | 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN111244185B (zh) | 一种鳍式横向双扩散功率器件 | |
| CN108389895B (zh) | 基于超结的集成功率器件及其制造方法 | |
| US20230129440A1 (en) | Semiconductor device and manufacturing method | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN113851523B (zh) | 一种屏蔽栅mosfet及制作方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN115274859B (zh) | Ldmos晶体管及其制造方法 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN112397507B (zh) | 横向双扩散晶体管及其制造方法 | |
| CN109166925B (zh) | 一种垂直型功率半导体器件及其制造方法 | |
| CN112993021B (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| CN107863343B (zh) | 平面mos器件及其制造方法 | |
| CN112750911A (zh) | 一种三向电场可控的ldmos及其制备方法 | |
| CN112466955A (zh) | 一种具有体内导电沟道的薄层soi-ldmos器件 | |
| CN114068526A (zh) | 半导体功率器件 | |
| CN107275333B (zh) | Sonos非挥发性存储器工艺中的dmos器件及制造方法 | |
| CN113410299A (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |