CN201374335Y - 集成纵向沟道soi ldmos器件单元 - Google Patents

集成纵向沟道soi ldmos器件单元 Download PDF

Info

Publication number
CN201374335Y
CN201374335Y CN200920116437U CN200920116437U CN201374335Y CN 201374335 Y CN201374335 Y CN 201374335Y CN 200920116437 U CN200920116437 U CN 200920116437U CN 200920116437 U CN200920116437 U CN 200920116437U CN 201374335 Y CN201374335 Y CN 201374335Y
Authority
CN
China
Prior art keywords
area
dielectric layer
gate dielectric
region
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200920116437U
Other languages
English (en)
Inventor
张海鹏
张亮
苏步春
张帆
刘国华
徐丽燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Hangzhou Electronic Science and Technology University
Original Assignee
Hangzhou Electronic Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Electronic Science and Technology University filed Critical Hangzhou Electronic Science and Technology University
Priority to CN200920116437U priority Critical patent/CN201374335Y/zh
Application granted granted Critical
Publication of CN201374335Y publication Critical patent/CN201374335Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本实用新型涉及集成纵向沟道SOI LDMOS器件单元。现有技术限制了器件结构与主要电学特性的改善。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本实用新型将集成SOI LDMOS的沟道方向由横向变为纵向，增加了纵向栅场板，同时将表面漏极变为体漏极，横向栅场板被源场板取代，消除了器件导通时通态电流向漂移区正表面集中的不良效应，降低了扩展电阻，改善了漂移区电导调制效应，提高了态电流，降低了通态电阻和通态压降，从而降低了通态功耗，基本消除器件层纵向耐压限制，减小芯片面积，改善器件耐高温特性。

Description

集成纵向沟道SOI LDMOS器件单元
技术领域
本实用新型属于微电子技术领域，涉及一种集成纵向沟道(VC)SOI(绝缘层上半导体)LDMOS(横向双注入金属-氧化物-半导体场效应晶体管)器件单元。
背景技术
SOI LDMOS器件由于其较小的体积、重量，较高的工作频率、温度和较强的抗辐照能力，较低的成本和较高的可靠性，作为无触点高频功率电子开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子和射频通信等技术领域具有广泛应用。常规SOInLDMOS是在SOI衬底的n-漂移区上形成场氧化层；在近源极端采用双离子注入多晶硅自对准掺杂技术形成短沟道nMOSFET及多晶硅栅场板，附加p+离子注入掺杂实现p-well接触；由多晶硅栅引出栅极金属引线，n+p+区引出源极金属引线；在近漏极端通过磷离子注入掺杂形成n型缓冲区，在该掺杂区进行大剂量高能磷、砷离子注入形成漏极区并引出金属漏极。该SOILDMOS器件导通时，其导电沟道位于顶层正表面，且为横向沟道，栅场板覆盖于较厚的栅氧化层上，导致通态电流向漂移区正表面集中，扩展电阻大，漂移区电导调制效应不均匀，通态电阻大，通态压降高，通态电流小，而通态功耗高，器件工作效率低，温升快，不利于提高器件和系统可靠性、节省能源与保护环境。
发明内容
本实用新型的目的在于针对现有技术的不足，提供一种具有纵向沟道、纵向栅场板、台阶式体漏极的SOI LDMOS器件单元的结构，引导漂移区电流均匀分布，明显改善扩展电阻、电导调制效应，从而显著改善SOILDMOS器件通态和断态性能及可靠性。
本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。
隐埋氧化层将衬底和漂移区完全隔离。在漂移区一侧的缓冲区中设置漏极区。在漂移区的另一侧刻蚀深槽设置纵向栅介质层、多晶硅栅和金属栅电极。在临近纵向栅介质层的漂移区上部设置阱区。在阱区远离纵向栅介质层一侧设置阱接触区，紧邻纵向栅介质层一侧设置源区。在纵向栅介质层、多晶硅栅、介于阱区和漏极区之间的漂移区上部设置场氧化层并覆盖源区、阱区和漏极区的边缘。在栅极区、紧密接触的源极区和阱区、漏极区上表面设置接触孔。在接触孔上设置金属源极和漏极。
本实用新型由于将集成SOI LDMOS的沟道方向由横向变为纵向，增加了纵向栅场板，同时将表面漏极变为体漏极，横向栅场板被源场板取代，一方面消除了器件导通时通态电流向漂移区正表面集中的不良效应，降低了扩展电阻，改善了漂移区电导调制效应，提高了态电流，降低了通态电阻和通态压降，从而降低了通态功耗；另一方面可以以较短的漂移区获得较高的断态耐压，基本消除器件层纵向耐压限制，减小芯片面积，改善器件耐高温特性。
附图说明
图1为本实用新型的单元结构截面示意图；
图2为本实用新型的单元结构版图示意图。
具体实施方式
如图1和图2所示，一种集成纵向沟道SOI nLDMOS器件单元包括半导体基片，隐埋氧化层2将半导体基片分为上下两部分，下部为衬底1，上部为顶层半导体12；
在顶层半导体12的一侧设置成一个同型较重掺杂半导体区作为LDMOS的缓冲区14，另一侧刻蚀成一个深槽并在槽壁上生长一薄层绝缘介质作为纵向栅介质层4；
在临近纵向栅介质层4的顶层半导体12上表面形成一个异型叫重掺杂半导体区作为LDMOS的体区5一又称阱区；在阱区5中远离纵向栅介质层4一侧进行阱区5同型重掺杂形成阱区5的欧姆接触区11，临近纵向栅介质层4一侧进行阱区5异型重掺杂形成LDMOS的源区6；
在缓冲区14的内部远离纵向栅介质层4一侧先刻蚀一个浅槽，然后进行同型重掺杂形成LDMOS的台阶式漏极区15；
纵向栅介质层4外侧覆盖多晶硅层并进行N型中掺杂形成低阻多晶硅栅3；
在阱区5下面自纵向栅介质层4与顶层半导体12的界面开始到缓冲区14的边界止的顶层半导体12部分作为LDMOS的漂移区；
在纵向栅介质层4、低阻多晶硅栅3、源区6靠近纵向栅介质层4的部分、阱区5和漏极区15之间的顶上覆盖厚氧化层并覆盖阱区5和漏极区15的边缘作为场氧化层8；
在低阻多晶硅栅3表面开出接触孔10，覆盖金属层作为栅电极7，在源区6与阱区5紧密接触部分开出接触孔10，覆盖金属层并覆盖临近阱区5一侧场氧化层8一小部分作为源极和源场板9，在台阶式漏极区15表面开出接触孔10，覆盖金属层并适当覆盖缓冲区一小部分作为漏极和漏场板13。
将图1和图2中的n和p对换则可以得到集成纵向沟道SOI pLDMOS器件单元结构。

Claims (1)

1、集成纵向沟道SOILDMOS器件单元，包括半导体基片，其特征在于：隐埋氧化层将半导体基片分为上下两部分，下部为衬底，上部为顶层半导体；
在顶层半导体的一侧设置成一个同型较重掺杂半导体区，作为缓冲区，另一侧刻蚀成一个深槽并在槽壁上生长一薄层绝缘介质作为纵向栅介质层；
在临近纵向栅介质层的顶层半导体上表面形成一个异型叫重掺杂半导体区作为阱区；在阱区中远离纵向栅介质层一侧进行阱区同型重掺杂形成阱区的欧姆接触区，临近纵向栅介质层一侧进行阱区异型重掺杂形成源区；
在缓冲区的内部远离纵向栅介质层一侧先刻蚀一个浅槽，然后进行同型重掺杂形成台阶式漏极区；
纵向栅介质层外侧覆盖多晶硅层并进行N型中掺杂形成低阻多晶硅栅；
在阱区下面自纵向栅介质层与顶层半导体的界面开始到缓冲区的边界止的顶层半导体部分作为漂移区；
在纵向栅介质层、低阻多晶硅栅、源区靠近纵向栅介质层的部分、阱区和漏极区之间的顶上覆盖厚氧化层并覆盖阱区和漏极区的边缘作为场氧化层；
在低阻多晶硅栅表面开出接触孔，覆盖金属层作为栅电极，在源区与阱区紧密接触部分开出接触孔，覆盖金属层覆盖临近阱区一侧场氧化层一部分作为源极和源场板，在台阶式漏极区表面开出接触孔，覆盖金属层部分覆盖缓冲区作为漏极和漏场板。
CN200920116437U 2009-03-26 2009-03-26 集成纵向沟道soi ldmos器件单元 Expired - Fee Related CN201374335Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200920116437U CN201374335Y (zh) 2009-03-26 2009-03-26 集成纵向沟道soi ldmos器件单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200920116437U CN201374335Y (zh) 2009-03-26 2009-03-26 集成纵向沟道soi ldmos器件单元

Publications (1)

Publication Number Publication Date
CN201374335Y true CN201374335Y (zh) 2009-12-30

Family

ID=41500417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200920116437U Expired - Fee Related CN201374335Y (zh) 2009-03-26 2009-03-26 集成纵向沟道soi ldmos器件单元

Country Status (1)

Country Link
CN (1) CN201374335Y (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130061A (zh) * 2011-01-05 2011-07-20 杭州电子科技大学 制作集成双纵向沟道soi ldmos器件的方法
CN102157561A (zh) * 2011-03-10 2011-08-17 杭州电子科技大学 一种具有p埋层的纵向沟道SOI nLDMOS器件单元
CN103560145A (zh) * 2013-11-16 2014-02-05 重庆大学 一种具有界面栅的soi功率器件结构
CN111403487A (zh) * 2020-05-07 2020-07-10 创能动力科技有限公司 一种集成mosfet及二极管的半导体装置及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130061A (zh) * 2011-01-05 2011-07-20 杭州电子科技大学 制作集成双纵向沟道soi ldmos器件的方法
CN102130061B (zh) * 2011-01-05 2012-12-05 杭州电子科技大学 制作集成双纵向沟道soi ldmos器件的方法
CN102157561A (zh) * 2011-03-10 2011-08-17 杭州电子科技大学 一种具有p埋层的纵向沟道SOI nLDMOS器件单元
CN102157561B (zh) * 2011-03-10 2012-05-23 杭州电子科技大学 一种具有p埋层的纵向沟道SOI nLDMOS器件单元
CN103560145A (zh) * 2013-11-16 2014-02-05 重庆大学 一种具有界面栅的soi功率器件结构
CN103560145B (zh) * 2013-11-16 2016-08-17 重庆大学 一种具有界面栅的soi功率器件结构
CN111403487A (zh) * 2020-05-07 2020-07-10 创能动力科技有限公司 一种集成mosfet及二极管的半导体装置及其制造方法
CN111403487B (zh) * 2020-05-07 2024-02-06 创能动力科技有限公司 一种集成mosfet及二极管的半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
CN209183552U (zh) 一种复合栅双极型晶体管器件
CN103022134B (zh) 一种超低比导通电阻的soi横向高压功率器件
CN105679816A (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN106298900A (zh) 一种高速soi‑ligbt
CN102969355A (zh) 一种soi基pmosfet功率器件
CN201374335Y (zh) 集成纵向沟道soi ldmos器件单元
CN103515443B (zh) 一种超结功率器件及其制造方法
CN105789291A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN201681942U (zh) 一种纵向沟道soi ldmos单元
CN102157550B (zh) 一种具有p埋层的纵向沟道SOI LIGBT器件单元
CN103545346A (zh) 隔离型n型ldmos器件及其制造方法
CN208045509U (zh) 低漏电流深沟槽功率mos器件
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
CN208422922U (zh) 一种优化开关速度的沟槽栅超结半导体器件
CN103762241B (zh) 一种梳状栅纵向沟道soi ldmos单元
CN116469924A (zh) 漂移区电场优化的屏蔽栅mosfet
CN208111442U (zh) 功率mos半导体器件
CN102097482B (zh) 集成双纵向沟道soi ldmos器件单元
CN202018966U (zh) 具有p埋层的纵向沟道SOI LIGBT器件单元
CN205508825U (zh) 一种薄硅层soi基横向绝缘栅双极型晶体管
CN203644791U (zh) 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件
CN208045505U (zh) 低漏电流深沟槽功率mos器件
CN208548354U (zh) 集成电阻区的vdmos器件
CN201946602U (zh) 一种集成双纵向沟道soi ldmos器件单元
CN202058737U (zh) 具有p埋层的横向沟道soi ligbt器件单元

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20120326