CN103545346A - 隔离型n型ldmos器件及其制造方法 - Google Patents
隔离型n型ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN103545346A CN103545346A CN201210236375.9A CN201210236375A CN103545346A CN 103545346 A CN103545346 A CN 103545346A CN 201210236375 A CN201210236375 A CN 201210236375A CN 103545346 A CN103545346 A CN 103545346A
- Authority
- CN
- China
- Prior art keywords
- region
- silicon
- type
- channel region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 110
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 106
- 239000010703 silicon Substances 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims description 42
- 238000007254 oxidation reaction Methods 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 238000000407 epitaxy Methods 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000004220 aggregation Methods 0.000 abstract 1
- 230000002776 aggregation Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 76
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 9
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000035755 proliferation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种隔离型N型LDMOS器件，包括：SOI衬底，包括底层硅、埋氧化层和顶层硅；沟道区形成于顶层硅中，沟道区的底部和底层硅通过埋氧化层隔离；漂移区形成于顶层硅和埋氧化层去除后形成的硅外延层中，漂移区的底部和底层硅相接触。本发明还公开了一种隔离型N型LDMOS器件的制造方法。本发明能彻底消除沟道区与P型衬底之间的穿通问题，能减少N型漂移区的结深、提高N型漂移区的掺杂浓度以及降低器件的导通电阻，还能减小器件的尺寸和寄生电容、提高器件开关速度，并能防止热聚集现象。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种隔离型N型LDMOS器件，本发明还涉及一种隔离型N型LDMOS器件的制造方法。
背景技术
高压隔离型（Isolated）N型LDMOS器件由于具有设计灵活，比导通电阻（Rdson）低，响应速度快等优点，大量的应用在电源管理芯片设计中。Isolated N型LDMOS器件与普通N型LDMOS器件即现有非隔离型N型LDMOS器件相比，在Isolated N型LDMOS器件的p型阱即P型沟道区（P body）的区域下会进行深N型阱（Deep N well,DNW）注入，以作为隔离用途。如图1所示，是现有高压隔离型N型LDMOS器件的结构示意图；高压隔离型N型LDMOS器件形成于P型衬底1如硅衬底上，有源区通过浅沟槽场氧5隔离。一深N阱（DNW）2形成于P型衬底1上，用于实现高压隔离型N型LDMOS器件和P型衬底1之间的隔离。P型沟道区（N body）3形成于深N阱2中。漏区9形成于所述深N阱2中，在漏区9到所述P型沟道区3之间区域的深N阱2为N型漂移区即高压器件的漏端扩展区（drain drift），其中虚线框4所示的部分用于满足器件耐压需求。在N型漂移区中包括有浅沟槽场氧5。多晶硅栅7形成于P型沟道区3的上方并延伸N型漂移区的上方以及延伸到N型漂移区上的浅沟槽场氧5上方并部分覆盖该浅沟槽场氧5。多晶硅栅7和其底部的P型沟道区3以及N型漂移区之间通过栅介质层6如栅氧化层隔离。源区8由形成于沟道区3中的N+区组成，源区8和多晶硅栅7的边缘自对准；源区8上方形成有和其接触的源极。漏区9由形成于N型漂移区中的N+区组成，漏区9的边缘和N型漂移区中的浅沟槽场氧5的边缘对准；漏区9上方形成有和其接触的漏极。沟道电极引出区10由形成于P型沟道区3中的P+区组成，沟道电极引出区10上方形成有和其接触的沟道电极（Bulk），沟道电极引出区10用于将沟道区引出。在深N阱2中形成有保护环（Guard Ring）11，保护环11由形成于深N阱2中的N+区组成。在深N阱2的周侧的P型衬底1中形成有P型阱12，该P型阱12中形成由P+区，该P+区组成隔离环（Isolation Ring）13。
现有高压隔离型N型LDMOS器件的源极和p型阱引出端电极即沟道电极所允许连接的电位能在0电位（ground）和漏极所加载的电位（一般为Vdd，线路最高电位）之间浮动。而普通N型LDMOS器件的源极和沟道电极只能允许接0电位（与P型衬底电位相一致）。因此，Isolated N型LDMOS器件设计较为灵活，用途广泛。但是，现有这种深N型阱（Deep N well,DNW）隔离p型阱（P body）区域的结构给高压IsolatedN型LDMOS器件的研发带来很大的困难。在考虑高压器件漏端扩展区（drain drift）满足器件耐压需求的同时，还要保证垂直方向上的PNP(P body-DNW-P型衬底)的穿通问题。如虚线框14所示，在器件的垂直方向上，P型沟道区3、深N阱2以及P型衬底1之间会形成一PNP结构。在现有工艺中，基本上是采用深推阱（thermaldrive-in）的工艺防范，使深N阱2在垂直方向上尽量深，来确保PNP结构不穿通，但是，由于深N型阱也涵盖高压器件漏端扩展区（drain drift），所以深N阱还要求能够满足器件耐压需求。
如图2A所示，是现有高压隔离型N型LDMOS器件的垂直方向的PNP结构穿通时的电势分布图；标记15所指实线为P型沟道区和深N阱的PN结边界、标记16所指实线为深N阱和P型衬底的PN结边界，两个PN结边界两侧的白色虚线为耗尽区边界。图2B是现有高压隔离型N型LDMOS器件的击穿时的电势分布图，两个PN结边界和图2A中的相同，两个PN结边界两侧的白色虚线为耗尽区边界。由图2A可以看出，在确保垂直方向上的PNP结构不穿通时，过深的N型阱会导致器件漏端扩展区无法全耗尽（fully deplete），器件的耐压只能依靠延长该区域的横向尺寸来满足。横向尺寸的增加直接会导致比导通电阻（Rdson）大幅增加，器件性能变差。器件的耐压要求越大，比导通电阻（Rdson）劣化越明显。这是现有高压Isolated N型LDMOS器件的设计难点所在。
针对上述情况，现有技术大多采用N型埋层+外延的工艺方法来满足器件在垂直方向上的PNP(P body-DNW-P型衬底)的穿通要求；对横向器件漏端扩展区（draindrift），采用降低表面电场（Resurf）的方法来进行设计，以期达到器件的耐压与比导通电阻（Rdson）的优化，从而提升器件性能。但是，成本问题又是一个劣式。
发明内容
本发明所要解决的技术问题是提供一种隔离型N型LDMOS器件，能彻底消除沟道区与P型衬底之间的穿通问题，能减少N型漂移区的结深、提高N型漂移区的掺杂浓度以及降低器件的导通电阻，还能减小器件的尺寸和寄生电容、提高器件开关速度，并能防止热聚集现象。为此，本发明还提供一种隔离型N型LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的隔离型N型LDMOS器件包括：
一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂。
所述SOI衬底分成区域一和区域二，所述区域一小于等于形成N型漂移区的区域，所述区域二大于等于形成沟道区的区域；位于所述区域一中的所述顶层硅和所述埋氧化层被去除、位于所述区域二中的所述顶层硅和所述埋氧化层保留；在所述区域一中形成有硅外延层。
在形成沟道区的区域中的所述顶层硅中掺入有P型杂质并组成隔离型N型LDMOS器件的沟道区，所述沟道区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离。
在所述区域一中的所述硅外延层中形成有N型阱，该N型阱还横向延伸到所述区域二中的所述顶层硅中并和所述沟道区横向接触；所述N型阱组成所述隔离型N型LDMOS器件的N型漂移区；所述N型漂移区的底部和所述底层硅相接触。
进一步，隔离型N型LDMOS器件还包括：
场氧化隔离层，形成于由所述硅外延层和所述顶层硅组成的顶层结构中，用于隔离出有源区；在所述N型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离。
多晶硅栅，形成于所述沟道区上方并延伸到和所述沟道区相邻的所述N型漂移区上方、以及延伸到所述N型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层。
所述多晶硅栅和其底部的所述沟道区和所述N型漂移区之间隔离有栅介质层。
源区，由形成于所述沟道区中N+区组成，所述源区和所述多晶硅栅的位于所述沟道区中的边缘自对准。
漏区，由形成于所述N型漂移区中的N+区组成，所述漏区和位于所述N型漂移区中的所述场氧化隔离层的远离所述沟道区一侧的边缘对齐。
沟道电极引出区，由形成于所述沟道区中P+区组成，用于将所述沟道区引出。
为解决上述技术问题，本发明提供的隔离型N型LDMOS器件的制造方法包括如下步骤：
步骤一、提供一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂。
步骤二、在所述顶层硅上形成硬质掩模，该硬质掩模由依次形成于所述顶层硅上的二氧化硅层和氮化硅层组成。
步骤三、利用光刻工艺定义出区域一，区域一的外部为区域二，所述区域一小于等于形成N型漂移区的区域，所述区域二大于等于形成沟道区的区域；采用刻蚀工艺依次去除所述区域一的所述硬质掩模、所述顶层硅和所述埋氧化层，直至所述底层硅表面露出，所述区域二中的所述顶层硅和所述埋氧化层保留。
步骤四、采用选择性外延工艺方法在所述区域一中形成硅外延层；在所述区域二中的形成沟道区的区域的所述顶层硅中掺入P型杂质形成隔离型N型LDMOS器件的沟道区，所述沟道区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离。
步骤五、去除所述硬质掩模，在所述区域一中的所述硅外延层中形成N型阱，该N型阱还横向延伸到所述区域二中的所述顶层硅中并和所述沟道区横向接触；所述N型阱组成所述隔离型N型LDMOS器件的N型漂移区；所述N型漂移区的底部和所述底层硅相接触。
进一步的改进是，还包括如下步骤：
步骤六、在由所述硅外延层和所述顶层硅组成的顶层结构中形成场氧化隔离层，所述场氧化隔离层用于隔离出有源区；在所述N型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离。
步骤七、在所述顶层结构和所述场氧化隔离层上依次形成栅介质层、多晶硅层，采用光刻刻蚀工艺对所述多晶硅层和所述栅介质层进行刻蚀形成多晶硅栅，所述多晶硅栅位于所述沟道区上方并延伸到和所述沟道区相邻的所述N型漂移区上方、以及延伸到所述N型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层。
步骤八、进行N型离子注入形成N+区，由位于所述沟道区中的N+区组成源区，所述源区和所述多晶硅栅的位于所述沟道区中的边缘自对准；由形成于所述N型漂移区中的N+区组成漏区，所述漏区和位于所述N型漂移区中的所述场氧化隔离层的远离所述沟道区一侧的边缘对齐。
步骤九、进行P型离子注入在所述沟道区中形成P+区，该P+区组成沟道电极引出区，所述沟道电极引出区用于将所述沟道区引出。
本发明通过采用SOI衬底，通过埋氧化层来实现器件的P型沟道区与P型衬底即SOI衬底的底层硅之间的隔离，能彻底消除沟道区和P型衬底之间的穿通问题。同时，由于无需考虑沟道区和P型衬底之间的隔离问题，所以本发明还能减少N型漂移区的结深，并提高N型漂移区的掺杂浓度以及降低器件的导通电阻。另外，由于无需形成深N阱，故形成深N阱的过程中采用的高温长时间的推阱工艺不需再进行，故能减少组成器件的各掺杂区域的横向扩散量，使组成器件的各掺杂区域的横向扩散量非常小，从而能够减少器件尺寸和寄生电容、提高器件开关速度。同时，本发明的器件的漏区通过漏区底部的漂移区底部和P型衬底即SOI衬底的底层硅相连，从而能够防止出现由于埋氧化层导热效率差出现热聚集现象。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有高压隔离型N型LDMOS器件的结构示意图；
图2A是现有高压隔离型N型LDMOS器件的垂直方向的PNP结构穿通时的电势分布图；
图2B是现有高压隔离型N型LDMOS器件的击穿时的电势分布图；
图3是本发明实施例隔离型N型LDMOS器件的结构示意图；
图4A-图4C是本发明实施例隔离型N型LDMOS器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例隔离型N型LDMOS器件的结构示意图；本发明实施例隔离型N型LDMOS器件包括：
一SOI衬底，所述SOI衬底由底层硅101、埋氧化层102和顶层硅103组成，所述埋氧化层102形成于所述底层硅101上、所述顶层硅103形成于所述埋氧化层102上，所述底层硅101为P型掺杂。
所述SOI衬底分成区域一和区域二，所述区域一小于等于形成N型漂移区的区域，所述区域二大于等于形成沟道区的区域；位于所述区域一中的所述顶层硅103和所述埋氧化层102被去除、位于所述区域二中的所述顶层硅103和所述埋氧化层102保留；在所述区域一中形成有硅外延层。
在形成沟道区的区域中的所述顶层硅103中掺入有P型杂质并组成隔离型N型LDMOS器件的沟道区104，所述沟道区104处于所述区域二中，所述沟道区104的底部和所述埋氧化层102接触并通过所述埋氧化层102和所述底层硅101相隔离。
在所述区域一中的所述硅外延层中形成有N型阱，该N型阱还横向延伸到所述区域二中的所述顶层硅103中并和所述沟道区104横向接触；所述N型阱组成所述隔离型N型LDMOS器件的N型漂移区105；所述N型漂移区105的底部和所述底层硅101相接触。
场氧化隔离层106，形成于由所述硅外延层和所述顶层硅103组成的顶层结构中，用于隔离出有源区；在所述N型漂移区105中包括有场氧化隔离层106，该场氧化隔离层106和所述沟道区104之间隔离一段距离。
多晶硅栅108，形成于所述沟道区104上方并延伸到和所述沟道区104相邻的所述N型漂移区105上方、以及延伸到所述N型漂移区105中的所述场氧化隔离层106的上方并覆盖部分该场氧化隔离层106。
所述多晶硅栅108和其底部的所述沟道区104和所述N型漂移区105之间隔离有栅介质层107，本发明实施例中所述栅介质层107为栅氧化层。
源区109，由形成于所述沟道区104中N+区组成，所述源区109和所述多晶硅栅108的位于所述沟道区104中的边缘自对准。所述源区109顶部形成有和其连接的源极。
漏区110，由形成于所述N型漂移区105中的N+区组成，所述漏区110和位于所述N型漂移区105中的所述场氧化隔离层106的远离所述沟道区104一侧的边缘对齐。所述漏区110顶部形成有和其连接的漏极。
沟道电极引出区111，由形成于所述沟道区104中P+区组成，用于将所述沟道区104引出。沟道电极引出区111上方形成有和其接触的沟道电极（Bulk），沟道电极引出区111用于将沟道区引出。
本发明实施例隔离型N型LDMOS器件的制造方法包括如下步骤：
步骤一、如图4A所示，提供一SOI衬底，所述SOI衬底由底层硅101、埋氧化层102和顶层硅103组成，所述埋氧化层102形成于所述底层硅101上、所述顶层硅103形成于所述埋氧化层102上，所述底层硅101为P型掺杂。
步骤二、在所述顶层硅103上形成硬质掩模112，该硬质掩模112由依次形成于所述顶层硅103上的二氧化硅层和氮化硅层组成。
步骤三、如图4B所示，利用光刻工艺定义出区域一105a，区域一105a的外部为区域二，所述区域一105a小于等于形成N型漂移区的区域，所述区域二大于等于形成沟道区的区域；采用刻蚀工艺依次去除所述区域一105a的所述硬质掩模112、所述顶层硅103和所述埋氧化层102，直至所述底层硅101表面露出，所述区域二中的所述顶层硅103和所述埋氧化层102保留。
步骤四、如图4C所示，采用选择性外延工艺方法在所述区域一105a中形成硅外延层105b。如图3所示，在所述区域二中的形成沟道区的区域的所述顶层硅103中掺入P型杂质形成隔离型N型LDMOS器件的沟道区104，所述沟道区104的底部和所述埋氧化层102接触并通过所述埋氧化层102和所述底层硅101相隔离。
步骤五、如图3所示，去除所述硬质掩模112，在所述区域一105a中的所述硅外延层中形成N型阱，该N型阱还横向延伸到所述区域二中的所述顶层硅103中并和所述沟道区104横向接触；所述N型阱组成所述隔离型N型LDMOS器件的N型漂移区105；所述N型漂移区105的底部和所述底层硅101相接触。
步骤六、如图3所示，在由所述硅外延层和所述顶层硅103组成的顶层结构中形成场氧化隔离层106，所述场氧化隔离层106用于隔离出有源区；在所述N型漂移区105中包括有场氧化隔离层106，该场氧化隔离层106和所述沟道区104之间隔离一段距离。
步骤七、如图3所示，在所述顶层结构和所述场氧化隔离层106上依次形成栅介质层107、多晶硅层，采用光刻刻蚀工艺对所述多晶硅层和所述栅介质层107进行刻蚀形成多晶硅栅108，所述多晶硅栅108位于所述沟道区104上方并延伸到和所述沟道区104相邻的所述N型漂移区105上方、以及延伸到所述N型漂移区105中的所述场氧化隔离层106的上方并覆盖部分该场氧化隔离层106。
步骤八、如图3所示，进行N型离子注入形成N+区，由位于所述沟道区104中的N+区组成源区109，所述源区109和所述多晶硅栅108的位于所述沟道区104中的边缘自对准；由形成于所述N型漂移区105中的N+区组成漏区110，所述漏区110和位于所述N型漂移区105中的所述场氧化隔离层106的远离所述沟道区104一侧的边缘对齐。
步骤九、如图3所示，进行P型离子注入在所述沟道区104中形成P+区，该P+区组成沟道电极引出区111，所述沟道电极引出区111用于将所述沟道区104引出。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种隔离型N型LDMOS器件，其特征在于，包括：
一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂；
所述SOI衬底分成区域一和区域二，所述区域一小于等于形成N型漂移区的区域，所述区域二大于等于形成沟道区的区域；位于所述区域一中的所述顶层硅和所述埋氧化层被去除、位于所述区域二中的所述顶层硅和所述埋氧化层保留；在所述区域一中形成有硅外延层；
在形成沟道区的区域中的所述顶层硅中掺入有P型杂质并组成隔离型N型LDMOS器件的沟道区，所述沟道区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离；
在所述区域一中的所述硅外延层中形成有N型阱，该N型阱还横向延伸到所述区域二中的所述顶层硅中并和所述沟道区横向接触；所述N型阱组成所述隔离型N型LDMOS器件的N型漂移区；所述N型漂移区的底部和所述底层硅相接触。
2.如权利要求1所述的隔离型N型LDMOS器件，其特征在于，还包括：
场氧化隔离层，形成于由所述硅外延层和所述顶层硅组成的顶层结构中，用于隔离出有源区；在所述N型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离；
多晶硅栅，形成于所述沟道区上方并延伸到和所述沟道区相邻的所述N型漂移区上方、以及延伸到所述N型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层；
所述多晶硅栅和其底部的所述沟道区和所述N型漂移区之间隔离有栅介质层；
源区，由形成于所述沟道区中N+区组成，所述源区和所述多晶硅栅的位于所述沟道区中的边缘自对准；
漏区，由形成于所述N型漂移区中的N+区组成，所述漏区和位于所述N型漂移区中的所述场氧化隔离层的远离所述沟道区一侧的边缘对齐；
沟道电极引出区，由形成于所述沟道区中P+区组成，用于将所述沟道区引出。
3.一种隔离型N型LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂；
步骤二、在所述顶层硅上形成硬质掩模，该硬质掩模由依次形成于所述顶层硅上的二氧化硅层和氮化硅层组成；
步骤三、利用光刻工艺定义出区域一，区域一的外部为区域二，所述区域一小于等于形成N型漂移区的区域，所述区域二大于等于形成沟道区的区域；采用刻蚀工艺依次去除所述区域一的所述硬质掩模、所述顶层硅和所述埋氧化层，直至所述底层硅表面露出，所述区域二中的所述顶层硅和所述埋氧化层保留；
步骤四、采用选择性外延工艺方法在所述区域一中形成硅外延层；在所述区域二中的形成沟道区的区域的所述顶层硅中掺入P型杂质形成隔离型N型LDMOS器件的沟道区，所述沟道区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离；
步骤五、去除所述硬质掩模，在所述区域一中的所述硅外延层中形成N型阱，该N型阱还横向延伸到所述区域二中的所述顶层硅中并和所述沟道区横向接触；所述N型阱组成所述隔离型N型LDMOS器件的N型漂移区；所述N型漂移区的底部和所述底层硅相接触。
4.如权利要求3所述的隔离型N型LDMOS器件的制造方法，其特征在于，还包括如下步骤：
步骤六、在由所述硅外延层和所述顶层硅组成的顶层结构中形成场氧化隔离层，所述场氧化隔离层用于隔离出有源区；在所述N型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离；
步骤七、在所述顶层结构和所述场氧化隔离层上依次形成栅介质层、多晶硅层，采用光刻刻蚀工艺对所述多晶硅层和所述栅介质层进行刻蚀形成多晶硅栅，所述多晶硅栅位于所述沟道区上方并延伸到和所述沟道区相邻的所述N型漂移区上方、以及延伸到所述N型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层；
步骤八、进行N型离子注入形成N+区，由位于所述沟道区中的N+区组成源区，所述源区和所述多晶硅栅的位于所述沟道区中的边缘自对准；由形成于所述N型漂移区中的N+区组成漏区，所述漏区和位于所述N型漂移区中的所述场氧化隔离层的远离所述沟道区一侧的边缘对齐；
步骤九、进行P型离子注入在所述沟道区中形成P+区，该P+区组成沟道电极引出区，所述沟道电极引出区用于将所述沟道区引出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210236375.9A CN103545346B (zh) | 2012-07-09 | 2012-07-09 | 隔离型n型ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210236375.9A CN103545346B (zh) | 2012-07-09 | 2012-07-09 | 隔离型n型ldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103545346A true CN103545346A (zh) | 2014-01-29 |
| CN103545346B CN103545346B (zh) | 2016-11-16 |
Family
ID=49968630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210236375.9A Active CN103545346B (zh) | 2012-07-09 | 2012-07-09 | 隔离型n型ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103545346B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157692A (zh) * | 2014-08-18 | 2014-11-19 | 电子科技大学 | 克服短沟道效应提升频率的局部soi ldmos器件 |
| CN105206666A (zh) * | 2014-05-28 | 2015-12-30 | 北大方正集团有限公司 | 半导体器件 |
| CN106033775A (zh) * | 2014-09-01 | 2016-10-19 | 爱思开海力士有限公司 | 功率集成器件、包括其的电子器件及电子系统 |
| CN110515017A (zh) * | 2019-10-24 | 2019-11-29 | 南京邮电大学 | 一种超高灵敏度磁场传感器 |
| CN113013228A (zh) * | 2021-02-24 | 2021-06-22 | 上海华力集成电路制造有限公司 | 一种提升ldmos性能的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686755A (en) * | 1993-01-04 | 1997-11-11 | Texas Instruments Incorporated | LDMOS resurf high voltage transistor |
| US20010038125A1 (en) * | 2000-04-26 | 2001-11-08 | Hitachi, Ltd | Insulated gate field effect transistor and semiconductor integrated circuit |
| US6429488B2 (en) * | 1998-11-17 | 2002-08-06 | International Business Machines Corporation | Densely patterned silicon-on-insulator (SOI) region on a wafer |
| CN1845332A (zh) * | 2006-03-21 | 2006-10-11 | 电子科技大学 | 具有低k介质埋层的SOI结构及其功率器件 |
| JP2009060064A (ja) * | 2007-09-04 | 2009-03-19 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| CN102082169A (zh) * | 2010-12-08 | 2011-06-01 | 四川长虹电器股份有限公司 | 部分soi横向双扩散器件 |
-
2012
- 2012-07-09 CN CN201210236375.9A patent/CN103545346B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686755A (en) * | 1993-01-04 | 1997-11-11 | Texas Instruments Incorporated | LDMOS resurf high voltage transistor |
| US6429488B2 (en) * | 1998-11-17 | 2002-08-06 | International Business Machines Corporation | Densely patterned silicon-on-insulator (SOI) region on a wafer |
| US20010038125A1 (en) * | 2000-04-26 | 2001-11-08 | Hitachi, Ltd | Insulated gate field effect transistor and semiconductor integrated circuit |
| CN1845332A (zh) * | 2006-03-21 | 2006-10-11 | 电子科技大学 | 具有低k介质埋层的SOI结构及其功率器件 |
| JP2009060064A (ja) * | 2007-09-04 | 2009-03-19 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| CN102082169A (zh) * | 2010-12-08 | 2011-06-01 | 四川长虹电器股份有限公司 | 部分soi横向双扩散器件 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105206666A (zh) * | 2014-05-28 | 2015-12-30 | 北大方正集团有限公司 | 半导体器件 |
| CN105206666B (zh) * | 2014-05-28 | 2018-09-25 | 北大方正集团有限公司 | 半导体器件 |
| CN104157692A (zh) * | 2014-08-18 | 2014-11-19 | 电子科技大学 | 克服短沟道效应提升频率的局部soi ldmos器件 |
| CN106033775A (zh) * | 2014-09-01 | 2016-10-19 | 爱思开海力士有限公司 | 功率集成器件、包括其的电子器件及电子系统 |
| CN106033775B (zh) * | 2014-09-01 | 2020-09-11 | 爱思开海力士系统集成电路有限公司 | 功率集成器件、包括其的电子器件及电子系统 |
| CN110515017A (zh) * | 2019-10-24 | 2019-11-29 | 南京邮电大学 | 一种超高灵敏度磁场传感器 |
| CN110515017B (zh) * | 2019-10-24 | 2020-01-14 | 南京邮电大学 | 一种超高灵敏度磁场传感器 |
| CN113013228A (zh) * | 2021-02-24 | 2021-06-22 | 上海华力集成电路制造有限公司 | 一种提升ldmos性能的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103545346B (zh) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7923804B2 (en) | Edge termination with improved breakdown voltage | |
| US8058129B2 (en) | Lateral double diffused MOS device and method for manufacturing the same | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| US7554153B2 (en) | Power semiconductor device | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN103329268A (zh) | 半导体器件及制造其的方法 | |
| KR20160101586A (ko) | 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템 | |
| CN103545363B (zh) | P型ldmos器件及其制造方法 | |
| CN102456690B (zh) | 半导体器件及其制造方法 | |
| CN103545346A (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN104659090A (zh) | Ldmos器件及制造方法 | |
| CN204130542U (zh) | 功率半导体器件 | |
| US20120098056A1 (en) | Trench device structure and fabrication | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN109888015A (zh) | Ldmos器件及其制备方法 | |
| CN115274859B (zh) | Ldmos晶体管及其制造方法 | |
| US9190480B2 (en) | Method and contact structure for coupling a doped body region to a trench electrode of a semiconductor device | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN104617139A (zh) | Ldmos器件及制造方法 | |
| CN102983161B (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN104518027A (zh) | Ldmos器件及其制造方法 | |
| CN106941122A (zh) | 半导体装置及其制造方法 | |
| US9780171B2 (en) | Fabricating method of lateral-diffused metal oxide semiconductor device | |
| KR102456758B1 (ko) | 고전압 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140114 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140114 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |