CN104617139A - Ldmos器件及制造方法 - Google Patents

Ldmos器件及制造方法 Download PDF

Info

Publication number
CN104617139A
CN104617139A CN201310542163.8A CN201310542163A CN104617139A CN 104617139 A CN104617139 A CN 104617139A CN 201310542163 A CN201310542163 A CN 201310542163A CN 104617139 A CN104617139 A CN 104617139A
Authority
CN
China
Prior art keywords
trap
type
conduction type
conductive type
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310542163.8A
Other languages
English (en)
Other versions
CN104617139B (zh
Inventor
郭振强
陈瑜
邢超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310542163.8A priority Critical patent/CN104617139B/zh
Publication of CN104617139A publication Critical patent/CN104617139A/zh
Application granted granted Critical
Publication of CN104617139B publication Critical patent/CN104617139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件，包括第一导电类型深阱，形成于深阱中的第二导电类型阱，形成于第二导电类型阱部分区域中的第一导电类型阱，第一导电类型漂移层形成于第一导电类型阱表面并延伸到第一导电类型阱周侧的第二导电类型阱表面，栅极结构覆盖第二导电类型阱表面并延伸到第一导电类型漂移层上方，源区形成于第二导电类型阱表面并和栅极结构自对准，漏区形成于第一导电类型漂移层表面并和栅极结构相隔一段距离，漂移区中包括由第一导电类型漂移层、第二导电类型阱和第一导电类型深阱组成的横向超级结结构。本发明公开了一种LDMOS器件的制造方法。本发明能提高器件击穿电压的同时大幅度降低器件的导通电阻。

Description

LDMOS器件及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOS器件；本发明还涉及一种LDMOS器件的制造方法。
背景技术
图1是现有LDMOS器件结构示意图；以N型LDMOS器件为例，现有LDMOS器件形成于P型硅衬底（P-sub）101上，硅衬底101上形成于浅沟槽隔离（STI）102，所述浅沟槽隔离102用于将各有源区隔离。在所述硅衬底101上形成有N型深阱（DNW）103，由一P阱组成的沟道区（P-body）104形成于所述N型深阱103中，由一N型掺杂区组成的N型漂移区（N-drift）105形成于所述N型深阱103中，所述N型漂移区105和所述沟道区104直接接触或者通过所述N型深阱103接触连接。在硅衬底101表面形成有由栅氧化层和多晶硅栅108组成的栅极结构，多晶硅栅108覆盖在所述沟道区104表面并延伸到所述N型漂移区105的表面上方，被所述多晶硅栅108所覆盖的所述沟道区104的表面用于形成沟道。N+区组成的源区107a形成于所述沟道区104中并和所述多晶硅栅108的一侧自对准，N+区组成的漏区107b形成于所述N型漂移区105中并和所述多晶硅栅108的另一侧相隔一段距离。在所述沟道区104中还形成有P+掺杂区107c，所述P+掺杂区107c用于引出所述沟道区104并作为背栅电极的接触区域；图1中所述P+掺杂区107c和所述源区107a之间隔离有一个浅沟槽隔离102。P阱106形成于硅衬底101中并将LDMOS器件环绕包围，P阱106组成隔离环，P+掺杂区107d用于引出隔离环。
由图1可以看出，当LDMOS器件的漏区连接反向偏压时，从沟道区104到漏区107b之间的所述N型漂移区105用于承担在漏区所加的反向偏压，即在漏区连接反向高压时，通过沟道区104和N型漂移区105之间的形成PN结会反向偏置而形成耗尽区，且需要通过对N型漂移区105的掺杂浓度进行调整从而使耗尽区大部分位于N型漂移区105中，从而使得N型漂移区105能够承担在漏区所加的反向偏压。由图1可以看出，沟道区104的底部为所述N型深阱103，无法从底部对沟道区104进行耗尽，沟道区104只能通过其侧面的沟道区104一个方向来进行耗尽,所以现有技术中为了要提高器件的击穿电压（BV），现有方法只能通过降低所述N型漂移区105的浓度来实现。但是所述N型漂移区105的浓度的降低又会使LDMOS器件在导通时的电阻即Rdson增加。因此如何能同时提高LDMOS器件的击穿电压以及降低器件的源漏导通电阻是非常重要的一个课题。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，能提高器件击穿电压的同时大幅度降低器件的导通电阻、并提高器件的驱动电流，且工艺简洁、廉价以及稳定性高；为此，本发明还提供一种LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的LDMOS器件包括：
形成于硅衬底中的第一导电类型深阱，所述第一导电类型深阱覆盖于整个LDMOS器件的形成区域。
在所述第一导电类型深阱上方形成有第二导电类型阱，所述第二导电类型阱的底面和所述第一导电类型深阱顶面相接触，所述第二导电类型阱的顶面延伸到所述硅衬底表面；所述第二导电类型阱是在整个所述LDMOS器件的形成区域进行离子注入形成的阱区。
第一导电类型阱，所述第一导电类型阱位于所述第二导电类型阱的部分区域中，所述第一导电类阱的底面和所述第一导电类型深阱的顶面接触。
第一导电类型漂移层，所述第一导电类型漂移层覆盖在所述第一导电类型阱的顶面并延伸到所述第一导电类型阱的周侧的所述第二导电类型阱的表面，且延伸到所述第一导电类型阱的周侧的所述第一导电类型漂移层的侧面和底面都和所述第二导电类型阱相接触；所述第一导电类型漂移层的结深小于所述第一导电类型阱的结深，所述第一导电类型漂移层的掺杂浓度大于所述第一导电类型阱的掺杂浓度。
栅极结构，包括依次形成于所述硅衬底表面的栅介质层和多晶硅栅；所述栅极结构覆盖部分所述第二导电类型阱表面并延伸到所述第一导电类型漂移层表面上，被所述栅极结构所覆盖的所述第二导电类型阱表面用于形成沟道。
第一导电类型掺杂的源区，形成于所述第二导电类型阱表面并和所述栅极结构的一侧自对准。
第一导电类型掺杂的漏区，形成于所述第一导电类型漂移层表面并和所述栅极结构的另一侧相隔一段距离。
由位于所述漏区到所述栅极结构下方的所述第一导电类型漂移层的侧面和所述第二导电类型阱相接触面之间的所述第一导电类型漂移层、所述第二导电类型阱、所述第一导电类型深阱和所述第一导电类型阱组成漂移区。
所述漂移区中的所述第一导电类型漂移层、所述第二导电类型阱和所述第一导电类型深阱形成一个横向超级结结构，在所述漏区接反向偏压时，所述横向超级结结构完全耗尽，并在保证所述横向超级结结构完全耗尽的条件下，所述第一导电类型漂移层的掺杂浓度越高所述LDMOS器件的导通电阻越小。
进一步的改进是，所述LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，所述第一导电类型漂移层采用离子注入工艺形成，所述第一导电类型漂移层的离子注入的注入剂量为1.4E13cm-2～2E13cm-2。
为解决上述技术问题，本发明提供的LDMOS器件的制造方法包括如下步骤：
步骤一、在所述硅衬底的整个LDMOS器件的形成区域进行离子注入形成第一导电类型深阱。
步骤二、在所述硅衬底的选定区域中进行离子注入形成第一导电类型阱；所述第一导电类阱的底面和所述第一导电类型深阱的顶面接触。
步骤三、在所述硅衬底的整个所述LDMOS器件的形成区域进行离子注入形成第二导电类型阱，形成的所述第二导电类型阱位于所述第一导电类型深阱上方，并使所述第一导电类型阱位于所述第二导电类型阱的部分区域中，所述第二导电类型阱的底面和所述第一导电类型深阱顶面相接触，所述第二导电类型阱的顶面延伸到所述硅衬底表面。
步骤四、在所述硅衬底的选定区域中进行离子注入形成第一导电类型漂移层；所述第一导电类型漂移层覆盖在所述第一导电类型阱的顶面并延伸到所述第一导电类型阱的周侧的所述第二导电类型阱的表面，且延伸到所述第一导电类型阱的周侧的所述第一导电类型漂移层的侧面和底面都和所述第二导电类型阱相接触；所述第一导电类型漂移层的结深小于所述第一导电类型阱的结深，所述第一导电类型漂移层的掺杂浓度大于所述第一导电类型阱的掺杂浓度。
步骤五、在所述硅衬底表面依次形成栅介质层和多晶硅栅，采用光刻刻蚀工艺对依次所述多晶硅栅和栅介质层进行刻蚀形成栅极结构，所述栅极结构覆盖部分所述第二导电类型阱表面并延伸到所述第一导电类型漂移层表面上，被所述栅极结构所覆盖的所述第二导电类型阱表面用于形成沟道。
步骤六、采用第一导电类型离子注入形成源区和漏区，所述源区形成于所述第二导电类型阱表面并和所述栅极结构的一侧自对准；所述漏区形成于所述第一导电类型漂移层表面并和所述栅极结构的另一侧相隔一段距离。
由位于所述漏区到所述栅极结构下方的所述第一导电类型漂移层的侧面和所述第二导电类型阱相接触面之间的所述第一导电类型漂移层、所述第二导电类型阱、所述第一导电类型深阱和所述第一导电类型阱组成漂移区。
所述漂移区中的所述第一导电类型漂移层、所述第二导电类型阱和所述第一导电类型深阱形成一个横向超级结结构，在所述漏区接反向偏压时，所述横向超级结结构完全耗尽，并在保证所述横向超级结结构完全耗尽的条件下，所述第一导电类型漂移层的掺杂浓度越高所述LDMOS器件的导通电阻越小。
进一步的改进是，所述LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，步骤四中所述第一导电类型漂移层的离子注入的注入剂量为1.4E13cm-2～2E13cm-2。
相对于现有技术，本发明的漂移区不再是仅由一个N型掺杂区组成，本发明的漂移区中包括由第一导电类型漂移层、第二导电类型阱和第一导电类型深阱形成的横向超级结结构，第一导电类型漂移层、第二导电类型阱和第一导电类型深阱的上下表面依次接触并形成横向超级结结构；当漏区接反向偏压时，第一导电类型漂移层和第一导电类型深阱通过第一导电类型阱电连接，一起和位于第一导电类型漂移层底部的第二导电类型阱进行互相耗尽，从而能使横向超级结结构上下层之间实现全耗尽；同时位于第一导电类型漂移层侧面的第二导电类型阱还是能够从侧面对第一导电类型漂移层进行横向耗尽；横向超级结结构上下层之间的全耗尽以及第二导电类型阱从侧面对第一导电类型漂移层进行的横向耗尽能够大大提高器件的击穿电压。
由于超级结结构的上下层之间很容易实现互相之间的完全耗尽，所以本发明的第一导电类型漂移层和第二导电类型阱的浓度能够大大提高，从而能大大降低器件的源漏导通电阻，源漏导通电阻的降低还能大大提高器件的驱动电流。
另外，本发明的超级结结构的上下层之间通过离子注入就能实现，不需要采用复杂的沟槽刻蚀以及填充工艺，能使得制造工艺更加简洁、廉价、且工艺稳定性更高，且能够和低压工艺器件实现良好的集成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有LDMOS器件结构示意图；
图2是本发明实施例LDMOS器件结构示意图；
图3本发明实施例LDMOS器件耗尽仿真图。
具体实施方式
如图2所示，是本发明实施例LDMOS器件结构示意图；本发明实施例LDMOS器件包括：
形成于P型硅衬底1中的第一导电类型深阱2，所述第一导电类型深阱2覆盖于整个LDMOS器件的形成区域。
在所述第一导电类型深阱2上方形成有第二导电类型阱3，所述第二导电类型阱3的底面和所述第一导电类型深阱2顶面相接触，所述第二导电类型阱3的顶面延伸到所述硅衬底1表面；所述第二导电类型阱3是在整个所述LDMOS器件的形成区域进行离子注入形成的阱区。
第一导电类型阱4，所述第一导电类型阱4位于所述第二导电类型阱3的部分区域中，所述第一导电类阱的底面和所述第一导电类型深阱2的顶面接触。
第一导电类型漂移层5，所述第一导电类型漂移层5覆盖在所述第一导电类型阱4的顶面并延伸到所述第一导电类型阱4的周侧的所述第二导电类型阱3的表面，且延伸到所述第一导电类型阱4的周侧的所述第一导电类型漂移层5的侧面和底面都和所述第二导电类型阱3相接触；所述第一导电类型漂移层5的结深小于所述第一导电类型阱4的结深，所述第一导电类型漂移层5的掺杂浓度大于所述第一导电类型阱4的掺杂浓度。
栅极结构，包括依次形成于所述硅衬底1表面的栅介质层6和多晶硅栅7；所述栅极结构覆盖部分所述第二导电类型阱3表面并延伸到所述第一导电类型漂移层5表面上，被所述栅极结构所覆盖的所述第二导电类型阱3表面用于形成沟道。较佳为，所述栅介质层6为一栅氧化层。
第一导电类型掺杂的源区8a，形成于所述第二导电类型阱3表面并和所述栅极结构的一侧自对准。
第一导电类型掺杂的漏区8b，形成于所述第一导电类型漂移层5表面并和所述栅极结构的另一侧相隔一段距离。
由位于所述漏区8b到所述栅极结构下方的所述第一导电类型漂移层5的侧面和所述第二导电类型阱3相接触面之间的所述第一导电类型漂移层5、所述第二导电类型阱3、所述第一导电类型深阱2和所述第一导电类型阱4组成漂移区。
所述漂移区中的所述第一导电类型漂移层5、所述第二导电类型阱3和所述第一导电类型深阱2形成一个横向超级结结构，即所述第一导电类型漂移层5、所述第二导电类型阱3和所述第一导电类型深阱2的上下表面相接触并形成超级结结构。相对于现有技术中的超级结的N型薄层和P型薄层都为和硅衬底表面垂直的纵向条形结构，本发明的所述第一导电类型漂移层5、所述第二导电类型阱3和所述第一导电类型深阱2的各层都是和所述硅衬底1表面平行的横向条形结构，接触面也是横向的，故称横向超级结结构。超级结结构的特点是相邻的两个层之间的掺杂类型相反并能实现互相之间的完全耗尽。
本发明实施例中，在所述漏区8b接反向偏压时，所述第一导电类型漂移层5和所述第一导电类型深阱2之间通过所述第一导电类型阱4连接而都处于高电位，所述第二导电类型阱3则为低电位，所以所述第一导电类型漂移层5、所述第二导电类型阱3和所述第一导电类型深阱2之间能够上下互相耗尽从而使横向超级结结构完全耗尽；同时，位于第一导电类型漂移层5侧面的第二导电类型阱3还是能够从侧面对第一导电类型漂移层5进行横向耗尽；横向超级结结构上下层之间的全耗尽以及第二导电类型阱3从侧面对第一导电类型漂移层5进行的横向耗尽能够大大提高器件的击穿电压。
在保证所述横向超级结结构完全耗尽的条件下，所述第一导电类型漂移层5的掺杂浓度越高所述LDMOS器件的导通电阻越小。较佳为，所述第一导电类型漂移层5采用离子注入工艺形成，所述第一导电类型漂移层5的离子注入的注入剂量为1.4E13cm-2～2E13cm-2。
在所述第二导电类型阱3的表面还形成有P+掺杂区8c，所述P+掺杂区8c用于引出所述第二导电类型阱3并作为背栅电极的接触区。
在一较佳实施例中，所述LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型，也即所述第一导电类型深阱2为N型深阱（DNW），所述第二导电类型阱3为P型阱（PW），所述第一导电类型阱4为N型阱4（NW），所述第一导电类型漂移层5为N型漂移层（OFP）。如图3所示，是本发明实施例LDMOS器件中的N型器件进行仿真得到的耗尽仿真图，仿真时在器件的漏区加正电压，虚线9对应于耗尽区边界，直线10a对应于N型漂移层5和P型阱3之间的PN结位置，直线10b对应于N型深阱2和P型阱3之间的PN结位置，直线10b对应于N型深阱2和P型硅衬底（P-sub）1之间的PN结位置；由仿真图可知，本发明实施例很容易实现横向超级结结构的上下层之间的完全耗尽，这使本发明实施例器件具有较高的击穿电压，本发明实施例的器件击穿电压能到达40V以上。同时能使所述第一导电类型漂移层5的掺杂浓度得到大大提高从而降低器件的源漏导通电阻，本发明实施例的所述第一导电类型漂移层5的掺杂体浓度能够大大现有器件的漂移区的掺杂体浓度的10倍以上，所以大大降低了器件的源漏导通电阻同时提高了器件的驱动电流。
另外，本发明实施例通过设置一横向超级结结构就能实现器件的击穿电压的提高和源漏导通电阻的降低，横向超级结构结构的各层都是和硅衬底1表面平行的横向结构，相对于纵向超级结结构，本发明实施例并不需要在硅衬底1中形成沟槽结构并对沟槽进行填充，所以本发明实施例能使得制造工艺更加简洁、廉价、且工艺稳定性更高，且能够和低压工艺器件实现良好的集成。
在另一较佳实施例中，所述LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型，也即所述第一导电类型深阱2为P型深阱，所述第二导电类型阱3为N型阱，所述第一导电类型阱4为P型阱，所述第一导电类型漂移层5为P型漂移层。
如图2所示，本发明实施例LDMOS器件的制造方法包括如下步骤：
步骤一、在所述硅衬底1的整个LDMOS器件的形成区域进行离子注入形成第一导电类型深阱2。
步骤二、在所述硅衬底1的选定区域中进行离子注入形成第一导电类型阱4；所述第一导电类阱的底面和所述第一导电类型深阱2的顶面接触。
步骤三、在所述硅衬底1的整个所述LDMOS器件的形成区域进行离子注入形成第二导电类型阱3，形成的所述第二导电类型阱3位于所述第一导电类型深阱2上方，并使所述第一导电类型阱4位于所述第二导电类型阱3的部分区域中，所述第二导电类型阱3的底面和所述第一导电类型深阱2顶面相接触，所述第二导电类型阱3的顶面延伸到所述硅衬底1表面。
步骤四、在所述硅衬底1的选定区域中进行离子注入形成第一导电类型漂移层5；所述第一导电类型漂移层5覆盖在所述第一导电类型阱4的顶面并延伸到所述第一导电类型阱4的周侧的所述第二导电类型阱3的表面，且延伸到所述第一导电类型阱4的周侧的所述第一导电类型漂移层5的侧面和底面都和所述第二导电类型阱3相接触；所述第一导电类型漂移层5的结深小于所述第一导电类型阱4的结深，所述第一导电类型漂移层5的掺杂浓度大于所述第一导电类型阱4的掺杂浓度。较佳为，所述第一导电类型漂移层5的离子注入的注入剂量为1.4E13cm-2～2E13cm-2。
步骤五、在所述硅衬底1表面依次形成栅介质层6和多晶硅栅7，采用光刻刻蚀工艺对依次所述多晶硅栅7和栅介质层6进行刻蚀形成栅极结构，所述栅极结构覆盖部分所述第二导电类型阱3表面并延伸到所述第一导电类型漂移层5表面上，被所述栅极结构所覆盖的所述第二导电类型阱3表面用于形成沟道。较佳为，所述栅介质层6为栅氧化层，采用热氧化工艺形成。
步骤六、采用第一导电类型离子注入形成源区8a和漏区8b，所述源区8a形成于所述第二导电类型阱3表面并和所述栅极结构的一侧自对准；所述漏区8b形成于所述第一导电类型漂移层5表面并和所述栅极结构的另一侧相隔一段距离。
由位于所述漏区8b到所述栅极结构下方的所述第一导电类型漂移层5的侧面和所述第二导电类型阱3相接触面之间的所述第一导电类型漂移层5、所述第二导电类型阱3、所述第一导电类型深阱2和所述第一导电类型阱4组成漂移区。
所述漂移区中的所述第一导电类型漂移层5、所述第二导电类型阱3和所述第一导电类型深阱2形成一个横向超级结结构，在所述漏区8b接反向偏压时，所述横向超级结结构完全耗尽，并在保证所述横向超级结结构完全耗尽的条件下，所述第一导电类型漂移层5的掺杂浓度越高所述LDMOS器件的导通电阻越小。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种LDMOS器件，其特征在于，包括：
形成于硅衬底中的第一导电类型深阱，所述第一导电类型深阱覆盖于整个LDMOS器件的形成区域；
在所述第一导电类型深阱上方形成有第二导电类型阱，所述第二导电类型阱的底面和所述第一导电类型深阱顶面相接触，所述第二导电类型阱的顶面延伸到所述硅衬底表面；所述第二导电类型阱是在整个所述LDMOS器件的形成区域进行离子注入形成的阱区；
第一导电类型阱，所述第一导电类型阱位于所述第二导电类型阱的部分区域中，所述第一导电类阱的底面和所述第一导电类型深阱的顶面接触；
第一导电类型漂移层，所述第一导电类型漂移层覆盖在所述第一导电类型阱的顶面并延伸到所述第一导电类型阱的周侧的所述第二导电类型阱的表面，且延伸到所述第一导电类型阱的周侧的所述第一导电类型漂移层的侧面和底面都和所述第二导电类型阱相接触；所述第一导电类型漂移层的结深小于所述第一导电类型阱的结深，所述第一导电类型漂移层的掺杂浓度大于所述第一导电类型阱的掺杂浓度；
栅极结构，包括依次形成于所述硅衬底表面的栅介质层和多晶硅栅；所述栅极结构覆盖部分所述第二导电类型阱表面并延伸到所述第一导电类型漂移层表面上，被所述栅极结构所覆盖的所述第二导电类型阱表面用于形成沟道；
第一导电类型掺杂的源区，形成于所述第二导电类型阱表面并和所述栅极结构的一侧自对准；
第一导电类型掺杂的漏区，形成于所述第一导电类型漂移层表面并和所述栅极结构的另一侧相隔一段距离；
由位于所述漏区到所述栅极结构下方的所述第一导电类型漂移层的侧面和所述第二导电类型阱相接触面之间的所述第一导电类型漂移层、所述第二导电类型阱、所述第一导电类型深阱和所述第一导电类型阱组成漂移区；
所述漂移区中的所述第一导电类型漂移层、所述第二导电类型阱和所述第一导电类型深阱形成一个横向超级结结构，在所述漏区接反向偏压时，所述横向超级结结构完全耗尽，并在保证所述横向超级结结构完全耗尽的条件下，所述第一导电类型漂移层的掺杂浓度越高所述LDMOS器件的导通电阻越小。
2.如权利要求1所述的LDMOS器件，其特征在于：所述LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型。
3.如权利要求1所述的LDMOS器件，其特征在于：所述LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
4.如权利要求1所述的LDMOS器件，其特征在于：所述第一导电类型漂移层采用离子注入工艺形成，所述第一导电类型漂移层的离子注入的注入剂量为1.4E13cm-2～2E13cm-2。
5.一种LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在所述硅衬底的整个LDMOS器件的形成区域进行离子注入形成第一导电类型深阱；
步骤二、在所述硅衬底的选定区域中进行离子注入形成第一导电类型阱；所述第一导电类阱的底面和所述第一导电类型深阱的顶面接触；
步骤三、在所述硅衬底的整个所述LDMOS器件的形成区域进行离子注入形成第二导电类型阱，形成的所述第二导电类型阱位于所述第一导电类型深阱上方，并使所述第一导电类型阱位于所述第二导电类型阱的部分区域中，所述第二导电类型阱的底面和所述第一导电类型深阱顶面相接触，所述第二导电类型阱的顶面延伸到所述硅衬底表面；
步骤四、在所述硅衬底的选定区域中进行离子注入形成第一导电类型漂移层；所述第一导电类型漂移层覆盖在所述第一导电类型阱的顶面并延伸到所述第一导电类型阱的周侧的所述第二导电类型阱的表面，且延伸到所述第一导电类型阱的周侧的所述第一导电类型漂移层的侧面和底面都和所述第二导电类型阱相接触；所述第一导电类型漂移层的结深小于所述第一导电类型阱的结深，所述第一导电类型漂移层的掺杂浓度大于所述第一导电类型阱的掺杂浓度；
步骤五、在所述硅衬底表面依次形成栅介质层和多晶硅栅，采用光刻刻蚀工艺对依次所述多晶硅栅和栅介质层进行刻蚀形成栅极结构，所述栅极结构覆盖部分所述第二导电类型阱表面并延伸到所述第一导电类型漂移层表面上，被所述栅极结构所覆盖的所述第二导电类型阱表面用于形成沟道；
步骤六、采用第一导电类型离子注入形成源区和漏区，所述源区形成于所述第二导电类型阱表面并和所述栅极结构的一侧自对准；所述漏区形成于所述第一导电类型漂移层表面并和所述栅极结构的另一侧相隔一段距离；
由位于所述漏区到所述栅极结构下方的所述第一导电类型漂移层的侧面和所述第二导电类型阱相接触面之间的所述第一导电类型漂移层、所述第二导电类型阱、所述第一导电类型深阱和所述第一导电类型阱组成漂移区；
所述漂移区中的所述第一导电类型漂移层、所述第二导电类型阱和所述第一导电类型深阱形成一个横向超级结结构，在所述漏区接反向偏压时，所述横向超级结结构完全耗尽，并在保证所述横向超级结结构完全耗尽的条件下，所述第一导电类型漂移层的掺杂浓度越高所述LDMOS器件的导通电阻越小。
6.如权利要求5所述的方法，其特征在于：所述LDMOS器件为N型器件，第一导电类型为N型，第二导电类型为P型。
7.如权利要求5所述的方法，其特征在于：所述LDMOS器件为P型器件，第一导电类型为P型，第二导电类型为N型。
8.如权利要求5所述的方法，其特征在于：步骤四中所述第一导电类型漂移层的离子注入的注入剂量为1.4E13cm-2～2E13cm-2。
CN201310542163.8A 2013-11-05 2013-11-05 Ldmos器件及制造方法 Active CN104617139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310542163.8A CN104617139B (zh) 2013-11-05 2013-11-05 Ldmos器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310542163.8A CN104617139B (zh) 2013-11-05 2013-11-05 Ldmos器件及制造方法

Publications (2)

Publication Number Publication Date
CN104617139A true CN104617139A (zh) 2015-05-13
CN104617139B CN104617139B (zh) 2017-08-08

Family

ID=53151502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310542163.8A Active CN104617139B (zh) 2013-11-05 2013-11-05 Ldmos器件及制造方法

Country Status (1)

Country Link
CN (1) CN104617139B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020172833A1 (en) * 2019-02-28 2020-09-03 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof
CN113964035A (zh) * 2020-07-20 2022-01-21 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件
US11393899B2 (en) 2019-02-28 2022-07-19 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221967A1 (en) * 2006-03-27 2007-09-27 Khemka Vishnu K Semiconductor device and method for forming the same
US20110127602A1 (en) * 2009-12-02 2011-06-02 Alpha And Omega Semiconductor Incorporated Dual Channel Trench LDMOS Transistors and BCD Process with Deep Trench Isolation
CN102376762A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 超级结ldmos器件及制造方法
CN102637744A (zh) * 2012-05-08 2012-08-15 中北大学 Soi横向超结功率mosfet器件
CN102867844A (zh) * 2012-09-27 2013-01-09 东南大学 一种p型纵向高耐压的横向双扩散金属氧化物半导体晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221967A1 (en) * 2006-03-27 2007-09-27 Khemka Vishnu K Semiconductor device and method for forming the same
US20110127602A1 (en) * 2009-12-02 2011-06-02 Alpha And Omega Semiconductor Incorporated Dual Channel Trench LDMOS Transistors and BCD Process with Deep Trench Isolation
CN102376762A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 超级结ldmos器件及制造方法
CN102637744A (zh) * 2012-05-08 2012-08-15 中北大学 Soi横向超结功率mosfet器件
CN102867844A (zh) * 2012-09-27 2013-01-09 东南大学 一种p型纵向高耐压的横向双扩散金属氧化物半导体晶体管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020172833A1 (en) * 2019-02-28 2020-09-03 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof
US11393899B2 (en) 2019-02-28 2022-07-19 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage
US11769794B2 (en) 2019-02-28 2023-09-26 Yangtze Memory Technologies Co., Ltd. Manufacturing method of high-voltage semiconductor device with increased breakdown voltage
CN113964035A (zh) * 2020-07-20 2022-01-21 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件
WO2022017110A1 (zh) * 2020-07-20 2022-01-27 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件
CN113964035B (zh) * 2020-07-20 2023-05-02 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件

Also Published As

Publication number Publication date
CN104617139B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
CN107078159B (zh) 半导体装置
CN102403315B (zh) 半导体装置
TWI466194B (zh) 集成晶胞的掩埋場環場效應電晶體植入空穴供應通路
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN102376762B (zh) 超级结ldmos器件及制造方法
CN104813452A (zh) 半导体器件
WO2015151185A1 (ja) 半導体装置
CN103050541A (zh) 一种射频ldmos器件及其制造方法
CN104659090B (zh) Ldmos器件及制造方法
CN103633089B (zh) 多晶硅电阻及其制造方法
CN107564965B (zh) 一种横向双扩散mos器件
CN105895533A (zh) 超结结构的制造方法
CN104659091A (zh) Ldmos器件及制造方法
CN103545346B (zh) 隔离型n型ldmos器件及其制造方法
CN108389895B (zh) 基于超结的集成功率器件及其制造方法
CN104617139A (zh) Ldmos器件及制造方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN109698237A (zh) 一种沟槽栅碳化硅mosfet器件及其制造方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN101777584B (zh) p沟道横向双扩散金属氧化物半导体器件
CN105679831A (zh) 横向扩散场效应晶体管及其制造方法
CN103094319A (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CN112909082B (zh) 一种高压低阻功率ldmos
US20140035031A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant