CN105679831A - 横向扩散场效应晶体管及其制造方法 - Google Patents
横向扩散场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN105679831A CN105679831A CN201610148100.8A CN201610148100A CN105679831A CN 105679831 A CN105679831 A CN 105679831A CN 201610148100 A CN201610148100 A CN 201610148100A CN 105679831 A CN105679831 A CN 105679831A
- Authority
- CN
- China
- Prior art keywords
- buried regions
- effect transistor
- region
- drift region
- horizontal proliferation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000009792 diffusion process Methods 0.000 title abstract 4
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 230000005669 field effect Effects 0.000 claims abstract description 54
- 230000015556 catabolic process Effects 0.000 claims abstract description 31
- 238000000926 separation method Methods 0.000 claims description 52
- 230000035755 proliferation Effects 0.000 claims description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 229920005591 polysilicon Polymers 0.000 claims description 50
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 229910052760 oxygen Inorganic materials 0.000 claims description 32
- 239000001301 oxygen Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 22
- 230000005516 deep trap Effects 0.000 claims description 8
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000000779 depleting effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102100035767 Adrenocortical dysplasia protein homolog Human genes 0.000 description 1
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 1
- 101100433963 Homo sapiens ACD gene Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种横向扩散场效应晶体管，包括：在第一导电类型掺杂的漂移区中形成有具有一横向间隔的第二导电类型掺杂的第一埋层，横向间隔用于增加源漏电流的通路；在横向间隔底部形成有第二导电类型掺杂的第二埋层，第二埋层用于增加对横向间隔顶部的所述漂移区的耗尽，并使横向间隔顶部的漂移区在漏端电压的初始阶段被充分耗尽、防止初始击穿。本发明还公开了一种横向扩散场效应晶体管的制造方法。本发明能防止初始击穿且不显著影响器件的击穿电压和导通电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种横向扩散场效应晶体管；本发明还涉及一种横向扩散场效应晶体管的制造方法。
背景技术
超高压横向扩散场效应晶体管(LDMOS)通常在漂移区中插入与漂移区导电类型相反的埋层，埋层可以帮助漂移区耗尽，这样可以适当提高漂移区浓度，还可保证超高压LDMOS的击穿电压。
如图1所示，是现有横向扩散场效应晶体管的结构示意图；以N型LDMOS为例，现有LDMOS包括：
漂移区102，由形成于P型半导体衬底如硅衬底101中的深N阱组成。
在深N阱102的表面形成有场氧103，场氧103能为浅沟槽场氧(STI)或者局部场氧(LOCOS)。
沟道区104，由形成于所述半导体衬底101的深N阱102中P阱组成。
形成于所述半导体衬底101上方的多晶硅栅106，所述多晶硅栅106和所述半导体衬底101表面隔离有栅介质层，在横向上所述多晶硅栅106从所述沟道区104上方延伸到所述漂移区102的场氧103上方，被所述多晶硅栅106覆盖的所述沟道区104表面用于形成沟道；所述多晶硅栅106的第一侧面位于所述沟道区104上方、第二侧面位于所述漂移区102上方。
N+区组成的源区107和漏区108，所述源区108形成于所述沟道区104中并和所述多晶硅栅106的第一侧面自对准，所述漏区108形成于所述漂移区102中。
P+区组成的沟道引出区109，所述沟道引出区109形成于所述沟道区104中并用于将所述沟道区104引出，所述沟道引出区109和所述源区107横向接触。
在漏区108侧的场氧103的表面形成有多晶硅场板106a。漏区108和多晶硅场板106a都通过接触孔111连接到由正面金属层112形成的漏极；正面金属层112还形成有栅极、源极和衬底电极。栅极通过接触孔111和多晶硅栅106接触；源极通过接触孔111和源区107和沟道引出区109连接；衬底引出电极通过接触孔111和P+区110连接，P+区110形成于深N阱102外的半导体衬底101的表面。
在漂移区102中形成有P型掺杂的埋层(PTOP)105，埋层105可以帮助漂移区102耗尽，这样可以适当提高漂移区105浓度，还可保证超高压LDMOS的击穿电压。
现有漂移区102的埋层105通常采用单一的高能量离子注入完成制作，埋层105的横向杂质分布是均匀的。为了给器件的源漏电流留有较宽的通路，埋层105需要在器件沟道区104侧面的漂移区102底部的留有5微米以上的横向间隔，横向间隔如虚线框113所示。当器件在漏极加压到50伏左右时，横向间隔顶部的漂移区还没有来得及全部耗尽时，窄耗尽区内的电场峰值已经到达硅的临界电场，使得器件在沟道区104与漂移区104的横向结处或者沟道区104侧的埋层105与漂移区102的横向结处发生雪崩击穿，即在横向间隔113顶部的漂移区和对应的沟道区104或埋层102之间的横向结容易发生雪崩击穿，雪崩击穿如标记113a所示，这就是超高压器件的初始击穿，该初始击穿的电压远低于器件正常的工作电压，约为器件的工作电压的十分之一左右，也即器件的漏极电压还没到正常工作电压时就已经被击穿。
通过减少漂移区102的浓度能解决初始击穿问题，但会牺牲器件的导通电阻和导通电流；而提高单一漂移区102的埋层105的掺杂浓度，则可能由于在漏端即漏极端高压时漏极方向的漂移区埋层105不能耗尽掉而使得器件不能实现高压击穿，也即漂移区的埋层105需要在高压时被完全耗尽，这样才能提高高压击穿，高压击穿电压要大于正常工作电压，使得器件能够在正常工作电压下工作；也即埋层105的掺杂浓度增加时，器件的高压击穿电压会降低，这也就降低了器件的正常工作电压范围。所以单纯通过增加埋层105的掺杂浓度来消除初始击穿时，会降低器件的高压击穿。
如图2A所示，是图1所示现有器件的碰撞电离仿真图；标记201所对应的界面为半导体衬底101和深N阱102之间的界面，碰撞电离最大值出现在虚线圈202所对应区域位置，这和图1中的虚线框113的顶部区域所对应的位置一致。
如图2B所示，是图1所示现有器件的耗尽区仿真图；可以看出，虚线圈203所对应区域内的漂移区并没有被充分耗尽。
发明内容
本发明所要解决的技术问题是提供一种横向扩散场效应晶体管，能防止初始击穿且不显著影响器件的击穿电压和导通电阻。为此，本发明还提供一种横向扩散场效应晶体管的制造方法。
为解决上述技术问题，本发明提供横向扩散场效应晶体管包括：
第一导电类型掺杂的漂移区，形成于第二导电类型半导体衬底中。
第二导电类型掺杂的沟道区，形成于所述半导体衬底中；所述沟道区和所述漂移区侧面接触或相隔一定距离。
在所述漂移区中形成有第二导电类型掺杂的第一埋层，所述第一埋层具有一横向间隔，所述横向间隔位于所述沟道区侧面的所述漂移区底部，所述横向间隔用于增加源漏电流的通路。
在所述横向间隔底部的所述漂移区中形成有第二导电类型掺杂的第二埋层，所述第二埋层用于增加对所述横向间隔顶部的所述漂移区的耗尽，并使所述横向间隔顶部的所述漂移区能在漏端电压的初始阶段被充分耗尽、防止初始击穿。
进一步的改进是，所述第一埋层的所述横向间隔为5微米以上。
进一步的改进是，所述第二埋层的掺杂浓度为所述第一埋层的掺杂浓度的2倍～5倍。
进一步的改进是，所述第二埋层的两侧和所述第一埋层有横向交叠。
进一步的改进是，所述第二埋层的每一侧和所述第一埋层的横向交叠小于1微米。
进一步的改进是，所述第一埋层和所述第二埋层都采用离子注入加快速热退火激活实现，所述第二埋层的离子注入的能量是所述第一埋层的离子注入的能量的1.5倍，所述第二埋层的离子注入的剂量是所述第一埋层的离子注入的剂量的2倍～5倍。
进一步的改进是，所述漂移区由深阱组成。
进一步的改进是，所述漂移区由外延层组成。
进一步的改进是，横向扩散场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，横向扩散场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，横向扩散场效应晶体管还包括：
形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述沟道区上方延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；所述多晶硅栅的第一侧面位于所述沟道区上方、第二侧面位于所述漂移区上方。
第一导电类型重掺杂的源区和漏区，所述源区形成于所述沟道区中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中。
进一步的改进是，所述横向扩散场效应晶体管还包括：
第二导电类型重掺杂的沟道引出区，所述沟道引出区形成于所述沟道区中并用于将所述沟道区引出，所述沟道引出区和所述源区横向接触。
进一步的改进是，所述横向扩散场效应晶体管还包括：
场氧，位于所述沟道区和所述漏区之间的所述漂移区上方，所述场氧的第二侧和所述漏区横向接触，所述场氧的第一侧和所述沟道区相隔一段距离；所述多晶硅栅延伸到所述场氧上方。
为解决上述技术问题，本发明提供的横向扩散场效应晶体管的制造方法包括如下步骤：
步骤一、在第二导电类型半导体衬底中形成第一导电类型掺杂的漂移区。
步骤二、在所述漂移区中形成第二导电类型掺杂的第一埋层，所述第一埋层具有一横向间隔，所述横向间隔位于沟道区侧面的所述漂移区底部，所述横向间隔用于增加源漏电流的通路。
步骤三、在所述横向间隔底部的所述漂移区中形成第二导电类型掺杂的第二埋层，所述第二埋层用于增加对所述横向间隔顶部的所述漂移区的耗尽，并使所述横向间隔顶部的所述漂移区能在漏端电压的初始阶段被充分耗尽、防止初始击穿。
步骤四、光刻打开沟道区注入区并进行沟道区注入在所述半导体衬底中形成第二导电类型掺杂的沟道区，所述沟道区和所述漂移区侧面接触或相隔一定距离。
进一步的改进是，所述第一埋层的所述横向间隔为5微米以上。
进一步的改进是，所述第二埋层的掺杂浓度为所述第一埋层的掺杂浓度的2倍～5倍。
进一步的改进是，所述第二埋层的两侧和所述第一埋层有横向交叠。
进一步的改进是，所述第二埋层的每一侧和所述第一埋层的横向交叠小于1微米。
进一步的改进是，所述第一埋层和所述第二埋层都采用离子注入加快速热退火激活实现，所述第二埋层的离子注入的能量是所述第一埋层的离子注入的能量的1.5倍，所述第二埋层的离子注入的剂量是所述第一埋层的离子注入的剂量的2倍～5倍。
进一步的改进是，步骤一中所述漂移区采用深阱工艺形成。
进一步的改进是，步骤一中所述漂移区采用外延工艺形成。
进一步的改进是，还包括步骤：
步骤五、在所述漂移区上方形成场氧。
步骤六、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述沟道区延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道，所述多晶硅栅的第一侧面位于所述沟道区上方、第二侧面位于所述漂移区顶部的所述场氧上方。
步骤七、进行第一导电类型重掺杂的源漏注入形成源区和漏区，所述源区形成于所述沟道区中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触。
步骤八、进行第二导电类型重掺杂注入形成沟道引出区，所述沟道引出区形成于所述沟道区中并用于将所述沟道区引出，所述沟道引出区和所述源区横向接触。
本发明通过在漂移区中的第一埋层的横向间隔底部的漂移区中设置第二埋层，其中第一埋层的横向间隔的设置能够增加源漏电流的通路，保证器件具有较小的导通电阻；而第二埋层的设置能够消除第一埋层的横向间隔所带来的对横向间隔顶部的漂移区无法在漏端电压增加的初始阶段被充分耗尽的缺陷，也即本发明的第二埋层能增加对横向间隔顶部的所述漂移区的耗尽，并使横向间隔顶部的漂移区能在漏端电压的初始阶段被充分耗尽，从而能防止初始击穿。
另外，由于第二埋层位于第一埋层的横向间隔的底部，在防止初始击穿时并不需要对第一埋层的深度和掺杂浓度做任何改变，且第二埋层的横向尺寸相对于整个漂移区的长度来说是很小的，这些因素使得增加第二埋层后不会显著影响器件的击穿电压和导通电阻。也即本发明通过第一埋层的设置确定器件的击穿电压和导通电阻，这和现有结构是相同的；而通过第二埋层的设置能防止器件被初始击穿。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有横向扩散场效应晶体管的结构示意图；
图2A是图1所示现有器件的碰撞电离仿真图；
图2B是图1所示现有器件的耗尽区仿真图；
图3本发明实施例横向扩散场效应晶体管的结构示意图。
具体实施方式
如图3所示，本发明实施例横向扩散场效应晶体管的结构示意图，以N型器件为例，本发明实施例横向扩散场效应晶体管包括：
N型掺杂的漂移区2，形成于P型半导体衬底1中。本发明实施例中，所述漂移区2由深阱组成。在其它实施例中，所述漂移区2也能由外延层组成。
P型掺杂的沟道区4，形成于所述半导体衬底1的漂移区2中。
在所述漂移区2中形成有P型掺杂的第一埋层5a，所述第一埋层5a具有一横向间隔，横向间隔如虚线框301所示。所述横向间隔位于所述沟道区4侧面的所述漂移区2底部，所述横向间隔用于增加源漏电流的通路。较佳为，所述第一埋层5a的所述横向间隔为5微米以上。
在所述横向间隔底部的所述漂移区2中形成有P型掺杂的第二埋层5b，所述第二埋层5b用于增加对所述横向间隔顶部的所述漂移区2的耗尽，并使所述横向间隔顶部的所述漂移区2能在漏端电压的初始阶段被充分耗尽、防止初始击穿。
所述第二埋层5b的掺杂浓度为所述第一埋层5a的掺杂浓度的2倍～5倍。所述第二埋层5b的两侧和所述第一埋层5a有横向交叠；较佳选择为，所述第二埋层5b的每一侧和所述第一埋层5a的横向交叠小于1微米。
本发明实施例中，所述第一埋层5a和所述第二埋层5b都采用离子注入加快速热退火激活实现，所述第二埋层5b的离子注入的能量是所述第一埋层5a的离子注入的能量的1.5倍，所述第二埋层5b的离子注入的剂量是所述第一埋层5a的离子注入的剂量的2倍～5倍。
横向扩散场效应晶体管还包括：
形成于所述半导体衬底1上方的多晶硅栅6，所述多晶硅栅6和所述半导体衬底1表面隔离有栅介质层如栅氧化层，在横向上所述多晶硅栅6从所述沟道区4上方延伸到所述漂移区2上方，被所述多晶硅栅6覆盖的所述沟道区4表面用于形成沟道；所述多晶硅栅6的第一侧面位于所述沟道区4上方、第二侧面位于所述漂移区2上方。
由N型重掺杂区即N+区组成的源区7和漏区8，所述源区7形成于所述沟道区4中并和所述多晶硅栅6的第一侧面自对准，所述漏区8形成于所述漂移区2中。
场氧3，位于所述沟道区4和所述漏区8之间的所述漂移区2上方，所述场氧3的第二侧和所述漏区8横向接触，所述场氧3的第一侧和所述沟道区4相隔一段距离；所述多晶硅栅6延伸到所述场氧3上方。所述场氧3为浅沟槽场氧或局部场氧。
由P型重掺杂区即P+区的沟道引出区9，所述沟道引出区9形成于所述沟道区4中并用于将所述沟道区4引出，所述沟道引出区9和所述源区7横向接触。
在漏区8侧的场氧3的表面形成有多晶硅场板6a。漏区8和多晶硅场板6a都通过接触孔10连接到由正面金属层11形成的漏极；正面金属层11还形成有栅极和源极。栅极通过接触孔10和多晶硅栅6接触；源极通过接触孔10和源区7和沟道引出区9连接。
在N型深阱2a外的半导体衬底1的表面形成有P+区12，P+区12通过接触孔10连接到由正面金属层11组成的衬底电极。
本发明实施例一是以N型器件为例进行说明的，将掺杂类型进行N型和P型的互换，能够得到P型器件，对于P型器件这里不再做详细的说明。
如图3所示，本发明实施例横向扩散场效应晶体管的制造方法包括如下步骤：
步骤一、在P型半导体衬底1中形成N型掺杂的漂移区2。本发明实施例中，所述漂移区2通过深阱工艺形成。在其它实施例中，所述漂移区2也能通过外延工艺形成。
步骤二、在所述漂移区2中形成P型掺杂的第一埋层5a，所述第一埋层5a具有一横向间隔，所述横向间隔位于沟道区4侧面的所述漂移区2底部，所述横向间隔用于增加源漏电流的通路。较佳为，所述第一埋层5a的所述横向间隔为5微米以上。
步骤三、在所述横向间隔底部的所述漂移区2中形成P型掺杂的第二埋层5b，所述第二埋层5b用于增加对所述横向间隔顶部的所述漂移区2的耗尽，并使所述横向间隔顶部的所述漂移区2能在漏端电压的初始阶段被充分耗尽、防止初始击穿。
所述第二埋层5b的掺杂浓度为所述第一埋层5a的掺杂浓度的2倍～5倍。所述第二埋层5b的两侧和所述第一埋层5a有横向交叠；较佳选择为，所述第二埋层5b的每一侧和所述第一埋层5a的横向交叠小于1微米。
本发明实施例中，所述第一埋层5a和所述第二埋层5b都采用离子注入加快速热退火激活实现，所述第二埋层5b的离子注入的能量是所述第一埋层5a的离子注入的能量的1.5倍，所述第二埋层5b的离子注入的剂量是所述第一埋层5a的离子注入的剂量的2倍～5倍。
步骤四、光刻打开沟道区4注入区并进行沟道区4注入在所述半导体衬底1中形成P型掺杂的沟道区4，所述沟道区4和所述漂移区2侧面接触或相隔一定距离。
步骤五、在所述漂移区2上方形成场氧3；
步骤六、形成栅介质层如栅氧化层和多晶硅栅6，所述多晶硅栅6在横向上从所述沟道区4延伸到所述漂移区2上方，被所述多晶硅栅6覆盖的所述沟道区4表面用于形成沟道，所述多晶硅栅6的第一侧面位于所述沟道区4上方、第二侧面位于所述漂移区2顶部的所述场氧3上方。在形成多晶硅栅6的同时在靠近漏区8一侧的场氧3的表面形成多晶硅场板6a。
步骤七、进行N型重掺杂的源漏注入形成源区7和漏区8，所述源区7形成于所述沟道区4中并和所述多晶硅栅6的第一侧面自对准，所述漏区8形成于所述漂移区2中，所述场氧3的第二侧和所述漏区8横向接触。
步骤八、进行P型重掺杂注入形成沟道引出区9和P+区12，所述沟道引出区9形成于所述沟道区4中并用于将所述沟道区4引出，所述沟道引出区9和所述源区7横向接触。P+区12形成于N型深阱2外部的半导体衬底1的表面。
之后，形成层间膜，接触孔10和正面金属层11。接触孔10穿过层间膜，对正面金属层11进行图形化形成源极、栅极、漏极和衬底电极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (24)
1.一种横向扩散场效应晶体管，其特征在于，包括：
第一导电类型掺杂的漂移区，形成于第二导电类型半导体衬底中；
第二导电类型掺杂的沟道区，形成于所述半导体衬底中；所述沟道区和所述漂移区侧面接触或相隔一定距离；
在所述漂移区中形成有第二导电类型掺杂的第一埋层，所述第一埋层具有一横向间隔，所述横向间隔位于所述沟道区侧面的所述漂移区底部，所述横向间隔用于增加源漏电流的通路；
在所述横向间隔底部的所述漂移区中形成有第二导电类型掺杂的第二埋层，所述第二埋层用于增加对所述横向间隔顶部的所述漂移区的耗尽，并使所述横向间隔顶部的所述漂移区能在漏端电压的初始阶段被充分耗尽、防止初始击穿。
2.如权利要求1所述的横向扩散场效应晶体管，其特征在于：所述第一埋层的所述横向间隔为5微米以上。
3.如权利要求1所述的横向扩散场效应晶体管，其特征在于：所述第二埋层的掺杂浓度为所述第一埋层的掺杂浓度的2倍～5倍。
4.如权利要求1所述的横向扩散场效应晶体管，其特征在于：所述第二埋层的两侧和所述第一埋层有横向交叠。
5.如权利要求4所述的横向扩散场效应晶体管，其特征在于：所述第二埋层的每一侧和所述第一埋层的横向交叠小于1微米。
6.如权利要求1所述的横向扩散场效应晶体管，其特征在于：所述第一埋层和所述第二埋层都采用离子注入加快速热退火激活实现，所述第二埋层的离子注入的能量是所述第一埋层的离子注入的能量的1.5倍，所述第二埋层的离子注入的剂量是所述第一埋层的离子注入的剂量的2倍～5倍。
7.如权利要求1所述的横向扩散场效应晶体管，其特征在于：所述漂移区由深阱组成。
8.如权利要求1所述的横向扩散场效应晶体管，其特征在于：所述漂移区由外延层组成。
9.如权利要求1至8中任一权利要求所述的横向扩散场效应晶体管，其特征在于：横向扩散场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型。
10.如权利要求1至8中任一权利要求所述的横向扩散场效应晶体管，其特征在于：横向扩散场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
11.如权利要求1至8中任一权利要求所述的横向扩散场效应晶体管，其特征在于，横向扩散场效应晶体管还包括：
形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述沟道区上方延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；所述多晶硅栅的第一侧面位于所述沟道区上方、第二侧面位于所述漂移区上方；
第一导电类型重掺杂的源区和漏区，所述源区形成于所述沟道区中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中。
12.如权利要求11所述的横向扩散场效应晶体管，其特征在于,所述横向扩散场效应晶体管还包括：
第二导电类型重掺杂的沟道引出区，所述沟道引出区形成于所述沟道区中并用于将所述沟道区引出，所述沟道引出区和所述源区横向接触。
13.如权利要求11所述的横向扩散场效应晶体管，其特征在于,所述横向扩散场效应晶体管还包括：
场氧，位于所述沟道区和所述漏区之间的所述漂移区上方，所述场氧的第二侧和所述漏区横向接触，所述场氧的第一侧和所述沟道区相隔一段距离；所述多晶硅栅延伸到所述场氧上方。
14.一种横向扩散场效应晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在第二导电类型半导体衬底中形成第一导电类型掺杂的漂移区；
步骤二、在所述漂移区中形成第二导电类型掺杂的第一埋层，所述第一埋层具有一横向间隔，所述横向间隔位于沟道区侧面的所述漂移区底部，所述横向间隔用于增加源漏电流的通路；
步骤三、在所述横向间隔底部的所述漂移区中形成第二导电类型掺杂的第二埋层，所述第二埋层用于增加对所述横向间隔顶部的所述漂移区的耗尽，并使所述横向间隔顶部的所述漂移区能在漏端电压的初始阶段被充分耗尽、防止初始击穿；
步骤四、光刻打开沟道区注入区并进行沟道区注入在所述半导体衬底中形成第二导电类型掺杂的沟道区，所述沟道区和所述漂移区侧面接触或相隔一定距离。
15.如权利要求14所述的横向扩散场效应晶体管的制造方法，其特征在于：所述第一埋层的所述横向间隔为5微米以上。
16.如权利要求14所述的横向扩散场效应晶体管的制造方法，其特征在于：所述第二埋层的掺杂浓度为所述第一埋层的掺杂浓度的2倍～5倍。
17.如权利要求14所述的横向扩散场效应晶体管的制造方法，其特征在于：所述第二埋层的两侧和所述第一埋层有横向交叠。
18.如权利要求17所述的横向扩散场效应晶体管的制造方法，其特征在于：所述第二埋层的每一侧和所述第一埋层的横向交叠小于1微米。
19.如权利要求14所述的横向扩散场效应晶体管的制造方法，其特征在于：所述第一埋层和所述第二埋层都采用离子注入加快速热退火激活实现，所述第二埋层的离子注入的能量是所述第一埋层的离子注入的能量的1.5倍，所述第二埋层的离子注入的剂量是所述第一埋层的离子注入的剂量的2倍～5倍。
20.如权利要求14所述的横向扩散场效应晶体管的制造方法，其特征在于：步骤一中所述漂移区采用深阱工艺形成。
21.如权利要求14所述的横向扩散场效应晶体管的制造方法，其特征在于：步骤一中所述漂移区采用外延工艺形成。
22.如权利要求14所述的横向扩散场效应晶体管的制造方法，其特征在于，还包括步骤：
步骤五、在所述漂移区上方形成场氧；
步骤六、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述沟道区延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道，所述多晶硅栅的第一侧面位于所述沟道区上方、第二侧面位于所述漂移区顶部的所述场氧上方；
步骤七、进行第一导电类型重掺杂的源漏注入形成源区和漏区，所述源区形成于所述沟道区中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触；
步骤八、进行第二导电类型重掺杂注入形成沟道引出区，所述沟道引出区形成于所述沟道区中并用于将所述沟道区引出，所述沟道引出区和所述源区横向接触。
23.如权利要求14至22中任一权利要求所述的横向扩散场效应晶体管的制造方法，其特征在于：横向扩散场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型。
24.如权利要求14至22中任一权利要求所述的横向扩散场效应晶体管的制造方法，其特征在于：横向扩散场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610148100.8A CN105679831B (zh) | 2016-03-16 | 2016-03-16 | 横向扩散场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610148100.8A CN105679831B (zh) | 2016-03-16 | 2016-03-16 | 横向扩散场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105679831A true CN105679831A (zh) | 2016-06-15 |
| CN105679831B CN105679831B (zh) | 2018-08-21 |
Family
ID=56310502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610148100.8A Active CN105679831B (zh) | 2016-03-16 | 2016-03-16 | 横向扩散场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105679831B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807543A (zh) * | 2018-05-25 | 2018-11-13 | 矽力杰半导体技术(杭州)有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN110176488A (zh) * | 2018-02-20 | 2019-08-27 | 马克西姆综合产品公司 | 具有击穿电压钳位的ldmos晶体管 |
| CN110993710A (zh) * | 2019-12-30 | 2020-04-10 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| CN104518023A (zh) * | 2013-09-30 | 2015-04-15 | 无锡华润上华半导体有限公司 | 高压ldmos器件 |
| CN104617149A (zh) * | 2015-01-30 | 2015-05-13 | 上海华虹宏力半导体制造有限公司 | 隔离型nldmos器件及其制造方法 |
| CN105206675A (zh) * | 2015-08-31 | 2015-12-30 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
-
2016
- 2016-03-16 CN CN201610148100.8A patent/CN105679831B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| CN104518023A (zh) * | 2013-09-30 | 2015-04-15 | 无锡华润上华半导体有限公司 | 高压ldmos器件 |
| CN104617149A (zh) * | 2015-01-30 | 2015-05-13 | 上海华虹宏力半导体制造有限公司 | 隔离型nldmos器件及其制造方法 |
| CN105206675A (zh) * | 2015-08-31 | 2015-12-30 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110176488A (zh) * | 2018-02-20 | 2019-08-27 | 马克西姆综合产品公司 | 具有击穿电压钳位的ldmos晶体管 |
| CN108807543A (zh) * | 2018-05-25 | 2018-11-13 | 矽力杰半导体技术(杭州)有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN108807543B (zh) * | 2018-05-25 | 2023-12-15 | 矽力杰半导体技术(杭州)有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN110993710A (zh) * | 2019-12-30 | 2020-04-10 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105679831B (zh) | 2018-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108847423B (zh) | 半导体器件及其制造方法 | |
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| US20120007179A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN102136493B (zh) | 高压隔离型ldnmos器件及其制造方法 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN102136494A (zh) | 高压隔离型ldnmos及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| US9184278B2 (en) | Planar vertical DMOS transistor with a conductive spacer structure as gate | |
| CN103633089B (zh) | 多晶硅电阻及其制造方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| US9178054B2 (en) | Planar vertical DMOS transistor with reduced gate charge | |
| CN103545346B (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN103050536A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN107342325B (zh) | 一种横向双扩散金属氧化物半导体器件 | |
| CN108885999B (zh) | 半导体装置及其制造方法 | |
| US7750428B2 (en) | Semiconductor device and method for producing it | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN105047716B (zh) | 射频ldmos器件及其制造方法 | |
| CN104201204A (zh) | 横向对称dmos管及其制造方法 | |
| CN1331209C (zh) | 半导体器件及其制造方法 | |
| CN106298943A (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN104538441A (zh) | 射频ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |