CN106298943A - 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 - Google Patents
一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 Download PDFInfo
- Publication number
- CN106298943A CN106298943A CN201610872198.1A CN201610872198A CN106298943A CN 106298943 A CN106298943 A CN 106298943A CN 201610872198 A CN201610872198 A CN 201610872198A CN 106298943 A CN106298943 A CN 106298943A
- Authority
- CN
- China
- Prior art keywords
- buried regions
- electric field
- sic
- double diffusion
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000005684 electric field Effects 0.000 title claims abstract description 21
- 238000009792 diffusion process Methods 0.000 title claims abstract description 20
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 13
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000001534 heteroepitaxy Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract description 3
- 230000002146 bilateral effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本发明提出了一种具有体电场调制的横向双扩散金属氧化物半导体场效应管(LDMOS)，该LDMOS器件主要特点是在器件漏端的下方通过异质外延技术形成宽禁带半导体SiC埋层。通过将漏端下方体内的高电峰场引入SiC埋层中，利用SiC材料具有较高的临界击穿电场(EC‑SiC＝3.0×106V/cm＞EC‑Si＝3.0×105V/cm)的特性，使得器件的击穿位置在SiC埋层中，从而有效地提高了LDMOS的击穿电压，使得器件的性能大幅度提高。
Description
技术领域
本发明涉及半导体器件领域，特别是涉及一种横向双扩散金属氧化物半导体场效应管。
背景技术
在功率单片集成技术中，结合隔离技术以及高低压兼容等关键工艺，可集成的高压功率器件是功率集成电路(PIC)的核心。由于横向双扩散MOS(LDMOS)器件具有易集成、频率特性好、低功耗等方面的优势，LDMOS已经作为了高压功率集成电路(HVIC)和智能功率集成电路(SPIC)中的关键核心器件。近年来，随着功率电子学的不断发展，对横向双扩散MOS器件(即LDMOS)等核心功率器件提出了低成本、高可靠性的要求。在HVIC和PIC中采用的场板技术和RESURF(REduced SURface Field)等技术有效地优化了器件的表面电场，提升了器件的性能。
然而实验表明，这些改进后的器件在漏端体内易发生发生击穿。申请人分析原因后认为：LDMOS的体电场并没有得到优化，使得在器件的漏极下方形成高峰电场导致击穿。并且由于Si材料具有相对较低的临界击穿电场约为3.0×105V/cm，使得器件的性能受到限制。为了进一步提高LDMOS的击穿电压，改善器件性能，本发明利用宽禁带半导体材料SiC在器件的漏端下方形成埋层。利用宽禁带材料具有较高的临界击穿电场的优势3.0×106V/cm来提高器件的击穿电压，并且有效地改善了器件的性能。
发明内容
本发明提出了一种横向双扩散金属氧化物半导体场效应管，旨在全面、有效优化LDMOS击穿电压与比导通电阻的矛盾。
本发明的技术方案如下：
横向双扩散金属氧化物半导体场效应晶体管，包括：
半导体材料的衬底；
在所述衬底上生长的外延层；
在所述外延层上形成相邻接的基区和漂移区；
在所述基区上利用双扩散技术形成的沟道，同时在漂移区上远离沟道一侧形成漏区，在所述基区上形成沟道衬底接触并与靠近沟道一侧短接形成源区，
位于沟道上方的栅绝缘层以及栅极；
分别在源区和漏区上形成的源极和漏极；
其特征在于：
所述外延层为异质外延层，即形成具有宽禁带半导体材料SiC埋层的外延层，SiC埋层形成在特定位置，即形成在之后形成的漏区下方。
基于上述基本方案，本发明还进一步做如下优化限定和改进：
所述SiC埋层的厚度根据器件的耐压而确定。例如器件耐压为50V-2000V，埋层厚度约1μm-2μm。
所述SiC埋层的最优长度LD-Op根据漂移区长度LD而确定，具体是长度范围为LD-Op＝(1/10LD-1/2LD)。
所述SiC埋层的掺杂浓度根据衬底的掺杂浓度而确定。例如Si衬底浓度为1014cm-3时，SiC埋层的掺杂浓度约为1015cm-3。
一种制作上述器件的方法，包括以下步骤：
1)在半导体材料的衬底上形成外延层；
2)在外延层上左端形成基区；
3)从基区到右端形成漂移区；
4)形成有源区；
5)在沟道上面形成栅氧化层并淀积多晶硅、刻蚀多晶硅和栅氧化层，形成栅极；
6)在基区利用双扩散技术注入形成沟道，同时在漂移区的右端注入形成漏区；
7)在基区左端形成沟道衬底接触；
8)在器件表面淀积钝化层，并刻蚀接触孔；
9)淀积金属并刻蚀形成漏极和源极；
有别于现有技术的是：在步骤1)完成后，在外延层右端对应于之后将形成的漏区的下方位置，通过异质外延技术形成SiC埋层；步骤3)中右端的漂移区部分是在该SiC埋层上形成。
本发明技术方案的有益效果如下：
在LDMOS器件漏端的下方通过异质外延技术形成宽禁带半导体SiC埋层。一方面使得器件的击穿位置形成在具有高临界击穿电场的SiC材料中，这种新的结构可以将漏端下方体内的高电峰场引入SiC埋层中，利用SiC材料具有较高的临界击穿电场(EC-SiC＝3.0×106V/cm＞EC-Si＝3.0×105V/cm)的特性，使得器件的击穿位置在SiC埋层中，从而有效地提高了LDMOS的击穿电压；另一方面也有效地改善了LDMOS器件的体电场分布。
总体上使得器件的击穿电压提高，有效地提高了器件性能。
附图说明
图1为本发明实施例的结构示意图(正视图)；
附图标号说明：
1-源极；2-栅极；3-栅绝缘层；4-漂移区；5-漏电极；6-漏区；7-SiC埋层；8-外延层；9-衬底；10-基区；11-源区；12-沟道。
具体实施方式
如图1所示，本发明的横向双扩散金属氧化物半导体场效应管结构包括：
半导体材料的衬底9；
位于衬底上的外延层8并形成SiC埋层7；
分别位于外延层上两端的基区10和漏区6，漏区上面为漏极5；
位于基区表面的源区11和沟道12；
源区表面形成源极1，沟道12上面为栅绝缘层3位于栅极2下方；
沟道与漏区之间为漂移区4；
在LDMOS器件漏端的下方通过异质外延技术形成宽禁带半导体SiC埋层。一方面使得器件的击穿位置形成在具有高临界击穿电场的SiC材料中，这种新型半导体功率器件可以将漏端下方体内的高电峰场引入SiC埋层中，利用SiC材料具有较高的临界击穿电场(EC-SiC＝3.0×106V/cm＞EC-Si＝3.0×105V/cm)的特性，使得器件的击穿位置在SiC埋层中，从而有效地提高了LDMOS的击穿电压；另一方面也有效地改善了LDMOS器件的体电场分布。总体上使得器件的击穿电压提高，有效地提高了器件性能。
以N沟道LDMOS为例，具体可以通过以下步骤进行制备：
1)半绝缘材料(包括Si、SiC和GaAs等)的衬底上外延层；
2)在外延层上通过异质外延技术形成SiC埋层；
2)在外延层上左端形成P型基区；
3)从基区到右端漂移区；
4)形成有源区；
5)在沟道上面形成栅氧化层并淀积多晶硅、刻蚀多晶硅和栅氧化层，形成栅极；
6)在基区利用双扩散技术注入形成沟道，同时在右端注入形成漏区；
7)在基区左端形成沟道衬底接触；
8)在器件表面淀积钝化层，并刻蚀接触孔；
9)淀积金属并刻蚀形成漏极和源极。
经Sentaurus仿真，该器件的性能较之于传统器件大幅度提升，在两种器件漂移区长度相同的情况下该器件的击穿电压提高约40％。
当然，本发明中的LDMOS也可以为P型沟道，其结构与N沟道LDMOS等同，LDMOS也包括Super Junction LDMOS，这些均应视为属于本申请权利要求的保护范围，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。
Claims (10)
1.一种具有体电场调制的横向双扩散金属氧化物半导体场效应管，包括：
半导体材料的衬底；
在所述衬底上生长的外延层；
在所述外延层上形成相邻接的基区和漂移区；
在所述基区上利用双扩散技术形成的沟道，同时在漂移区上远离沟道一侧形成漏区，在所述基区上形成沟道衬底接触并与靠近沟道一侧短接形成源区；
位于沟道上方的栅绝缘层以及栅极；
分别在源区和漏区上形成的源极和漏极；
其特征在于：
所述外延层为异质外延层，即形成具有宽禁带半导体材料SiC埋层的外延层，SiC埋层形成在漏区下方。
2.根据权利要求1所述的具有体电场调制的横向双扩散金属氧化物半导体场效应管，其特征在于：所述SiC埋层的厚度根据器件的耐压而确定。
3.根据权利要求2所述的具有体电场调制的横向双扩散金属氧化物半导体场效应管，其特征在于：器件耐压要求为50V-2000V，则SiC埋层厚度为1μm-2μm。
4.根据权利要求1所述的具有体电场调制的横向双扩散金属氧化物半导体场效应管，其特征在于：所述SiC埋层的长度LD-Op根据漂移区长度LD而确定，长度范围为LD-Op＝(1/10LD-1/2LD)。
5.根据权利要求1所述的具有体电场调制的横向双扩散金属氧化物半导体场效应管，其特征在于：所述SiC埋层的掺杂浓度根据衬底的掺杂浓度而确定。
6.根据权利要求5所述的具有体电场调制的横向双扩散金属氧化物半导体场效应管，其特征在于：衬底的掺杂浓度为1014cm-3，则所述SiC埋层的掺杂浓度为1015cm-3。
7.一种制作权利要求1所述的具有体电场调制的横向双扩散金属氧化物半导体场效应管的方法，包括以下步骤：
1)在半导体材料的衬底上形成外延层；
2)在外延层上左端形成基区；
3)从基区到右端形成漂移区；
4)形成有源区；
5)在沟道上面形成栅氧化层并淀积多晶硅、刻蚀多晶硅和栅氧化层，形成栅极；
6)在基区利用双扩散技术注入形成沟道，同时在漂移区的右端注入形成漏区；
7)在基区左端形成沟道衬底接触；
8)在器件表面淀积钝化层，并刻蚀接触孔；
9)淀积金属并刻蚀形成漏极和源极；
其特征在于：
在步骤1)完成后，在外延层右端对应于之后将形成的漏区的下方位置，通过异质外延技术形成SiC埋层；步骤3)中右端的漂移区部分是在该SiC埋层上形成。
8.根据权利要求7所述的方法，其特征在于：所述SiC埋层的厚度根据器件的耐压要求确定。
9.根据权利要求7所述的方法，其特征在于：所述SiC埋层的长度根据器件漂移区的长度确定。
10.根据权利要求7所述的方法，其特征在于：所述SiC埋层的掺杂浓度根据器件衬底的掺杂浓度确定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610872198.1A CN106298943B (zh) | 2016-09-30 | 2016-09-30 | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610872198.1A CN106298943B (zh) | 2016-09-30 | 2016-09-30 | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298943A true CN106298943A (zh) | 2017-01-04 |
| CN106298943B CN106298943B (zh) | 2019-07-19 |
Family
ID=57716136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610872198.1A Active CN106298943B (zh) | 2016-09-30 | 2016-09-30 | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298943B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511528A (zh) * | 2018-04-11 | 2018-09-07 | 西安电子科技大学 | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 |
| CN109143015A (zh) * | 2018-07-19 | 2019-01-04 | 北京顿思集成电路设计有限责任公司 | 半导体器件寄生电阻获取方法 |
| CN109888009A (zh) * | 2019-01-28 | 2019-06-14 | 西安电子科技大学 | 具有AlGaN/GaN异质结的横向晶体管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104009089A (zh) * | 2014-05-29 | 2014-08-27 | 西安电子科技大学 | 一种psoi横向双扩散金属氧化物半导体场效应管 |
| US20150123194A1 (en) * | 2012-05-30 | 2015-05-07 | Tower Semiconductor Ltd. | Deep Silicon Via As A Drain Sinker In Integrated Vertical DMOS Transistor |
| CN105448996A (zh) * | 2016-01-07 | 2016-03-30 | 昆山华太电子技术有限公司 | 一种提高鲁棒性的rf-ldmos器件结构 |
-
2016
- 2016-09-30 CN CN201610872198.1A patent/CN106298943B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150123194A1 (en) * | 2012-05-30 | 2015-05-07 | Tower Semiconductor Ltd. | Deep Silicon Via As A Drain Sinker In Integrated Vertical DMOS Transistor |
| CN104009089A (zh) * | 2014-05-29 | 2014-08-27 | 西安电子科技大学 | 一种psoi横向双扩散金属氧化物半导体场效应管 |
| CN105448996A (zh) * | 2016-01-07 | 2016-03-30 | 昆山华太电子技术有限公司 | 一种提高鲁棒性的rf-ldmos器件结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511528A (zh) * | 2018-04-11 | 2018-09-07 | 西安电子科技大学 | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 |
| CN108511528B (zh) * | 2018-04-11 | 2020-11-06 | 西安电子科技大学 | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 |
| CN109143015A (zh) * | 2018-07-19 | 2019-01-04 | 北京顿思集成电路设计有限责任公司 | 半导体器件寄生电阻获取方法 |
| CN109888009A (zh) * | 2019-01-28 | 2019-06-14 | 西安电子科技大学 | 具有AlGaN/GaN异质结的横向晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298943B (zh) | 2019-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN102646701B (zh) | 一种jfet器件及其形成方法 | |
| EP2955757B1 (en) | Nitride power component and manufacturing method therefor | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN108511528A (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
| CN106920844A (zh) | 一种具有n型浮空埋层的resurf hemt器件 | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN112002755B (zh) | 一种ldmos器件结构及其制备方法和性能 | |
| CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN103745996B (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN103745988B (zh) | 一种高压驱动电路的隔离结构 | |
| CN105244376A (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管 | |
| CN104201204B (zh) | 横向对称dmos管制造方法 | |
| CN103531592B (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN110429137B (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN109698237A (zh) | 一种沟槽栅碳化硅mosfet器件及其制造方法 | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN105870181A (zh) | 一种平面栅igbt及其制作方法 | |
| CN103094124B (zh) | 高压结型场效应管的结构及制造方法 | |
| CN102983161B (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |