CN102646701B - 一种jfet器件及其形成方法 - Google Patents
一种jfet器件及其形成方法 Download PDFInfo
- Publication number
- CN102646701B CN102646701B CN201210138212.7A CN201210138212A CN102646701B CN 102646701 B CN102646701 B CN 102646701B CN 201210138212 A CN201210138212 A CN 201210138212A CN 102646701 B CN102646701 B CN 102646701B
- Authority
- CN
- China
- Prior art keywords
- oxygen
- drift region
- grid
- jfet device
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种JFET器件及其形成方法。本发明通过对漂移区横向浓度进行线性优化,并结合具有一定角度的场氧结构和阶梯场板结构,在获得高的最大漏源电压(V(BR)DS)的同时,降低了寄生的漂移区电阻,实现了饱和漏极电流(IDSS)的提高,另外,本发明JFET器件的沟道区由注入和/或热推进形成,由于注入和热推进的工艺稳定性较高,夹断电压VP也有着较高的稳定性。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种JFET器件。
背景技术
集成高压横向JFET(结型场效应晶体管)器件是指漏极,源极和栅极位于表面,具有横向沟道,导通电流横向流动并可用于高电压(300V到1200V)的结型场效应管。高压芯片(HVIC)中,使用集成高压横向JFET可以方便地构成启动电路(Start up)和恒流源模块,是非常实用的高压集成器件。而在高压横向BCD工艺平台中,如何实现高性能的高压JFET的集成,是器件设计者要关注的问题之一。
对JFET而言,其主要参数有夹断电压VP,饱和漏极电流IDSS,最大漏-源电压V(BR)DS等,高压横向JFET器件首先要保证在高压电源任何可能出现的尖峰电压下不会引起雪崩,整个源漏之间要有均匀的电场分布。不会出现局部的高电场强度首先达到雪崩临界值。然后要有稳定的夹断电压和较大的饱和漏极电流,稳定的夹断电压有助于集成应用的简化,不需要附加额外的电路进行补偿,而大的饱和漏极电流提高了集成器件的面积利用效率,同样电流下,较小的面积就可以实现应用要求。国内500V以上的高压BCD工艺平台较少,对于集成的高压JFET器件也几乎鲜有报道。
发明内容
本发明提出了一种在横向高压BCD工艺中集成的高压JFET器件,以提高最大漏源电压(V(BR)DS)和饱和漏极电流(IDSS)。
为解决上述技术问题,本发明提供一种JFET器件,包括:
半导体衬底;
形成于所述半导体衬底中的漂移区,所述漂移区的掺杂浓度为线性变化;
位于所述漂移区表面的栅极;
位于所述漂移区表面的源极和漏极,且所述源极和漏极位于所述栅极的两侧;
位于所述漂移区表面的场氧,且所述场氧位于所述栅极和所述漏极之间;
位于所述场氧上的阶梯场板。
进一步的,对于所述的JFET器件,所述半导体衬底为P-衬底。
进一步的,对于所述的JFET器件,所述漂移区为从漏极到源极浓逐渐变淡的掺杂N阱。
进一步的,对于所述的JFET器件,所述N阱的结深为小于等于12um。
进一步的,对于所述的JFET器件,所述栅极包括栅极P型体区和栅极P型引出区,所述栅极P型体区位于所述N阱中,且位于所述源极和场氧之间,所述栅极P型引出区位于栅极P型体区内。
进一步的,对于所述的JFET器件,所述栅极P型体区到P-衬底的N阱区域为沟道区。
进一步的,对于所述的JFET器件,所述场氧呈台阶状。
进一步的,对于所述的JFET器件,所述场氧包括第一场氧及与所述第一场氧相连的第二场氧,所述第二场氧呈鸟嘴形。
进一步的,对于所述的JFET器件,所述第一场氧的厚度为4000埃~15000埃,所述第一场氧的侧面与漂移区成10°~45°角。
进一步的,对于所述的JFET器件,所述第二场氧的厚度小于等于第一场氧的厚度。
本发明提供一种JFET器件的形成方法,包括:
提供半导体衬底;
在所述衬底的中形成漂移区,所述漂移区的掺杂浓度为线性变化;
在所述漂移区上形成场氧,所述场氧为台阶状;
在所述场氧上淀积多晶硅层并进行掺杂;
刻蚀所述多晶硅层形成阶梯场板;
在漂移区内形成栅极;
在漂移区内形成源极和漏极,且所述源极和漏极位于所述栅极的两侧。
进一步的,对于所述的JFET器件的形成方法,所述衬底为P-衬底。
进一步的,对于所述的JFET器件的形成方法,所述漂移区为采用不等宽并不等间距的N阱光刻胶线条,进行热推进后形成从漏极到源极浓度逐渐变淡的线性掺杂N阱。
进一步的,对于所述的JFET器件的形成方法,所述形成场氧的工艺包括如下步骤:
形成氧化层,并做损伤性硅或氩注入;
刻蚀氧化层,形成第一场氧;
用局部场氧化工艺形成第二场氧,所述第一场氧和第二场氧相连。
进一步的,对于所述的JFET器件的形成方法,所述场氧呈台阶状,所述第二场氧呈鸟嘴形。
进一步的,对于所述的JFET器件的形成方法,在形成场氧之后,淀积多晶硅层并进行掺杂,形成栅极之前,还包括如下步骤:
在漂移区上热生长栅氧化层。
进一步的,对于所述的JFET器件的形成方法,在漂移区内形成栅极包括如下步骤:
在漂移区内形成栅极P型体区;
在所述栅极P型体区内形成栅极P型引出区。
进一步的,对于所述的JFET器件的形成方法,所述栅极P型体区经多晶硅自对准注入后,采用热推进形成。
进一步的,对于所述的JFET器件的形成方法,采用快速热退火对掺杂进行激活。
本发明通过对漂移区横向浓度进行线性优化,并结合具有一定角度的场氧结构和阶梯场板结构,在获得高的最大漏源电压(V(BR)DS)的同时,降低了寄生的漂移区电阻,实现了饱和漏极电流(IDSS)的提高,另外,本发明JFET器件的沟道区由注入和/或热推进形成,由于注入和热推进的工艺稳定性较高,夹断电压VP也有着较高的稳定性。
附图说明
图1~图9为本发明实施例的JFET器件的形成过程的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的JFET器件作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1,提供半导体衬底1,所述半导体衬底1为P-衬底,注入磷(P),采用不等宽且不等间距的N阱光刻胶线条2,进行热推进,如图2所示,热推进后形成漏极到源极(漏极和源极请见下文)浓度逐渐变淡的线性掺杂N阱漂移区3,在所述漂移区3上热生长氧化层4,做损伤性硅(Si)或氩(Ar)注入。
在所述漂移区3上形成场氧,所述场氧呈台阶状,所述场氧包括第一场氧和第二场氧,具体的,请参考图3,光刻,刻蚀氧化层,形成第一场氧5,其中对氧化层的刻蚀优选湿法刻蚀。第一场氧5的厚度为4000埃~15000埃,所述第一场氧5的侧面与漂移区3形成10°~45°的角度。请参考图4,用局部场氧化(Locos)工艺形成第二场氧6。具体的,在漂移区3上生长薄垫氧化层(未示出)并淀积氮化硅(未示出),热生长薄场氧化层,做有源极光刻,刻蚀薄垫氧化层和氮化硅,去除光刻胶,热生长形成低压场氧,去掉薄垫氧化层和氮化硅,既得到如图4所示的第二场氧6。
请参考图5,采用热生长在漂移区3上形成栅氧化层7,淀积多晶硅层8,并进行掺杂。接着,光刻,刻蚀多晶硅层,如图6所示,形成阶梯场板9。
请参考图7,形成栅极,包括:在漂移区3内形成栅极P型体区(P-body)10,经多晶硅自对准注入后,采用热推进形成。接着,请参考图8,在靠近栅极P型体区10的一侧注入形成N型源极11,在远离栅极P型体区10的另一侧形成N型漏极12,所述漏极12靠近第一场氧5。进一步的,如图9所示,在栅极P型体区10内形成栅极P型引出区13,完成栅极14的形成过程。之后,采用快速热退火对掺杂进行激活。可继续后道工艺形成接触孔,以及填充金属,做金属互联线,形成源,漏,栅极的引出。
经上述步骤,可以得到一种JFET器件,具体的,请继续参考图9,包括:
半导体衬底1中形成有漂移区3,其栅极14,源极11和漏极12位于漂移区3的表面,所述漂移区3上形成有场氧,所述场氧包括第一场氧5和第二场氧6,第一场氧5和第二场氧6位于源极11和漏极12之间并且相连形成台阶状,第二场氧6与栅氧化层7相连,延伸到第二场氧6上的栅极多晶硅与浮动的多晶硅一起构成阶梯场板9。
具体的,半导体衬底1为P-衬底,漂移区3为N阱,源极11、漏极12为N+区,所述栅极14包括栅极P型体区10和栅极P型引出区13,所述N阱为从漏极12到源极11浓度逐渐变淡的线性浓度漂移区,其中,所述N阱的结深小于等于12um。
在本实施例中,线性浓度掺杂可以通过改变N阱光刻图形和热推进工艺使浓度分布最优化,利用缓变结结合resurf(Reduced surface field,降低表面电场)原理,高效地实现高耐压。同时,优化的N阱(漂移区)浓度横向线性的分配也缓减了高耐压与高掺杂的矛盾关系,使得漂移区的整体掺杂水平得以提高,降低了寄生的漂移区电阻,漂移区的电流密度增大,则可提高JFET器件的饱和漏极电流(IDSS)。
如图9所示,所述JFET器件的场氧为台阶状,包括第一场氧5和第二场氧6,所述第一场氧5的厚度为4000埃~15000埃,所述第一场氧5的侧面与漂移区3形成10°~45°的角度。所述第二场氧6的厚度小于等于第一场氧5,两种场氧形成台阶状。由延伸到第二场氧6上的栅极多晶硅与浮动的多晶硅所构成的阶梯场板9具有使得表面的电场降低的作用,从而避免局部峰值电场的形成,能够使整个漂移区电场的分布更加均匀,故所述JFET器件的最大漏源电压(V(BR)DS)得以提高。
此外,该JFET的沟道区位于漂移区3中栅极P型体区10到半导体衬底1的N阱区域的部分。JFET器件的夹断电压(VP)的稳定性主要受N阱掺杂,栅极结深和掺杂以及衬底浓度的影响。在本实施例中,由于半导体衬底1浓度与N阱(漂移区3)相比掺杂相差很多,其漂移对VP的影响几乎可以忽略,故影响VP的是N阱(漂移区3)和栅极P型体区10的掺杂浓度和结深,由于这两部分都是由注入和/或热推形成,具有着较高的稳定性,所以所述VP也有着较高的稳定性。
本实施例提供的JFET器件,通过对漂移区横向浓度进行线性优化,并结合具有一定角度的场氧结构和阶梯场板结构,在获得高的最大漏源电压(V(BR)DS)的同时,降低了寄生的漂移区电阻,实现了饱和漏极电流(IDSS)的提高,另外,本发明JFET器件的沟道区由注入和/或热推进形成,由于注入和热推进的工艺稳定性较高,夹断电压VP也有着较高的稳定性。如此大大的提高了器件的使用性能和寿命,非常适合应用于高压集成电路中。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (15)
1.一种JFET器件,其特征在于,包括:
半导体衬底;
形成于所述半导体衬底中的漂移区,所述漂移区的掺杂浓度为线性变化,所述漂移区为从漏极到源极浓逐渐变淡的N阱;
位于所述漂移区表面的栅极;
位于所述漂移区表面的源极和漏极,且所述源极和漏极位于所述栅极的两侧;
位于所述漂移区表面的场氧,且所述场氧位于所述栅极和所述漏极之间,所述场氧呈台阶状,所述场氧包括第一场氧及与所述第一场氧相连的第二场氧,所述第一场氧位于所述漂移区表面,所述第二场氧部分位于所述漂移区中,所述第二场氧呈鸟嘴形;
位于所述场氧上的阶梯场板。
2.如权利要求1所述的JFET器件,其特征在于,所述半导体衬底为P-衬底。
3.如权利要求1所述的JFET器件,其特征在于,所述N阱的结深为小于等于12um。
4.如权利要求1所述的JFET器件,其特征在于,所述栅极包括栅极P型体区和栅极P型引出区,所述栅极P型体区位于所述N阱中,且位于所述源极和场氧之间,所述栅极P型引出区位于栅极P型体区内。
5.如权利要求4所述的JFET器件,其特征在于,所述栅极P型体区到P-衬底的N阱区域为沟道区。
6.如权利要求1所述的JFET器件,其特征在于,所述第一场氧的厚度为4000埃~15000埃,所述第一场氧的侧面与漂移区成10°~45°角。
7.如权利要求6所述的JFET器件,其特征在于,所述第二场氧的厚度小于等于第一场氧的厚度。
8.一种JFET器件的形成方法,其特征在于,包括:
提供半导体衬底;
在所述衬底的中形成漂移区,所述漂移区的掺杂浓度为线性变化,所述漂移区为从漏极到源极浓度逐渐变淡的线性掺杂N阱;
在所述漂移区上形成场氧,所述场氧呈台阶状,包括第一场氧和第二场氧,所述第一场氧位于所述漂移区表面,所述第二场氧部分位于所述漂移区中,所述第二场氧呈鸟嘴形;
在所述场氧上淀积多晶硅层并进行掺杂;
刻蚀所述多晶硅层形成阶梯场板;
在漂移区内形成栅极;
在漂移区内形成源极和漏极,且所述源极和漏极位于所述栅极的两侧。
9.如权利要求8所述的JFET器件的形成方法,其特征在于,所述衬底为P-衬底。
10.如权利要求8所述的JFET器件的形成方法,其特征在于,所述漂移区为采用不等宽且不等间距的N阱光刻胶线条,进行热推进后形成。
11.如权利要求8所述的JFET器件的形成方法,其特征在于,所述形成场氧的工艺包括如下步骤:
形成氧化层,并做损伤性硅或氩注入;
刻蚀氧化层,形成第一场氧;
用局部场氧化工艺形成第二场氧,所述第一场氧和第二场氧相连。
12.如权利要求8所述的JFET器件的形成方法,其特征在于,在形成场氧之后,淀积多晶硅层并进行掺杂之前,还包括如下步骤:
在漂移区上热生长栅氧化层。
13.如权利要求8所述的JFET器件的形成方法,其特征在于,在漂移区内形成栅极包括如下步骤:
在漂移区内形成栅极P型体区;
在所述栅极P型体区内形成栅极P型引出区。
14.如权利要求13所述的JFET器件的形成方法,其特征在于,所述栅极P型体区经多晶硅自对准注入后,采用热推进形成。
15.如权利要求8~14任一项所述的JFET器件的形成方法,其特征在于,采用快速热退火对掺杂进行激活。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210138212.7A CN102646701B (zh) | 2012-05-04 | 2012-05-04 | 一种jfet器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210138212.7A CN102646701B (zh) | 2012-05-04 | 2012-05-04 | 一种jfet器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102646701A CN102646701A (zh) | 2012-08-22 |
CN102646701B true CN102646701B (zh) | 2015-09-02 |
Family
ID=46659414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210138212.7A Active CN102646701B (zh) | 2012-05-04 | 2012-05-04 | 一种jfet器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102646701B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103021864B (zh) * | 2012-12-11 | 2015-07-01 | 中国科学院上海微系统与信息技术研究所 | 一种soi resurf超结器件结构及其制作方法 |
CN102969244B (zh) * | 2012-12-11 | 2015-03-25 | 中国科学院上海微系统与信息技术研究所 | 一种sj-igbt器件结构及其制作方法 |
CN103646965B (zh) * | 2013-12-25 | 2016-05-11 | 电子科技大学 | 一种jfet器件及其制造方法 |
CN104637800B (zh) * | 2015-01-19 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 控制多指型半导体器件参数波动的制造方法 |
CN108511509A (zh) * | 2017-02-24 | 2018-09-07 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
TWI641132B (zh) * | 2017-08-29 | 2018-11-11 | 新唐科技股份有限公司 | 半導體裝置及其製造方法 |
CN111326583B (zh) * | 2018-12-13 | 2022-07-29 | 中芯集成电路(宁波)有限公司 | 栅驱动集成电路及其形成方法 |
CN110739349A (zh) * | 2019-10-22 | 2020-01-31 | 深圳第三代半导体研究院 | 一种碳化硅横向jfet器件及其制备方法 |
CN111128727B (zh) * | 2019-12-10 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | Jfet器件的制造方法、jfet器件及其版图结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5300448A (en) * | 1991-02-01 | 1994-04-05 | North American Philips Corporation | High voltage thin film transistor having a linear doping profile and method for making |
US5973341A (en) * | 1998-12-14 | 1999-10-26 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) JFET device |
CN101916730A (zh) * | 2010-07-22 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种具有线性缓冲层的soi超结ldmos制作方法 |
CN102054785A (zh) * | 2010-11-04 | 2011-05-11 | 电子科技大学 | 一种高压bcd半导体器件的制造方法 |
CN102420240A (zh) * | 2011-07-05 | 2012-04-18 | 上海华虹Nec电子有限公司 | 超级结器件的终端保护结构及制造方法 |
-
2012
- 2012-05-04 CN CN201210138212.7A patent/CN102646701B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5300448A (en) * | 1991-02-01 | 1994-04-05 | North American Philips Corporation | High voltage thin film transistor having a linear doping profile and method for making |
US5973341A (en) * | 1998-12-14 | 1999-10-26 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) JFET device |
CN101916730A (zh) * | 2010-07-22 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种具有线性缓冲层的soi超结ldmos制作方法 |
CN102054785A (zh) * | 2010-11-04 | 2011-05-11 | 电子科技大学 | 一种高压bcd半导体器件的制造方法 |
CN102420240A (zh) * | 2011-07-05 | 2012-04-18 | 上海华虹Nec电子有限公司 | 超级结器件的终端保护结构及制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102646701A (zh) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102646701B (zh) | 一种jfet器件及其形成方法 | |
CN104992976B (zh) | 一种vdmos器件及其制造方法 | |
CN105762176B (zh) | 碳化硅mosfet器件及其制作方法 | |
CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
CN102751195A (zh) | 横向晶体管及其制作方法 | |
CN103035730B (zh) | 射频ldmos器件及其制造方法 | |
CN103632974A (zh) | P型ldmos表面沟道器件提高面内均匀性的制造方法 | |
CN108511528A (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
CN102931090A (zh) | 一种超结mosfet的制造方法 | |
CN102646712B (zh) | 一种ldmos器件及其制造方法 | |
CN103050536B (zh) | 一种射频ldmos器件及其制造方法 | |
CN103745996B (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
CN104253050A (zh) | 一种槽型横向mosfet器件的制造方法 | |
CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
CN110429137A (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
CN110518069A (zh) | 具有部分碳化硅/硅半导体材料异质结的vdmos及其制作方法 | |
CN102983161A (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
CN103094124B (zh) | 高压结型场效应管的结构及制造方法 | |
CN101834208A (zh) | 一种低导通电阻的功率mos场效应管及制造方法 | |
CN103094329B (zh) | 具有深赝埋层的锗硅hbt器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |