CN105762176B - 碳化硅mosfet器件及其制作方法 - Google Patents
碳化硅mosfet器件及其制作方法 Download PDFInfo
- Publication number
- CN105762176B CN105762176B CN201610273671.4A CN201610273671A CN105762176B CN 105762176 B CN105762176 B CN 105762176B CN 201610273671 A CN201610273671 A CN 201610273671A CN 105762176 B CN105762176 B CN 105762176B
- Authority
- CN
- China
- Prior art keywords
- regions
- groove
- polysilicon
- base area
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000005516 engineering process Methods 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 18
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 230000004913 activation Effects 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000011229 interlayer Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000024241 parasitism Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种碳化硅MOSFET器件及其制作方法，器件包括漏极金属、N+衬底、N‑漂移区；N‑漂移区的内部设有凹槽，制作方法包括步骤：在外延片上刻蚀出凹槽，该凹槽和光刻对准标记同时形成；N‑外延上淀积多晶硅并刻蚀形成离子注入阻挡层图形；以多晶硅为掩膜铝离子注入形成P型基区；淀积二氧化硅并反刻形成侧墙，利用自对准工艺氮离子注入形成N+源区；去掉多晶硅和二氧化硅，再淀积一层多晶硅并形成离子注入阻挡层图形；铝离子注入形成P+接触区域；除去多晶硅，进行离子注入激活退火和栅氧氧化；本发明既实现了沟道自对准工艺，又将P+接触区做深，有效抑制了寄生BJT晶体管的开启，一定程度上提高了碳化硅MOSFET器件的抗UIS失效能力。
Description
技术领域
本发明属于功率半导体技术领域，具体是一种涉及沟道自对准工艺的碳化硅MOSFET器件器件及其制作方法。
背景技术
碳化硅(Silicon Carbide)材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点，使其在大功率、高温及高频电力电子领域具有广阔的应用前景。
碳化硅MOSFET导通电阻低、开关损耗小更适用于高频工作状态，此外在高温区也有优良的电气特性，逐渐成为新一代主流的低损耗功率器件。
减小器件的沟道长度可以很好的提高碳化硅MOSFET器件的电流控制能力。光刻过程中的环境和人为因素对于形成比较短的沟道时的影响比较大，因此沟道长度在0.5μm以下时一般采用沟道自对准工艺。之前普遍使用的自对准工艺主要是在注入N+源区之前，使用金属作为P+接触区域的掩膜。该金属掩膜可能会在高温离子注入的时候对器件或离子注入机产生一定程度上的污染，这是我们不希望看到的。
UIS测试过程中，将会在MOSFET的漏源端产生大的电压和电流，若雪崩电流在寄生三极管的基极电阻上产生足够大的压降，将会使寄生晶体管开启，对电流进一步放大，最终造成器件的热烧毁。因此提高器件的雪崩耐量的有效方法就是抑制寄生BJT的开启，常用的方法就是减小基区电阻或改变电流路径。
发明内容
本发明的目的是是针对上述问题，提出一种碳化硅MOSFET器件及其制作方法。该制造方法既实现了沟道自对准工艺，又将P+区域做深有效抑制了寄生BJT晶体管的开启，一定程度上提高了碳化硅MOSFET器件的抗UIS失效能力。
为达到上述目的，本发明采用下述技术方案：
一种碳化硅MOSFET器件，包括漏极金属、漏极金属上方的N+衬底、N+衬底上方的N-漂移区；所述N-漂移区的内部上方中间设有凹槽，凹槽左侧为第一P型基区8，右侧为第二P型基区；所述第一P型基区内部上方设有第一N+源区；所述第二P型基区内部上方具有第二N+源区，所述第一N+源区和凹槽之间是第一P+欧姆接触区；所述第二N+源区和凹槽之间是第二P+欧姆接触区；所述凹槽下方是第三P+欧姆接触区；所述第一栅介质从N-漂移区的左端上表面向右延伸至第一N+源区的左上表面；所述第二栅介质从第二N+源区的右上表面向右延伸至N-漂移区的右端上表面；所述第一多晶硅栅位于第一栅介质上表面；所述第一层间绝缘介质覆盖第一多晶硅栅的上方、以及第一多晶硅栅和第一栅介质的右侧；所述第二多晶硅栅位于第二栅介质上表面；所述第二层间绝缘介质覆盖第二多晶硅栅和第二栅介质的左侧、以及第二多晶硅栅的上方，第一层间绝缘介质的上表面和右侧、第一N+源区的右上表面、第一P+欧姆接触区的上表面、凹槽的内部、第二P+欧姆接触区的上表面、第二N+源区的左上表面以及第二层间绝缘介质的左侧和上表面均设有源金属，第一P型基区左端和第一N+源区左端之间的间隙为器件第一沟道；第二P型基区右端和第二N+源区右端之间的间隙为器件第二沟道。
通过增加凹槽使P+做深，有效抑制了寄生BJT晶体管的开启，一定程度上提高了碳化硅MOSFET器件的抗UIS失效能力。
作为优选方式，所述第一栅介质、第二栅介质、第一层间绝缘介质、第二层间绝缘介质均为SiO2。
作为优选方式，所述器件第一P型基区和第二P型基区形成后，淀积二氧化硅反刻形成侧墙。
作为优选方式，所述器件第一沟道和器件第二沟道由自对准工艺形成。
作为优选方式，所述器件第一沟道和器件第二沟道的长度小于0.5μm。减小器件的沟道长度可以很好的提高碳化硅MOSFET器件的电流控制能力，自对准工艺可以使沟道长度小于0.5μm。
作为优选方式，所述器件第一P型基区、第二P型基区、第一P+接触区、第二P+接触区、第三P+接触区、和第一N+源区和第二N+源区均为多次离子注入形成。
作为优选方式，所述器件N-漂移区、N+衬底、第一P型基区，第二P型基区、第一P+欧姆接触区；第二P+欧姆接触区、第三P+欧姆接触区；第二N+源区、第一N+源区的材料均为碳化硅。
本发明还提供一种上述碳化硅MOSFET器件的制作方法，包括以下步骤：
第一步：清洗外延片，在外延片上刻蚀出一个凹槽，该凹槽和光刻对准标记同时形成；
第二步：N-外延上淀积多晶硅并刻蚀形成离子注入阻挡层图形；
第三步：以多晶硅为掩膜铝离子注入形成P型基区；
第四步：淀积二氧化硅并反刻形成侧墙，利用自对准工艺氮离子注入形成N+源区；
第五步：去掉多晶硅和二氧化硅，再淀积一层多晶硅并形成离子注入阻挡层图形；
第六步：铝离子注入形成P+接触区域；
第七步：除去多晶硅，进行离子注入激活退火和栅氧氧化；
第八步：多晶硅淀积，并形成图形；
第九步：介质淀积并刻蚀开孔；
第十步：淀积漏极和源极金属形成电极。
所述器件栅介质层端为栅极，N+衬底端为漏极，N+源区和P+接触区为源极；
本发明的有益效果为：本发明既实现了沟道自对准工艺，又将P+接触区做深，有效抑制了寄生BJT晶体管的开启，一定程度上提高了碳化硅MOSFET器件的抗UIS失效能力。
附图说明
图1是传统碳化硅MOSFET器件结构示意图；
图2是本发明提出的碳化硅MOSFET器件结构示意图；
图3是在外延片上刻一个凹槽(该凹槽和光刻对准标记同时形成)的示意图；
图4是在外延片上淀积多晶硅，形成离子注入阻挡层图形的示意图；
图5是铝离子注入形成P型基区的示意图；
图6是淀积一层二氧化硅后示意图；
图7是反刻二氧化硅后形成侧墙，利用自对准工艺在形成的P型基区内氮离子注入形成N+源区的示意图；
图8是去掉多晶硅和二氧化硅，然后淀积一层多晶硅并形成离子注入阻挡层图形的示意图；
图9是铝离子注入形成P+接触区的示意图；
图10是除去多晶硅，进行离子注入激活退火和栅氧氧化后的示意图；
图11是多晶硅淀积，并形成图形的示意图；
图12是介质淀积并刻蚀开孔的示意图；
图13是淀积漏极和源极金属后的示意图；
其中，1为源金属，2为第一层间绝缘介质，3为第一多晶硅栅，4为第一栅介质，5为N-漂移区，6为N+衬底，7为漏极金属，8为第一P型基区，9为第一N+源区，10为第一P+欧姆接触区，11为凹槽，21为第二层间绝缘介质，31为第二多晶硅栅，41为第二栅介质，81为第二P型基区，91为第二N+源区，101为第二P+欧姆接触区，102为第三P+欧姆接触区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
一种碳化硅MOSFET器件，包括漏极金属7、漏极金属7上方的N+衬底6、N+衬底6上方的N-漂移区5；所述N-漂移区5的内部上方中间设有一凹槽11，凹槽11左侧为第一P型基区8，右侧为第二P型基区81；所述第一P型基区8内部上方设有第一N+源区9；所述第二P型基区81内部上方具有第二N+源区91，所述第一N+源区9和凹槽11之间是第一P+欧姆接触区10；所述第二N+源区91和凹槽11之间是第二P+欧姆接触区101；所述凹槽11下方是第三P+欧姆接触区102；所述第一栅介质4从N-漂移区5的左端上表面向右延伸至第一N+源区9的左上表面；所述第二栅介质41从第二N+源区91的右上表面向右延伸至N-漂移区5的右端上表面；所述第一多晶硅栅3位于第一栅介质4上表面；所述第一层间绝缘介质2覆盖第一多晶硅栅3的上方、以及第一多晶硅栅3和第一栅介质4的右侧；所述第二多晶硅栅31位于第二栅介质41上表面；所述第二层间绝缘介质21覆盖第二多晶硅栅31和第二栅介质41的左侧、以及第二多晶硅栅31的上方，第一层间绝缘介质2的上表面和右侧、第一N+源区9的右上表面、第一P+欧姆接触区10的上表面、凹槽11的内部、第二P+欧姆接触区101的上表面、第二N+源区91的左上表面以及第二层间绝缘介质21的左侧和上表面均设有源金属1，第一P型基区8左端和第一N+源区9左端之间的间隙为器件第一沟道；第二P型基区81右端和第二N+源区91右端之间的间隙为器件第二沟道。
所述第一栅介质4、第二栅介质41、第一层间绝缘介质2、第二层间绝缘介质21均为SiO2。
所述器件第一P型基区8和第二P型基区81形成后，淀积二氧化硅反刻形成侧墙。
所述器件第一沟道和器件第二沟道由自对准工艺形成。
所述器件第一沟道和器件第二沟道的长度小于0.5μm。
所述器件第一P型基区8、第二P型基区81、第一P+接触区10、第二P+接触区101、第三P+接触区102、和第一N+源区9和第二N+源区91均为多次离子注入形成。
所述器件N-漂移区5、N+衬底6、第一P型基区8，第二P型基区81、第一P+欧姆接触区10；第二P+欧姆接触区101、第三P+欧姆接触区102；第二N+源区91、第一N+源区9的材料均为碳化硅。
本实施例还提供一种上述碳化硅MOSFET器件的制作方法，包括以下步骤：
第一步：清洗外延片，在外延片上刻蚀出一个凹槽，该凹槽和光刻对准标记同时形成；
第二步：N-外延上淀积多晶硅并刻蚀形成离子注入阻挡层图形；
第三步：以多晶硅为掩膜铝离子注入形成P型基区；
第四步：淀积二氧化硅并反刻形成侧墙，利用自对准工艺氮离子注入形成N+源区；
第五步：去掉多晶硅和二氧化硅，再淀积一层多晶硅并形成离子注入阻挡层图形；
第六步：铝离子注入形成P+接触区域；
第七步：除去多晶硅，进行离子注入激活退火和栅氧氧化；
第八步：多晶硅淀积，并形成图形；
第九步：介质淀积并刻蚀开孔；
第十步：淀积漏极和源极金属形成电极。
所述器件栅介质层端为栅极，N+衬底端为漏极，N+源区和P+接触区为源极；
本实施例既实现了沟道自对准工艺，又将P+接触区做深，有效抑制了寄生BJT晶体管的开启，一定程度上提高了碳化硅MOSFET器件的抗UIS失效能力。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种碳化硅MOSFET器件，其特征在于：包括漏极金属(7)、漏极金属(7)上方的N+衬底(6)、N+衬底(6)上方的N-漂移区(5)；所述N-漂移区(5)的内部上方中间设有凹槽(11)，凹槽(11)左侧为第一P型基区(8)，右侧为第二P型基区(81)；所述第一P型基区(8)内部上方设有第一N+源区(9)；所述第二P型基区(81)内部上方具有第二N+源区(91)，所述第一N+源区(9)和凹槽(11)之间是第一P+欧姆接触区(10)；所述第二N+源区(91)和凹槽(11)之间是第二P+欧姆接触区(101)；所述凹槽(11)下方是第三P+欧姆接触区(102)；第一栅介质(4)从N-漂移区(5)的左端上表面向右延伸至第一N+源区(9)的左上表面；第二栅介质(41)从第二N+源区(91)的右上表面向右延伸至N-漂移区(5)的右端上表面；第一多晶硅栅(3)位于第一栅介质(4)上表面；第一层间绝缘介质(2)覆盖第一多晶硅栅(3)的上方、以及第一多晶硅栅(3)和第一栅介质(4)的右侧；第二多晶硅栅(31)位于第二栅介质(41)上表面；第二层间绝缘介质(21)覆盖第二多晶硅栅(31)和第二栅介质(41)的左侧、以及第二多晶硅栅(31)的上方，第一层间绝缘介质(2)的上表面和右侧、第一N+源区(9)的右上表面、第一P+欧姆接触区(10)的上表面、凹槽(11)的内部、第二P+欧姆接触区(101)的上表面、第二N+源区(91)的左上表面以及第二层间绝缘介质(21)的左侧和上表面均设有源金属(1)，第一P型基区(8)左端和第一N+源区(9)左端之间的间隙为器件第一沟道；第二P型基区(81)右端和第二N+源区(91)右端之间的间隙为器件第二沟道。
2.根据权利要求1所述的碳化硅MOSFET器件，其特征在于：所述第一栅介质(4)、第二栅介质(41)、第一层间绝缘介质(2)、第二层间绝缘介质(21)均为SiO2。
3.根据权利要求1所述的碳化硅MOSFET器件，其特征在于：所述器件第一P型基区(8)和第二P型基区(81)形成后，淀积二氧化硅反刻形成侧墙。
4.根据权利要求1所述的碳化硅MOSFET器件，其特征在于：所述器件第一沟道和器件第二沟道由自对准工艺形成。
5.根据权利要求4所述的碳化硅MOSFET器件，其特征在于：所述器件第一沟道和器件第二沟道的长度小于0.5μm。
6.根据权利要求1所述的碳化硅MOSFET器件，其特征在于：所述器件第一P型基区(8)、第二P型基区(81)、第一P+接触区(10)、第二P+接触区(101)、第三P+接触区(102)、和第一N+源区(9)和第二N+源区(91)均为多次离子注入形成。
7.根据权利要求1所述的碳化硅MOSFET器件，其特征在于：所述器件N-漂移区(5)、N+衬底(6)、第一P型基区(8)，第二P型基区(81)、第一P+欧姆接触区(10)、第二P+欧姆接触区(101)、第三P+欧姆接触区(102)；第二N+源区(91)、第一N+源区(9)的材料均为碳化硅。
8.根据权利要求1至7任意一项所述的碳化硅MOSFET器件的制作方法，其特征在于，包括以下步骤：
第一步：清洗外延片，在外延片上刻蚀出一个凹槽，该凹槽和光刻对准标记同时形成；
第二步：N-外延上淀积多晶硅并刻蚀形成离子注入阻挡层图形；
第三步：以多晶硅为掩膜铝离子注入形成P型基区；
第四步：淀积二氧化硅并反刻形成侧墙，利用自对准工艺氮离子注入形成N+源区；
第五步：去掉多晶硅和二氧化硅，再淀积一层多晶硅并形成离子注入阻挡层图形；
第六步：铝离子注入形成P+接触区域；
第七步：除去多晶硅，进行离子注入激活退火和栅氧氧化；
第八步：多晶硅淀积，并形成图形；
第九步：介质淀积并刻蚀开孔；
第十步：淀积漏极和源极金属形成电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610273671.4A CN105762176B (zh) | 2016-04-28 | 2016-04-28 | 碳化硅mosfet器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610273671.4A CN105762176B (zh) | 2016-04-28 | 2016-04-28 | 碳化硅mosfet器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105762176A CN105762176A (zh) | 2016-07-13 |
| CN105762176B true CN105762176B (zh) | 2018-11-09 |
Family
ID=56326238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610273671.4A Expired - Fee Related CN105762176B (zh) | 2016-04-28 | 2016-04-28 | 碳化硅mosfet器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105762176B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107393955B (zh) * | 2017-08-12 | 2023-06-27 | 淄博汉林半导体有限公司 | 一种高效率高可靠度的碳化硅mos管及制造方法 |
| CN111354794B (zh) * | 2018-12-24 | 2021-11-05 | 东南大学 | 功率半导体器件及其制造方法 |
| CN111211172A (zh) * | 2020-01-03 | 2020-05-29 | 苏州锴威特半导体股份有限公司 | 一种短沟道碳化硅mosfet器件及其制造方法 |
| CN111048408B (zh) * | 2020-01-03 | 2022-05-31 | 苏州锴威特半导体股份有限公司 | 一种集成肖特基二极管的短沟道碳化硅mosfet器件及其制造方法 |
| CN111969053A (zh) * | 2020-08-27 | 2020-11-20 | 电子科技大学 | 低导通压降二极管器件及制备方法 |
| CN112820769A (zh) * | 2020-12-31 | 2021-05-18 | 全球能源互联网研究院有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| CN112736126B (zh) * | 2020-12-31 | 2022-05-10 | 厦门市三安集成电路有限公司 | 一种SiC MOSFET结构及其制作方法 |
| CN114361015A (zh) * | 2022-03-17 | 2022-04-15 | 成都功成半导体有限公司 | 一种基于浅源极区注入制备碳化硅功率器件的方法 |
| CN115000016B (zh) * | 2022-08-08 | 2022-11-04 | 泰科天润半导体科技（北京）有限公司 | 一种提高电流能力的碳化硅mosfet的制造方法 |
| CN116403910B (zh) * | 2023-05-29 | 2023-08-22 | 深圳市威兆半导体股份有限公司 | 碳化硅mosfet器件及其制造方法 |
| CN116913973B (zh) * | 2023-09-12 | 2024-06-21 | 成都蓉矽半导体有限公司 | 一种电流能力优化的沟槽碳化硅mosfet |
| CN117855047A (zh) * | 2024-02-19 | 2024-04-09 | 安徽芯塔电子科技有限公司 | 一种低套准偏差的碳化硅芯片制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677490A (ja) * | 1992-08-26 | 1994-03-18 | Nec Kansai Ltd | 縦型電界効果トランジスタ |
| CN105161539A (zh) * | 2015-09-10 | 2015-12-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785278B2 (en) * | 2012-02-02 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact |
| US10115815B2 (en) * | 2012-12-28 | 2018-10-30 | Cree, Inc. | Transistor structures having a deep recessed P+ junction and methods for making same |
-
2016
- 2016-04-28 CN CN201610273671.4A patent/CN105762176B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677490A (ja) * | 1992-08-26 | 1994-03-18 | Nec Kansai Ltd | 縦型電界効果トランジスタ |
| CN105161539A (zh) * | 2015-09-10 | 2015-12-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105762176A (zh) | 2016-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105762176B (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN102386100B (zh) | 制造碳化硅半导体器件的方法 | |
| CN107546268A (zh) | 半导体器件及制造其的方法 | |
| CN103477439B (zh) | 半导体装置及其制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| CN102646701B (zh) | 一种jfet器件及其形成方法 | |
| CN110148629A (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN107403839A (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN108511528A (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN110459602A (zh) | 具有纵向浮空场板的器件及其制造方法 | |
| CN103295907A (zh) | 半导体装置及其制造方法 | |
| CN104409507B (zh) | 低导通电阻vdmos器件及制备方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN107910374A (zh) | 超结器件及其制造方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN206976354U (zh) | 适用于深沟槽的功率半导体器件结构 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| JP2015070193A (ja) | 半導体装置 | |
| CN103681859A (zh) | 一种碳化硅半导体器件及其制作方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN110518069A (zh) | 具有部分碳化硅/硅半导体材料异质结的vdmos及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181109 Termination date: 20210428 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |